DE102004060364A1 - Halbleitersubstrat mit Mehrschichtaufbau und Verfahren zur Herstellung - Google Patents

Abstract

Es wird ein Halbleitersubstrat vorgeschlagen, welches in einem Mehrschichtaufbau zwei als SOI-Schichten dienende Halbleiterschichten aufweisen kann, die jeweils über eine dielektrische Schicht angeordnet sind. Die beiden Halbleiterschichten können in einem gemeinsamen Schichtaufbau über einem Trägersubstrat angeordnet sein oder auf verschiedenen Seiten des Trägersubstrats vorgesehen werden. Weiterhin wird vorgeschlagen, in den unterschiedlichen Halbleiterschichten unterschiedliche Schichtdicken und unterschiedliche Bauelemente zu realisieren.

Description

• Es sind Substrate mit SOI Halbleiter-Schichten (silicon on isolator) bekannt, bei denen eine monokristalline Halbleiter-Schicht über einer dielektrischen Schicht angeordnet ist. Die dielektrische Schicht ist üblicherweise die Deckschicht eines Trägersubstrats. Bekannte Substrate mit SOI-Schichten sind zum Beispiel Halbleiterwafer, die über einer Oxidschicht eine relativ dünne monokristalline Schicht aufweisen. Solche Substrate mit SOI-Schichten sind beispielsweise mit Schichtdicken von ca. 100Å bis 1μm Dicke für Halbleiter-Bauelemente und mit Dicken bis ca. 200μm für MEMS Bauelemente (Micro electro mechanical system) bekannt. Sie bieten die Möglichkeit, Strukturierungen bis zur dielektrischen Schicht zu führen und so beispielsweise tief reichende STI-Isolationen (shallow trench isolation) zu erzeugen, mit denen benachbarte Bauelemente sicher und vollständig gegeneinander isoliert werden können. Allgemein ist es mit Substraten mit SOI-Schichten möglich, Dünnschichtbauelemente auf mechanisch stabilen Trägersubstraten zu realisieren. Auf diese Weise können Bauelemente erzeugt werden, die hohe Arbeitsgeschwindigkeiten bei niedrigem Stromverbrauch aufweisen. Allgemein können auf Substraten mit SOI-Schichten parasitäre Nebeneffekte wesentlich besser vermieden werden, da sämtliche Bulk-Effekte durch die vergrabene dielektrische Schicht minimiert bzw. ausgeschaltet werden können.
• Zur Herstellung von Substraten mit SOI-Schichten ist beispielsweise bekannt, zwei Wafer, von denen zumindest einer auf seiner Oberfläche eine Oxidschicht aufweist, mittels Standardwaferbondverfahren miteinander zu verbinden. Möglich ist es auch, die dielektrische Schicht durch Implantation von Sauerstoff in eine gewünschte Tiefe von maximal ca. 1 μm zu erzeugen. Bei wafergebondeten Substraten ist es in der Regel erforderlich, die Halbleiterschicht, die zur SOI-Schicht wer den soll, nach dem Waferbonden auf die gewünschte Schichtdicke zu dünnen.
• Aus der US 5899712 A ist ein Verfahren zur Herstellung von Substraten mit SOI-Schichten bekannt, bei dem der Waferbondprozess mehrfach durchgeführt wird, wobei ein Mehrschichtaufbau erhalten wird, dessen Höhe der Anzahl der übereinander gebondeten Wafer mal deren Schichtdicke entspricht. Aus diesem Mehrschichtaufbau werden anschließend Substrate mit jeweils nur einer SOI-Schicht durch entsprechende Sägeverfahren herausgeschnitten.
• Bekannte Substrate mit SOI-Schichten weisen den Nachteil auf, dass sie eine konstante Schichtdicke der SOI-Schicht aufweisen und damit bezüglich der darin zu realisierenden Bauelemente begrenzt sind. Unterschiedliche Bauelemente können jedoch unterschiedliche SOI-Dicken benötigen.
• Aufgabe der vorliegenden Erfindung ist es daher, ein Substrat mit einer SOI-Schicht anzugeben, das die Herstellung unterschiedlicher Bauelemente ermöglicht.
• Diese Aufgabe wird erfindungsgemäß durch ein Halbleitersubstrat mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Herstellung des Halbleitersubstrats sind weiteren Ansprüchen zu entnehmen.
• Die Erfindung gibt ein Halbleitersubstrat an, das einen Mehrschichtaufbau aus einem Trägersubstrat, einer ersten dielektrischen Schicht, einer ersten monokristallinen Halbleiterschicht sowie einer zweiten dielektrischen Schicht und einer zweiten monokristallinen Halbleiterschicht aufweist, wobei die Schichtdicken der beiden Halbleiterschichten im Bereich von 100Å – 500 μm liegen. Dabei können die Schichtdicken der beiden Halbleiterschichten unabhängig voneinander gewählt und beispielsweise unterschiedlich sein. Auf diese Weise ist es möglich, im erfindungsgemäßen Halbleitersubstrat zwei unterschiedliche Bauelemente zu realisieren, die einen unterschiedlichen Schichtdickenbedarf der SOI-Schicht (monokristalline Halbleiterschicht) erfordern. Solche Bauelemente können Halbleiter-Bauelemente wie Dioden oder Halbleiterschaltungen oder integrierte Schaltungen, oder auch mikromechanische und insbesondere MEMS Bauelemente sein.
• Es ist beispielsweise möglich, ein Halbleiterbauelement mit vertikaler Integration in zwei Ebenen zu schaffen, dessen Integrationsdichte gegenüber bekannten Halbleiterbauelementen erhöht ist. Es können auch zwei Halbleiterbauelemente im erfindungsgemäßen Halbleitersubstrat realisiert sein, die eine unterschiedliche Schichtdicke erfordern. Möglich ist es jedoch auch, eine der Halbleiterschichten zur Herstellung von MEMS-Bauelementen (microelectromechanical system) zu realisieren. Ein MEMS-Bauelement erfordert eine wesentlich höhere Halbleiterschichtdicke als ein entsprechendes Halbleiterbauelement. Mit der Erfindung ist es auch möglich, zwei unterschiedliche MEMS-Bauelemente innerhalb desselben Substrats zu erzeugen.
• Ein erfindungsgemäßes Halbleitersubstrat weist zwei dielektrische Schichten auf, die als Stoppschichten für unabhängige Strukturierungen in zwei Ebenen dienen können und somit eine exakte vertikale Strukturierung ermöglichen.
• In einer Ausführungsform der Erfindung ist die zweite dielektrische Schicht auf der Rückseite des Trägersubstrats angeordnet und liegt der ersten dielektrischen Schicht gegenüber. Über dieser zweiten dielektrischen Schicht ist die zweite monokristalline Halbleiterschicht angeordnet. In dieser Ausführungsform weist das Halbleitersubstrat auf beiden Seiten bzw. Oberflächen jeweils eine SOI-Schicht auf, die dementsprechend unabhängig voneinander strukturiert werden können.
• Aus einem erfindungsgemäßen Halbleitersubstrat lassen sich weiter miniaturisierte Bauelemente erzeugen und elektrisch miteinander verbinden. Auf diese Weise wird eine Verschaltung mit kurzen Verbindungen ermöglicht, die integriert erzeugt werden kann und damit den Verschaltungsaufwand reduziert.
• Möglich ist es jedoch auch, die zweite dielektrische Schicht auf der Oberseite der ersten monokristallinen Halbleiterschicht anzuordnen und die zweite Halbleiterschicht über dieser zweiten dielektrischen Schicht vorzusehen. In dieser Ausführungsform stehen zwei SOI-Schichten zur Verfügung, die gegeneinander durch eine dielektrische Schicht isoliert sind. Aus einem solchen Substrat können direkt übereinander liegende Bauelemente hergestellt werden, deren gegenseitige Verschaltung auf diese Weise erleichtert ist.
• Im Rahmen der Erfindung liegt es auch, über der zweiten Halbleiterschicht eine dritte dielektrische und darüber eine dritte Halbleiterschicht anzuordnen, wobei die zweite Halbleiterschicht dann zur eingebetteten Halbleiterschicht wird. Im Ergebnis wird ein Substrat erhalten, das übereinander angeordnet drei Halbleiterschichten mit dazwischen liegenden dielektrischen Schichten oder auf einer Seite eine Halbleiterschicht und auf der anderen Seite des Trägersubstrats zwei übereinander angeordnete Halbleiterschichten aufweist.
• Vorzugsweise sind die dielektrischen Schichten als Oxidschicht ausgebildet. Oxidschichten können in einfacher Weise durch Oxidation des Halbleitersubstrats erzeugt werden und weisen eine hohe dielektrische Qualität auf.
• In weiterer Ausgestaltung der Erfindung wird in einer der eingebetteten Halbleiterschichten ein vertikaler Halbleiterübergang vorgesehen. Dazu weist die eingebettete Halbleiterschicht zumindest eine Teilschicht mit einer n-Dotierung und mindestens eine Teilschicht mit einer p-Dotierung auf. Diese Dotierungen können integriert während der Herstellung des Halbleitersubstrats erzeugt werden.
• Bevorzugte Halbleitersubstrate weisen zumindest eine der Halbleiterschichten aus Silizium ausgebildet auf.
• In einem Halbleitersubstrat mit einer Halbleiterschicht mit pn-Halbleiterübergang ist erfindungsgemäß ein Halbleiterbauelement realisiert, für das der Halbleiterübergang wesentlicher Bestandteil ist. Beispielsweise kann in der Halbleiterschicht eine Diode, ein Transistor oder ein lichtempfindliches Bauelement realisiert werden.
• Möglich ist es auch, insbesondere in einer zwischen zwei dielektrischen Schichten eingebetteten Halbleiterschicht ein MEMS-Bauelement zu realisieren. Dazu weist die entsprechende Halbleiterschicht eine entsprechende relativ höhere Dicke von z.B. 100 Å – 500 μm auf. Die beiden dielektrischen Schichten ermöglichen es, die für MEMS-Bauelemente erforderliche dreidimensionale Strukturierung so vorzunehmen, dass frei bewegliche Teile entstehen. Diese gelingt, indem die dielektrischen Schichten als Opferschichten verwendet und unterhalb und oberhalb der in der Halbleiterschicht ausgebildeten Strukturen herausgelöst werden können.
• In einer eingebetteten Halbleiterschicht realisierte Bauelemente sind in einer bevorzugten Ausführung mittels Gräben kontaktiert, die auf der Oberseite des Halbleitersubstrats her zur entsprechenden leitfähigen Schicht geführt und mit leitfähigem Material gefüllt sin. Diese Gräben können beispielsweise gegen den Rest der Halbleiterschicht oder gegen die andere Halbleiterschicht isoliert sein, beispielsweise mittels Spacern. Möglich ist es jedoch auch, die Gräben durch sperrende Halbleiterübergänge gegen die übrige Halbleiterschicht zu isolieren.
• In einer vorteilhaften Ausführung ist im Halbleitersubstrat in der obersten nicht eingebetteten Halbleiterschicht ein Halbleiterbauelement ausgebildet, beispielsweise ein CMOS-Bauelement oder ein horizontal angeordnetes bipolares Bauelement.
• Im Folgenden wird die Erfindung zusammen mit dem Verfahren zur Herstellung des Halbleitersubstrats anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
• 1 zeigt ein erstes Ausführungsbeispiel der Erfindung.
• 2 zeigt ein zweites Ausführungsbeispiel der Erfindung.
• 3 zeigt ein erstes Verfahren zur Herstellung des ersten Ausführungsbeispiels.
• 4 zeigt ein variiertes Verfahren zur Herstellung einer SOI-Schicht.
• 5 zeigt ein drittes Ausführungsbeispiel.
• 6 zeigt ein viertes Ausführungsbeispiel.
• 7 zeigt ein erfindungsgemäßes Halbleitersubstrat gemäß dem ersten Ausführungsbeispiel mit zwei darin integrierten Bauelementen.
• 1 zeigt ein erstes Ausführungsbeispiel der Erfindung in schematischem Querschnitt. Über einem Trägersubstrat TS, beispielsweise ebenfalls ein Halbleiterwafer, ist eine erste dielektrische Schicht DS1, darüber eine erste Halbleiterschicht HL1, darüber eine zweite dielektrische Schicht DS2 und darüber eine zweite Halbleiterschicht HL2 angeordnet. Die dielektrischen Schichten DS sind vorzugsweise Oxidschichten, die Halbleiterschichten Siliziumschichten. Die Dicke der dielektrischen Schichten liegt beispielsweise im Bereich von ca. 1 μm, die der Halbleiterschichten ist entsprechend der gewünschten Anwendung bzw. der darin zu realisierenden Bauelemente unabhängig voneinander gewählt und liegt zwischen 100 Å und 500 μm. Es existieren jedoch auch Anwendungen, die Dicken der Halbleiterschicht HL von z.B. 50, 100, 200 oder 400 μm oder einen beliebig davon abweichendem Wert erfordern.
• 2 zeigt ein zweites Ausführungsbeispiel der Erfindung im schematischen Querschnitt. Das Halbleitersubstrat ist ebenfalls auf einem Trägersubstrat TS aufgebaut, auf dessen oberer Seite eine erste dielektrische Schicht DS1 und darüber eine erste Halbleiterschicht HL1 angeordnet ist. Auf der Unter- oder Rückseite des Trägersubstrats ist eine zweite dielektrische Schicht DS2 und darüber eine zweite Halbleiterschicht HL2 angeordnet. Für die Materialien und Schichtdicken des zweiten Ausführungsbeispiels gilt das Gleiche wie für des ersten Ausführungsbeispiels. Die Ausführungsform hat den Vorteil, dass beide Halbleiterschichten HL jeweils von der Oberfläche her strukturiert werden können, ohne dass dabei die Strukturen der jeweiligen anderen Halbleiterschicht zu beachten sind.
• 3 zeigt ein erstes Ausführungsbeispiel zur Herstellung eines erfindungsgemäßen Halbleitersubstrats gemäß 1. Anhand verschiedener Verfahrensstufen, die jeweils im schematischen Querschnitt durch das Halbleitersubstrat bzw. die Substrate dargestellt ist.
• Neben einem Trägersubstrat TS, beispielsweise einem Halbleitersubstrat, das auf seiner Oberfläche eine erste dielektrische Schicht DS1 aufweist, wird ein weiteres Halbleitersubstrat HLS1 vorgesehen. Diese kann an der zur Verbindung vorgesehenen Oberfläche ebenfalls eine dielektrische Schicht aufweisen, insbesondere eine Oxidschicht. Mittels eines an sich bekannten Waferbondverfahrens wird das Halbleitersubstrat HLS1 auf die Oberfläche der dielektrischen Schicht DS1 gepresst und bei einer gegebenen Waferbondtemperatur fest mit diesem verbunden.
• 3b zeigt das so erhaltene Halbleitersubstrat mit Mehrschichtaufbau, bei dem allerdings der Halbleiter über der dielektrischen Schicht DS1 noch in der ursprünglichen Dicke des aufgebondeten Halbleitersubstrats HLS vorliegt. In an sich bekannter Weise wird nun das Halbleitersubstrat HLS gedünnt, beispielsweise durch Schleifen und Polieren.
• 3c zeigt das Ergebnis nach diesem Verfahrensschritt, bei dem die Halbleiterschicht HL1 auf eine gewünschte Schichtdicke reduziert ist. Diese Anordnung entspricht einem an sich bekannten Substrat mit einer SOI-Schicht.
• Auf die Oberfläche der ersten Halbleiterschicht HL1 wird nun eine zweite dielektrische Schicht DS2, insbesondere eine Oxidschicht aufgebracht, beispielsweise durch Oxidation der Oberflächen der ersten Halbleiterschicht HL1 bis zu einer bestimmten Tiefe. Möglich ist es auch, eine dielektrische Schicht abzuscheiden. Auf die zweite dielektrische Schicht DS2 wird anschließend ein zweites Halbleitersubstrat HLS 2 in bekannter Weise mittels Waferbondverfahren aufgebondet, wobei der in 3e erhaltene Mehrschichtaufbau erhalten wird. Die für die meisten Anwendungen zu dicke Schichtdicke des zweiten Halbleitersubstrates HLS2 wird anschließend wie die des. ersten Halbleitersubstrates HLS1 auf eine gewünschte Schichtdicke reduziert, beispielsweise wiederum mittels Abschleifen und Polieren. 3f zeigt als Ergebnis das erhaltene erfindungsgemäße Halbleitersubstrat mit Mehrschichtaufbau, umfassend eine erste Halbleiterschicht HL1 und eine zweite Halbleiterschicht HL2, die beide jeweils eine SOI-Schicht darstellen, in denen unabhängig voneinander jeweils Bauelemente realisiert werden können.
• 4a zeigt eine an sich bekannte Verfahrensvariante zur Herstellung eines Substrats mit SOI-Schicht, bei der die erste Halbleiterschicht nicht durch Waferbonden auf eine dielektrische Schicht erzeugt wird. Vielmehr wird gemäß 4A in die Oberfläche eines Halbleitersubstrats HLS Wasserstoff implantiert, wie dies in der Figur durch die Pfeile angedeutet ist. Dabei wird eine strukturveränderte Schicht VS erhalten, über der je nach Implantationstiefe bis zu 1,5 μm monokristalline Halbleiterschicht verbleiben können. Diese stellt die erste Halbleiterschicht HL1 dar. Mit dieser Halbleiterschicht HL1 wird dieses Substrat anschließend auf ein mit einer ersten dielektrischen Schicht DS1 versehenes Trägersubstrat TS gebondet, wie es in 4c dargestellt ist.
• 4d zeigt das Ergebnis, welches ebenfalls eine Zwischenstufe darstellt. Durch Abtrennen des über der strukturveränderten Schicht VS liegenden Bereichs des Halbleitersubstrats HLS wird der Aufbau entlang der strukturveränderten Schicht VS gespalten. Durch chemische und/oder mechanische Nachbehandlung und insbesondere durch Polieren kann die Oberflächenebenheit der Halbleiterschicht HL1 verbessert werden, wobei das in 4e erhaltene Halbleitersubstrat mit einer SOI-Schicht, also der Halbleiterschicht HL1 erhält. Dieses Substrat entspricht dem in der anderen Verfahrensvariante erzeugten und in 3c dargestelltem Substrat und kann entsprechend der ersten Variante zum erfindungsgemäßen Mehrschichtaufbau weiter verarbeitet werden.
• In einer dritten Variante des Verfahrens zur Herstellung eines Substrats mit einer SOI-Schicht wird in die Oberfläche eines Halbleitersubstrats nach einem an sich bekannten Verfahren Sauerstoff implantiert, wobei man eine vergrabene sauerstoffhaltige Schicht im Halbleitersubstrat erhält. Durch eine Temperaturbehandlung kann diese sauerstoffhaltige Schicht in eine Oxidschicht überführt werden, die als dielektrische Schicht die darüber liegende und je nach Implanta tionstiefe der Sauerstoffionen typisch ca. 210nm dicke Halbleiterschicht gegen den Rest des Halbleitersubstrats abtrennt. Auch auf diese Weise wird eine SOI-Schicht über einem Isolator bzw. über einer ersten dielektrischen Schicht DS1 erhalten, die entsprechend dem in 3c dargestelltem Substrat hin zum erfindungsgemäßen Halbleitersubstrat mit Mehrschichtaufbau weiter verarbeitet werden kann. Möglich ist es auch, eine zweite Implantation von Sauerstoff in eine geringere Implantationstiefe durchzuführen und so die zweite dielektrische Schicht zu erzeugen.
• 5 zeigt ein drittes Ausführungsbeispiel der Erfindung im schematischen Querschnitt, bei dem der in 1 dargestellte Aufbau um eine weitere Halbleiterschicht HL3 erweitert ist, die über einer dritten dielektrischen Schicht DS3, aufgebracht über der zweiten Halbleiterschicht HL2, angeordnet ist. Dieses erfindungsgemäße Halbleitersubstrat weist nun drei in ihrer Schichtdicke unabhängig voneinander zu messende monokristalline Halbleiterschichten HL auf, in denen unterschiedliche oder gleiche Bauelemente realisiert werden können.
• 6 zeigt ein viertes Ausführungsbeispiel der Erfindung, bei dem eine dritte Halbleiterschicht HL3 auf der Unterseite des Trägersubstrats über einer dritten dielektrischen Schicht DS3 aufgebracht ist. Die dritte dielektrische Schicht DS3 und die dritte Halbleiterschicht HL3 können dabei entweder auf der Unterseite des in 1 dargestellten ersten Ausführungsbeispiels oder auf der Oberseite des in 2 dargestellten zweiten Ausführungsbeispiels aufgebracht werden.
• 7 zeigt ein Halbleitersubstrat gemäß dem ersten Ausführungsbeispiel, bei dem in der ersten Halbleiterschicht HL1 ein MEMS-Bauelement MBE und in der zweiten Halbleiterschicht HL2 ein Halbleiterbauelement HBE, insbesondere eine Halbleiterschaltung z.B. in CMOS Technik realisiert ist. Die elektrische Kontaktierung des MEMS-Bauelement MBE erfolgt über ei nen Graben G, der mit einem elektrisch leitfähigen Material gefüllt ist, beispielsweise dotiertem Polysilizium. Auf der Oberfläche ist ein erster Kontakt K1, beispielsweise eine Standardmetallisierung aus Aluminium aufgebracht, die zum Außenanschluss des MEMS-Bauelements MBE oder zur Verschaltung des MEMS-Bauelements mit dem Halbleiterbauelement HBE dienen kann. Dadurch wird ein integriertes Bauelement erhalten. Das Halbleiterbauelement HBE ist über einen zweiten Kontakt K2 und einen dritten Kontakt K3, beispielsweise entsprechende Standardmetallisierungen, kontaktiert. Die dargestellte Anordnung mit den zwei unterschiedlichen Bauelementen kann wie ein einzelnes Bauelement gehandhabt werden und beispielsweise über ihre Kontakte K mit einer Schaltungsumgebung verbunden werden. Dies ist beispielsweise durch Montage in Flip-Chip-Technik möglich, bei der die Kontakte K direkt auf entsprechende Lötkontakte auf einer Leiterplatte oder einem Trägersubstrat aufgelötet werden. Das MEMS-Bauelements MBE kann auch von der Unterseite her durch das Trägersubstrat TS und die dielektrische Schicht DS1 hindurch strukturiert sein.
• Im Halbleitersubstrat können auch mehrere MEMS Bauelemente nebeneinander und/oder in unterschiedlichen Halbleiterschichten HL1, HL2 realisiert und miteinander verschaltet sein.
• Die Bauelemente können im Waferstadium im erfindungsgemäßen Halbleitersubstrat mit Mehrschichtaufbau erzeugt werden und auch im Waferstadium kontaktiert werden. Möglich ist es jedoch auch einzelne Bauelemente auf der Stufe von 7 durch entsprechendes Auftrennen der Substratwafer zu vereinzeln und einzeln eine entsprechende Leiterplatte damit zu bestücken. Möglich ist es jedoch auch in einem erfindungsgemäßen Halbleitersubstrat mit Mehrschichtaufbau und mehreren Halbleiterschichten ein Array gleichartiger oder verschiedener Bauelemente zu realisieren, die zusammen ein einheitliches Bauelement darstellen.
• Die Erfindung ist nicht auf die in den Figuren dargestellten Beispiele beschränkt und lässt sich daher noch in vielfältiger Weise variieren. Für die Halbleiterschichten sind beispielsweise andere Materialien als Silizium einsetzbar. Die Trägersubstrate können aus anderen festen Materialien bestehen und sind nicht zwingend aus Halbleitermaterial gefertigt. Die genannten Schichtdicken von dielektrischen Schichten sind nur beispielhaft und können je nach gewünschter Anordnung ebenfalls variiert werden. Die Substrate können beliebig groß sein, üblicherweise werden jedoch gängige Halbleiterwafer mit gängigen Wafergrößen eingesetzt, für die entsprechende Be- und Verarbeitungsmaschinen verfügbar sind. Es können Halbleitersubstrate mit 2 und noch mehr voneinander durch dielektrische Schichten getrennte Halbleiterschichten erzeugt werden.
• Die im erfindungsgemäßen Verfahrens eingesetzten Standardverfahren sind nicht näher beschrieben, da die Erfindung nicht auf diese beschränkt ist und entsprechende Verfahren hinreichend bekannt sind.

TS

Trägersubstrat

HLS

Halbleitersubstrat

MS

Mehrschichtaufbau

DS1

Erste dielektrische Schicht

HL1

Erste monokristalline Halbleiterschicht

DS2

zweite dielektrische Schicht

HBE

Halbleiterbauelement

MBE

MEMS Bauelement

G

Graben

K1

Erster Kontakt

EBE

elektronisches Bauelement

VS

strukturveränderte Schicht

Claims (24)

1. Halbleitersubstrat, umfassend einen Mehrschichtaufbau – mit einem Trägersubstrat, – mit einer ersten dielektrischen Schicht, – mit einer ersten monokristallinen Halbleiterschicht, – mit einer zweiten dielektrischen Schicht und – mit einer zweiten monokristallinen Halbleiterschicht auf der Oberfläche der zweiten dielektrischen Schicht, – bei dem die Schichtdicken von der ersten und der zweiten Halbleiterschicht im Bereich von 100Å – 500μm liegen.
2. Halbleitersubstrat nach Anspruch 1, bei dem die zweite dielektrische Schicht auf der Rückseite des Trägersubstrats und darüber die zweite monokristalline Halbleiterschicht angeordnet ist.
3. Halbleitersubstrat nach Anspruch 1, bei dem die zweite dielektrische Schicht auf der Oberseite der ersten monokristallinen Halbleiterschicht angeordnet ist, die dadurch zwischen dielektrischen Schichten eingebettet ist.
4. Halbleitersubstrat nach einem der Ansprüche 1 bis 3, bei dem über der zweiten Halbleiterschicht eine dritte dielektrische Schicht und darüber eine dritte Halbleiterschicht angeordnet sind, so dass die zweite Halbleiterschicht eine eingebettete Halbleiterschicht ist.
5. Halbleitersubstrat nach einem der Ansprüche 1 bis 4, bei dem die dielektrischen Schichten Oxidschichten sind.
6. Halbleitersubstrat nach einem der Ansprüche 1 bis 5, bei dem in einer der eingebetteten Halbleiterschichten ein vertikaler Halbleiterübergang vorgesehen ist.
7. Halbleitersubstrat nach einem der Ansprüche 1 bis 6, bei dem zumindest eine der Halbleiterschichten eine Siliziumschicht ist.
8. Halbleitersubstrat nach einem der Ansprüche 6 oder 7, bei dem in einer der eingebetteten Halbleiterschichten ein vertikaler pn-Übergang ausgebildet ist.
9. Halbleitersubstrat nach einem der Ansprüche 6 bis 8, bei dem in der eingebetteten Halbleiterschichten mit dem vertikalen Halbleiterübergang eine Halbleiterbauelement realisiert ist.
10. Halbleitersubstrat nach einem der Ansprüche 1 bis 9, bei dem in der eingebetteten Halbleiterschichten ein MEMS Bauelement realisiert ist.
11. Halbleitersubstrat nach Anspruch 9, bei dem das Halbleiterbauelement oder das MEMS Bauelement mittels von der Oberseite des Halbleitersubstrats her geführten Gräben kontaktiert ist, die mit leitfähigem Material gefüllt sind.
12. Halbleitersubstrat nach einem der Ansprüche 9 bis 11, bei dem in der obersten nicht eingebetteten Halbleiterschicht zusätzlich ein elektronisches Bauelement oder ein elektronischer Schaltkreis ausgebildet ist.
13. Verfahren zur Herstellung eines Halbleitersubstrats mit Mehrschichtaufbau, a) bei dem ein Trägersubstrat vorgesehen wird, b) bei dem ein erster Halbleiterwafer vorgesehen wird, c) bei dem auf der Oberfläche zumindest eines aus Halbleiterwafer und Trägersubstrat eine Oxidschicht erzeugt wird d) bei dem der Halbleiterwafer und das Trägersubstrat durch ein Waferbondverfahren verbunden werden über die zumindest eine Oxidschicht, die dabei eingebettet wird, e) bei dem der erste Halbleiterwafer bis zu einer gewünschten Dicke kleiner gleich 500 μm gedünnt wird, f) bei dem die Schritte b) bis e) wiederholt werden, wobei eine zweite eingebettete Oxidschicht erzeugt wird.
14. Verfahren nach Anspruch 13, – bei dem in einen der beiden Wafer von der Oberfläche her Wasserstoff bis zu einer vorgegebenen Tiefe implantiert wird, wobei eine strukturveränderte Schicht erzeugt wird, – bei dem in Schritt e) ein Waferspaltprozess entlang der strukturveränderten Schicht vorgenommen wird.
15. Verfahren nach Anspruch 13 oder 14, bei dem in Schritt e) ein Abschleifen und Dünnen von der Rückseite her erfolgt.
16. Verfahren nach einem der Ansprüche 13 bis 15, bei dem in Schritt f) ein zweiter Halbleiterwafer mit der Unterseite des Trägersubstrats verbunden wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, bei dem in Schritt d) eine Siliziumoberfläche mit einem Wafer mit einer Oberfläche aus Siliziumoxid verbunden wird.
18. Verfahren nach einem der Ansprüche 13 bis 16, bei dem in Schritt d) zwei Silizium aufweisende Oberflächen miteinander verbunden werden.
19. Verfahren nach einem der Ansprüche 13 bis 18, bei dem in der obersten Schicht des ersten Halbleiterwafers eine erste Dotierung vorgesehen wird.
20. Verfahren nach Anspruch 19, bei dem auf der genannten obersten Schicht mittels Epitaxie zumindest eine Schicht anderer Dotierung erzeugt wird.
21. Verfahren nach Anspruch 20, bei dem über der Schicht anderer Dotierung eine weitere Schicht mit einer weiteren Dotierung erzeugt wird.
22. Verfahren nach Anspruch 21, bei dem die weitere Schicht durch epitaktisches Aufwachsen erzeugt wird.
23. Verfahren nach Anspruch 21, bei dem die weitere Schicht durch Waferbonden mit einem in der Oberfläche mit der weiteren Dotierung versehenen Halbleiterwafer erzeugt wird.
24. Verfahren nach einem der Ansprüche 13 bis 23, bei dem in einem Schritt g) der Schritt f) wiederholt wird, wobei eine dritte eingebettete Oxidschicht erzeugt wird.