WO2006066659A1 - Halbleitersubstrat mit mehrschichtaufbau und verfahren zur herstellung - Google Patents

Halbleitersubstrat mit mehrschichtaufbau und verfahren zur herstellung Download PDF

Info

Publication number
WO2006066659A1
WO2006066659A1 PCT/EP2005/011993 EP2005011993W WO2006066659A1 WO 2006066659 A1 WO2006066659 A1 WO 2006066659A1 EP 2005011993 W EP2005011993 W EP 2005011993W WO 2006066659 A1 WO2006066659 A1 WO 2006066659A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
semiconductor substrate
layers
wafer
Prior art date
Application number
PCT/EP2005/011993
Other languages
English (en)
French (fr)
Inventor
Franz Schrank
Martin Schrems
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of WO2006066659A1 publication Critical patent/WO2006066659A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Definitions

  • Substrates with SOI semiconductor layers are known in which a monocrystalline semiconductor layer is arranged over a dielectric layer.
  • the dielectric layer is usually the cover layer of a carrier substrate.
  • Known substrates with SOI layers are, for example, semiconductor wafers which have a relatively thin monocrystalline layer over an oxide layer.
  • Such substrates with SOI layers are, for example, with layer thicknesses of approx. 100 ⁇ to l ⁇ m thickness for semiconductor devices and with thicknesses up to approx. 200 ⁇ m known for MEMS devices (Micro electro mechanical system).
  • STI shallow trench isolation
  • US Pat. No. 5,899,712 A discloses a process for the production of substrates with SOI layers in which the wafer bonding process is carried out several times, whereby a multi-layer structure is obtained whose height corresponds to the number of superimposed wafers times their layer thickness , Subsequent substrates with only one SOI layer are then cut out of this multilayer structure by appropriate sawing methods.
  • Known substrates with SOI layers have the disadvantage that they have a constant layer thickness of the SOI layer and thus are limited with respect to the components to be realized therein. However, different components may require different SOI thicknesses.
  • the object of the present invention is therefore to provide a substrate with an SOI layer, which enables the production of different components.
  • the invention provides a semiconductor substrate which has a multilayer structure comprising a carrier substrate, a first dielectric layer, a first monocrystalline semiconductor layer and a second dielectric layer and a second monocrystalline semiconductor layer, wherein the layer thicknesses of the two semiconductor layers are in the range from 100 ⁇ to 500 ⁇ m lie .
  • the layer thicknesses of the two semiconductor layers can be chosen independently of one another and, for example, be different.
  • Such devices may be semiconductor devices such as diodes or semiconductor circuits or integrated circuits, or else micromechanical and in particular MEMS devices.
  • a semiconductor substrate according to the invention has two dielectric layers which can serve as stop layers for independent structuring in two planes and thus enable exact vertical structuring.
  • the second dielectric layer is disposed on the back side of the carrier substrate and faces the first dielectric layer.
  • the second monocrystalline semiconductor layer is arranged above this second dielectric layer.
  • the semiconductor substrate has on both sides or surfaces in each case an SOI layer, which accordingly can be patterned independently of one another. From a semiconductor substrate according to the invention can continue to produce miniaturized components and connect electrically to each other. In this way, an interconnection with short connections is made possible, which can be generated integrated and thus reduces the Verschaltungsetzwand.
  • the second dielectric layer on top of the first monocrystalline semiconductor layer and to provide the second semiconductor layer over this second dielectric layer.
  • two SOI layers are available which are isolated from each other by a dielectric layer. From such a substrate directly superimposed components can be produced, the mutual interconnection is facilitated in this way.
  • a substrate which has three semiconductor layers with intervening dielectric layers arranged one above the other or a semiconductor layer on one side and two semiconductor layers arranged one above the other on the other side of the carrier substrate.
  • the dielectric layers are formed as an oxide layer, oxide layers can be easily generated by oxidation of the semiconductor substrate and have a high dielectric quality.
  • a vertical semiconductor junction is provided in one of the embedded semiconductor layers.
  • the embedded semiconductor layer has at least one partial layer with an n-type doping and at least one partial layer with a p-type doping. These Dopings can be generated integrally during the fabrication of the semiconductor substrate.
  • Preferred semiconductor substrates have at least one of the semiconductor layers formed of silicon.
  • a semiconductor component is realized according to the invention, for which the semiconductor junction is an essential component.
  • the semiconductor junction is an essential component.
  • a diode, a transistor or a photosensitive component can be realized in the semiconductor layer.
  • the corresponding semiconductor layer has a corresponding relatively higher thickness of z. B. 100 A - 500 ⁇ va on.
  • the two dielectric layers make it possible to perform the three-dimensional structuring required for MEMS components in such a way that freely movable parts are created. This is achieved by using the dielectric layers as sacrificial layers and can be dissolved out below and above the structures formed in the semiconductor layer.
  • components implemented in an embedded semiconductor layer are contacted by means of trenches, which are guided on the upper side of the semiconductor substrate to the corresponding conductive layer and filled with conductive material.
  • These trenches can be insulated, for example, against the remainder of the semiconductor layer or against the other semiconductor layer, for example by means of spacers.
  • a semiconductor component is formed in the semiconductor substrate in the uppermost non-embedded semiconductor layer, for example a CMOS component or a horizontally arranged bipolar component.
  • Figure 1 shows a first embodiment of the invention.
  • Figure 2 shows a second embodiment of the invention.
  • FIG. 3 shows a first method for producing the first exemplary embodiment.
  • FIG. 4 shows a varied process for producing an SOI layer.
  • FIG. 5 shows a third exemplary embodiment.
  • FIG. 6 shows a fourth exemplary embodiment.
  • FIG. 7 shows a semiconductor substrate according to the invention according to the first exemplary embodiment with two components integrated therein.
  • Figure 1 shows a first embodiment of the invention in a schematic cross section.
  • a carrier substrate TS for example also a semiconductor wafer
  • a first dielectric layer DS1 above a first semiconductor layer HL1, above a second dielectric layer DS2 and a second semiconductor layer HL2 disposed above.
  • the dielectric layers DS are preferably oxide layers, the semiconductor layers silicon layers.
  • the thickness of the dielectric layers is for example in the range of approx. 1 .mu.m, that of the semiconductor layers is according to the desired application or. the components to be realized therein are selected independently of one another and are between 100 .mu.m and 500 .mu.m. However, there are also applications, the thicknesses of the semiconductor layer HL of z. B. 50, 100, 200 or 400 ⁇ m or any other value.
  • Figure 2 shows a second embodiment of the invention in a schematic cross section.
  • the semiconductor substrate is also constructed on a carrier substrate TS, on whose upper side a first dielectric layer DS1 and above a first semiconductor layer HL1 is arranged.
  • a second dielectric layer DS2 and above a second semiconductor layer HL2 is arranged.
  • the embodiment has the advantage that both semiconductor layers HL can in each case be structured from the surface without the structures of the respective other semiconductor layer being taken into account.
  • FIG. 3 shows a first exemplary embodiment for the production of a semiconductor substrate according to the invention according to FIG. 1. On the basis of different process stages, which in each case is shown in schematic cross section through the semiconductor substrate or the substrates.
  • a further semiconductor substrate HLS1 is provided.
  • This can also be a dielectric layer on the surface provided for the connection have, in particular an oxide layer.
  • FIG. 3b shows the semiconductor substrate with multilayer structure thus obtained, in which, however, the semiconductor is still present above the dielectric layer DS1 in the original thickness of the bonded semiconductor substrate HLS.
  • the semiconductor substrate HLS is now thinned, for example by grinding and polishing.
  • FIG. 3 c shows the result after this method step, in which the semiconductor layer HL 1 is reduced to a desired layer thickness.
  • This arrangement corresponds to a known substrate with an SOI layer.
  • a second dielectric layer DS2 in particular an oxide layer, is then applied to the surface of the first semiconductor layer HL1, for example by oxidation of the surfaces of the first semiconductor layer HL1 to a specific depth. It is also possible to deposit a dielectric layer.
  • a second semiconductor substrate HLS 2 is subsequently bonded to the second dielectric layer DS 2 in a known manner by means of a wafer bonding method, the multilayer structure obtained in FIG. 3 e being obtained.
  • the thickness of the second semiconductor substrate HLS2, which is too thick for most applications, is subsequently reduced to a desired layer thickness, like that of the first semiconductor substrate HLS1, for example by means of abrading and polishing. As a result, FIG.
  • FIG. 4 a shows a method variant known per se for the production of a substrate with an SOI layer, in which the first semiconductor layer is not produced by wafer bonding to a dielectric layer. Rather, as shown in FIG. 4A, hydrogen is implanted in the surface of a semiconductor substrate HLS, as indicated by the arrows in the figure. In this case, a structurally altered layer VS is obtained, over which, depending on the depth of implantation, up to 1.5 ⁇ m of monocrystalline semiconductor layer can remain. This represents the first semiconductor layer HL1. With this semiconductor layer HL1, this substrate is subsequently bonded to a carrier substrate TS provided with a first dielectric layer DS1, as shown in FIG. 4c.
  • Figure 4d shows the result, which also represents an intermediate stage.
  • the structure is split along the structure-changed layer VS.
  • the surface flatness of the semiconductor layer HL1 can be improved by chemical and / or mechanical aftertreatment and in particular by polishing, the semiconductor substrate obtained in FIG. 4e having an SOI layer, ie the semiconductor layer HL1, being obtained.
  • This substrate corresponds to the substrate produced in the other process variant and shown in FIG. 3c and can be further processed according to the first variant of the multilayer structure according to the invention.
  • oxygen is implanted into the surface of a semiconductor substrate according to a method known per se, whereby a buried oxygen-containing layer is obtained in the semiconductor substrate.
  • this oxygen-containing layer can be converted into an oxide layer which, as a dielectric layer, covers the layer above it and, depending on the implant Depth of oxygen ions typically approx. 210nm thick semiconductor layer is separated from the rest of the semiconductor substrate.
  • an SOI layer over an insulator or. obtained over a first dielectric layer DS1 which can be further processed according to the substrate shown in Figure 3c toward the semiconductor substrate according to the invention with multi-layer structure. It is also possible to carry out a second implantation of oxygen into a lower implantation depth and thus to produce the second dielectric layer.
  • FIG. 5 shows a third exemplary embodiment of the invention in a schematic cross section, in which the construction shown in FIG. 1 is extended by a further semiconductor layer HL3, which is arranged above a third dielectric layer DS3, applied over the second semiconductor layer HL2.
  • This semiconductor substrate according to the invention now has three monocrystalline semiconductor layers HL to be measured independently of each other in their layer thickness, in which different or identical components can be realized.
  • FIG. 6 shows a fourth exemplary embodiment of the invention, in which a third semiconductor layer HL3 is applied on the underside of the carrier substrate over a third dielectric layer DS3.
  • the third dielectric layer DS3 and the third semiconductor layer HL3 can be applied either on the underside of the first exemplary embodiment illustrated in FIG. 1 or on the upper side of the second exemplary embodiment illustrated in FIG.
  • Figure 7 shows a semiconductor substrate according to the first embodiment, in which in the first semiconductor layer HLL a MEMS device MBE and in the second semiconductor layer HL2 a semiconductor device HBE, in particular a semiconductor circuit z. B. realized in CMOS technology.
  • the electrical contacting of the MEMS component MBE takes place via an NEN trench G, which is filled with an electrically conductive material, such as doped polysilicon.
  • a first contact K1 for example a standard metallization made of aluminum, is applied, which can serve for the external connection of the MEMS component MBE or for the interconnection of the MEMS component with the semiconductor component HBE.
  • an integrated component is obtained.
  • the semiconductor component HBE is contacted via a second contact K2 and a third contact K3, for example corresponding standard metallizations.
  • the arrangement shown with the two different components can be handled as a single component and connected, for example via their contacts K with a circuit environment. This is possible for example by mounting in flip-chip technology, in which the contacts K are soldered directly to corresponding solder contacts on a printed circuit board or a carrier substrate.
  • the MEMS component MBE can also be structured from the underside through the carrier substrate TS and the dielectric layer DS1.
  • the semiconductor substrate and a plurality of MEMS devices can be realized side by side and / or in different semiconductor layers HLL, HL2 and interconnected.
  • the components can be produced in the wafer stage in the semiconductor substrate according to the invention with a multilayer structure and can also be contacted in the wafer stage. However, it is also possible to separate individual components at the stage of FIG. 7 by correspondingly separating the substrate wafers and to individually equip a corresponding printed circuit board with them. However, it is also possible to realize an array of identical or different components in a semiconductor substrate according to the invention having a multilayer structure and a plurality of semiconductor layers, which together constitute a unitary component.
  • the invention is not limited to the examples shown in the figures and can therefore be varied in many ways. For example, other materials than silicon can be used for the semiconductor layers.
  • the carrier substrates may consist of other solid materials and are not necessarily made of semiconductor material.
  • the stated layer thicknesses of dielectric layers are only examples and can also be varied depending on the desired arrangement.
  • the substrates can be of any size, but usually common semiconductor wafers with common wafer sizes are used for which appropriate processing and processing machines are available.
  • Semiconductor substrates having 2 and more semiconductor layers separated from each other by dielectric layers may be formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleitersubstrat vorgeschlagen, welches in einem Mehrschichtaufbau zwei als SOI-Schichten dienende Halbleiterschichten aufweisen können und die jeweils über eine dielektrische Schicht angeordnet sind. Die beiden Halbleiterschichten können in einem gemeinsamen Schichtaufbau über einem Trägersubstrat angeordnet sein oder auf verschiedenen Seiten des Trägersubstrats vorgesehen werden. Weiterhin wird vorgeschlagen in den unterschiedlichen Halbleiterschichten unterschiedliche Schichtdicken und unterschiedliche Bauelemente zu realisieren.

Description

Halbleitersubstrat mit ■ MehrSchichtaufbau und Verfahren zur Herstellung
Es sind Substrate mit SOI Halbleiter-Schichten (silicon on Isolator) bekannt , bei denen eine monokristalline Halbleiter- Schicht über einer dielektrischen Schicht angeordnet ist . Die dielektrische Schicht ist üblicherweise die Deckschicht eines Trägersubstrats . Bekannte Substrate mit SOI-Schichten sind zum Beispiel Halbleiterwafer, die über einer Oxidschicht eine relativ dünne monokristalline Schicht aufweisen . Solche Substrate mit SOI -Schichten sind beispielsweise mit Schichtdicken von ca . 100Ä bis lμm Dicke für Halbleiter-Bauelemente und mit Dicken bis ca . 200μm für MEMS Bauelemente (Micro electro mechanical System) bekannt . Sie bieten die Möglichkeit , Strukturierungen bis zur dielektrischen Schicht zu führen und so beispielsweise tief reichende STI-Isolationen (shallow trench isolation) zu erzeugen, mit denen benachbarte Bauelemente sicher und vollständig gegeneinander isoliert werden können . Allgemein ist es mit Substraten mit SOI- Schichten möglich, ■ Dünnschichtbauelemente auf mechanisch stabilen Trägersubstraten zu realisieren . Auf diese Weise können Bauelemente erzeugt werden, die hohe Arbeitsgeschwindigkeiten bei niedrigem Stromverbrauch aufweisen . Allgemein können auf Substraten mit SOI -Schichten parasitäre Nebeneffekte wesentlich besser vermieden werden, da sämtliche Bulk-Effekte durch die vergrabene dielektrische Schicht minimiert bzw . ausgeschaltet werden können .
Zur Herstellung von Substraten mit SOI -Schichten ist beispielsweise bekannt , zwei Wafer, von denen zumindest einer auf seiner Oberfläche eine Oxidschicht aufweist , mittels Standardwaferbondverfahren miteinander zu verbinden . Möglich ist es auch, die dielektrische Schicht durch Implantation von Sauerstoff in eine gewünschte Tiefe von maximal ca . 1 μm zu erzeugen . Bei wafergebondeten Substraten ist es in der Regel erforderlich, die Halbleiterschicht , die zur SOI-Schicht wer- den soll , nach dem Waferbenden auf die gewünschte Schichtdicke zu dünnen .
Aus der US 5899712 A ist ein Verfahren zur Herstellung von Substraten mit SOI -Schichten bekannt , bei dem der Wafer- bondprozess mehrfach durchgeführt .wird, wobei ein Mehr- •schichtaufbau erhalten wird, dessen Höhe der Anzahl der übereinander gebondeten Wafer mal deren Schichtdicke entspricht . Aus diesem Mehrschichtaufbau werden anschließend Substrate mit j eweils nur einer SOI-Schicht durch entsprechende Sägeverfahren herausgeschnitten.
Bekannte Substrate mit SOI-Schichten weisen den Nachteil auf , dass sie eine konstante Schichtdicke der SOI-Schicht aufweisen und damit bezüglich der darin zu realisierenden Bauelemente begrenzt sind . Unterschiedliche Bauelemente können jedoch unterschiedliche SOI-Dicken benötigen.
Aufgabe der vorliegenden Erfindung ist es daher, ein Substrat mit einer SOI -Schicht anzugeben, das die Herstellung unterschiedlicher Bauelemente ermöglicht .
Diese Aufgabe wird erfindungsgemäß durch ein Halbleitersubstrat mit den Merkmalen von Anspruch 1 gelöst . Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Herstellung des Halbleitersubstrats sind weiteren Ansprüchen zu entnehmen .
Die Erfindung gibt ein Halbleitersubstrat an, das einen Mehrschichtaufbau aus einem Trägersubstrat , einer ersten dielektrischen Schicht , einer ersten monokristallinen Halblei terschicht sowie einer zweiten dielektrischen Schicht und ei ner zweiten monokristallinen Halbleiterschicht aufweist , wobei die Schichtdicken der beiden Halbleiterschichten im Bereich von 100Ä - 500 μm liegen . Dabei können die Schichtdi cken der beiden Halbleiterschichten unabhängig voneinander gewählt und beispielsweise unterschiedlich sein . Auf diese Weise ist es möglich, im erfindungsgemäßen Halbleitersubstrat zwei unterschiedliche Bauelemente zu realisieren, die einen unterschiedlichen Schichtdickenbedarf der SOI-Schicht (monokristalline Halbleiterschicht) erfordern . Solche Bauelemente können Halbleiter-Bauelemente wie Dioden oder Halbleiterschaltungen oder integrierte Schaltungen, oder auch mikromechanische und insbesondere MEMS Bauelemente sein .
Es ist beispielsweise möglich, ein Halbleiterbauelement mit vertikaler Integration in zwei Ebenen zu schaffen, dessen Integrationsdichte gegenüber bekannten Halbleiterbauelementen erhöht ist . Es können auch zwei Halbleiterbauelemente im erfindungsgemäßen Halbleitersubstrat realisiert sein, die eine unterschiedliche Schichtdicke erfordern . Möglich ist es j edoch auch, eine der Halbleiterschichten zur Herstellung von MEMS-Bauelementen (microelectromechanical system) zu realisieren . Ein MEMS-Bauelement erfordert eine wesentlich höhere Halbleiterschichtdicke als ein entsprechendes Halbleiterbauelement . Mit der Erfindung ist es auch möglich, zwei unterschiedliche MEMS-Bauelemente innerhalb desselben Substrats zu erzeugen.
Ein erfindungsgemäßes Halbleitersubstrat weist zwei dielektrische Schichten auf , die als Stoppschichten für unabhängige Strukturierungen in zwei Ebenen dienen können und somit eine exakte vertikale Strukturierung ermöglichen .
In einer Ausführungsform der Erfindung ist die zweite dielektrische Schicht auf der Rückseite des Trägersubstrats angeordnet und liegt der ersten dielektrischen Schicht gegenüber . Über dieser zweiten dielektrischen Schicht ist die zweite monokristalline Halbleiterschicht angeordnet . In dieser Ausführungsform weist das Halbleitersubstrat auf beiden Seiten bzw. Oberflächen j eweils eine SOI -Schicht auf , die dementsprechend unabhängig voneinander strukturiert werden können . Aus einem erfindungsgemäßen Halbleitersubstrat lassen sich weiter miniaturisierte Bauelemente erzeugen und elektrisch miteinander verbinden. Auf diese Weise wird eine Verschaltung mit kurzen Verbindungen ermöglicht , die integriert erzeugt werden kann und damit den Verschaltungsaufwand reduziert .
Möglich ist es j edoch auch, die zweite dielektrische Schicht auf der Oberseite der ersten monokristallinen Halbleiterschicht anzuordnen und die zweite Halbleiterschicht über dieser zweiten dielektrischen Schicht vorzusehen. In dieser Ausführungsform stehen zwei SOI -Schichten zur Verfügung, die gegeneinander durch eine dielektrische Schicht isoliert sind . Aus einem solchen Substrat können direkt übereinander liegende Bauelemente hergestellt werden, deren gegenseitige Ver- schaltung auf diese Weise erleichtert ist .
Im Rahmen der Erfindung liegt es auch, über der zweiten Halbleiterschicht eine dritte dielektrische und darüber eine dritte Halbleiterschicht anzuordnen, wobei die zweite Halbleiterschicht dann zur eingebetteten Halbleiterschicht wird. Im Ergebnis wird ein Substrat erhalten, das übereinander angeordnet drei Halbleiterschichten mit dazwischen liegenden dielektrischen Schichten oder auf einer Seite eine Halbleiterschicht und auf der anderen Seite des Trägersubstrats zwei übereinander angeordnete Halbleiterschichten aufweist .
Vorzugsweise sind die dielektrischen Schichten als Oxidschicht ausgebildet , Oxidschichten können in einfacher Weise durch Oxidation des Halbleitersubstrats erzeugt werden und weisen eine hohe dielektrische Qualität auf .
In weiterer Ausgestaltung der Erfindung wird in einer der eingebetteten Halbleiterschichten ein vertikaler Halbleiterübergang vorgesehen . Dazu weist die eingebettete Halbleiterschicht zumindest eine Teilschicht mit einer n-Dotierung und mindestens eine Teilschicht mit einer p-Dotierung auf . Diese Dotierungen können integriert während der Herstellung des Halbleitersubstrats erzeugt werden .
Bevorzugte Halbleitersubstrate weisen zumindest eine der Halbleiterschichten aus Silizium ausgebildet auf .
In einem Halbleitersubstrat mit einer Halbleiterschicht mit pn-Halbleiterübergang ist erfindungsgemäß ein Halbleiterbauelement realisiert , für das der Halbleiterübergang wesentlicher Bestandteil ist . Beispielsweise kann in der Halbleiterschicht eine Diode , ein Transistor oder ein lichtempfindliches Bauelement realisiert werden .
Möglich ist es auch, insbesondere in einer zwischen zwei dielektrischen Schichten eingebetteten Halbleiterschicht ein MEMS-Bauelement zu realisieren . Dazu weist die entsprechende Halbleiterschicht eine entsprechende relativ höhere Dicke von z . B . 100 A - 500 μva auf . Die beiden dielektrischen Schichten ermöglichen es , die für MEMS-Bauelemente erforderliche drei dimensionale Strukturierung so vorzunehmen, dass frei bewegliche Teile entstehen . Diese gelingt , indem die dielektrischen Schichten als Opferschichten verwendet und unterhalb und oberhalb der in der Halbleiterschicht ausgebildeten Strukturen herausgelöst werden können .
In einer eingebetteten Halbleiterschicht realisierte Bauelemente sind in einer bevorzugten Ausführung mittels Gräben kontaktiert , die auf der Oberseite des Halbleitersubstrats her zur entsprechenden leitfähigen Schicht geführt und mit leitfähigem Material gefüllt sin . Diese Gräben können beispielsweise gegen den Rest der Halbleiterschicht oder gegen die andere Halbleiterschicht isoliert sein, beispielsweise mittels Spacern . Möglich ist es j edoch auch, die Gräben durch sperrende Halbleiterübergänge gegen die übrige Halbleiterschicht zu isolieren . In einer vorteilhaften Ausführung ist im Halbleitersubstrat in der obersten nicht eingebetteten Halbleiterschicht ein Halbleiterbauelement ausgebildet , beispielsweise ein CMOS- Bauelement oder ein horizontal angeordnetes bipolares Bauelement .
Im Folgenden wird die Erfindung zusammen mit dem Verfahren zur Herstellung des Halbleitersubstrats anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert . Die Figuren dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt . Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet .
Figur 1 zeigt ein erstes Ausführungsbeispiel der Erfindung .
Figur 2 zeigt ein zweites Ausführungsbeispiel der Erfindung .
Figur 3 zeigt ein erstes Verfahren zur Herstellung des ersten Ausführungsbeispiels .
Figur 4 zeigt ein variiertes Verfahren zur Herstellung einer SOI -Schicht .
Figur 5 zeigt ein drittes Ausführungsbeispiel .
Figur 6 zeigt ein viertes Ausführungsbeispiel .
Figur 7 zeigt ein erfindungsgemäßes Halbleitersubstrat gemäß dem ersten Ausführungsbeispiel mit zwei darin integrierten Bauelementen .
Figur 1 zeigt ein erstes Ausführungsbeispiel der Erfindung in schematischem Querschnitt . Über einem Trägersubstrat TS , beispielsweise ebenfalls ein Halbleiterwafer, ist eine erste dielektrische Schicht DSl , darüber eine erste Halbleiter- schicht HLl , darüber eine zweite dielektrische Schicht DS2 und darüber eine zweite Halbleiterschicht HL2 angeordnet . Die dielektrischen Schichten DS sind vorzugsweise Oxidschichten, die Halbleiterschichten Siliziumschichten. Die Dicke der dielektrischen Schichten liegt beispielsweise im Bereich von ca . 1 μm, die der Halbleiterschichten ist entsprechend der gewünschten Anwendung bzw . der darin zu realisierenden Bauelemente unabhängig voneinander gewählt und liegt zwischen 100 Ä und 500 μm. Es existieren j edoch auch Anwendungen, die Dicken der Halbleiterschicht HL von z . B . 50 , 100 , 200 oder 400 μm oder einen beliebig davon abweichendem Wert erfordern .
Figur 2 zeigt ein zweites Ausführungsbeispiel der Erfindung im schematischen Querschnitt . Das Halbleitersubstrat ist e- benfalls auf einem Trägersubstrat TS aufgebaut , auf dessen oberer Seite eine erste dielektrische Schicht DSl und darüber eine erste Halbleiterschicht HLl angeordnet ist . Auf der Unter- oder Rückseite des Trägersubstrats ist eine zweite dielektrische Schicht DS2 und darüber eine zweite Halbleiterschicht HL2 angeordnet . Für die Materialien und Schichtdicken des zweiten Ausführungsbeispiels gilt das Gleiche wie für des ersten Ausführungsbeispiels . Die Ausführungsform hat den Vorteil , dass beide Halbleiterschichten HL j eweils von der Oberfläche her strukturiert werden können, ohne dass dabei die Strukturen der j eweiligen anderen Halbleiterschicht zu beachten sind .
Figur 3 zeigt ein erstes Ausführungsbeispiel zur Herstellung eines erfindungsgemäßen Halbleitersubstrats gemäß Figur 1. Anhand verschiedener Verfahrensstufen, die j eweils im schematischen Querschnitt durch das Halbleitersubstrat bzw. die Substrate dargestellt ist .
Neben einem Trägersubstrat TS , beispielsweise einem Halbleitersubstrat , das auf seiner Oberfläche eine erste dielektrische Schicht DSl aufweist , wird ein weiteres Halbleitersubstrat HLSl vorgesehen . Diese kann an der zur Verbindung vorgesehenen Oberfläche ebenfalls eine dielektrische Schicht aufweisen, insbesondere eine Oxidschicht . Mittels eines an sich bekannten Waferbondverfahrens wird das Halbleitersubstrat HLSl auf die Oberfläche der dielektrischen Schicht DSl gepresst und bei einer gegebenen Waferbondtemperatur fest mit diesem verbunden .
Figur 3b zeigt das so erhaltene Halbleitersubstrat mit Mehrschichtaufbau, bei dem allerdings der Halbleiter über der dielektrischen Schicht DSl noch in der ursprünglichen Dicke des aufgebondeten Halbleitersubstrats HLS vorliegt . In an sich bekannter Weise wird nun das Halbleitersubstrat HLS gedünnt , beispielsweise durch Schleifen und Polieren .
Figur 3c zeigt das Ergebnis nach diesem Verfahrensschritt , bei dem die Halbleiterschicht HLl auf eine gewünschte Schichtdicke reduziert ist . Diese Anordnung entspricht einem an sich bekannten Substrat mit einer SOI -Schicht .
Auf die Oberfläche der ersten Halbleiterschicht HLl wird nun eine zweite dielektrische Schicht DS2 , insbesondere eine O- xidschicht aufgebracht , beispielsweise durch Oxidation der Oberflächen der ersten Halbleiterschicht HLl bis zu einer bestimmten Tiefe . Möglich ist es auch, eine dielektrische Schicht abzuscheiden. Auf die zweite dielektrische Schicht DS2 wird anschließend ein zweites Halbleitersubstrat HLS 2 in bekannter Weise mittels Waferbondverfahren aufgebondet , wobei der in Figur 3e erhaltene Mehrschichtaufbau erhalten wird . Die für die meisten Anwendungen zu dicke Schichtdicke des zweiten Halbleitersubstrates HLS2 wird anschließend wie die des ersten Halbleitersubstrates HLSl auf eine gewünschte Schichtdicke reduziert , beispielsweise wiederum mittels Abschleifen und Polieren . Figur 3 f zeigt als Ergebnis das erhaltene erfindungsgemäße Halbleitersubstrat mit Mehrschicht- aufbau, umfassend eine erste Halbleiterschicht HLl und eine zweite Halbleiterschicht HL2 , die beide j eweils eine SOI - Schicht darstellen, in denen unabhängig voneinander j eweils Bauelemente realisiert werden können . Figur 4a zeigt eine an sich bekannte Verfahrensvariante zur Herstellung eines Substrats mit SOI-Schicht , bei der die erste Halbleiterschicht nicht durch Waferbonden auf eine dielektrische Schicht erzeugt wird . Vielmehr wird gemäß Figur 4A in die Oberfläche eines Halbleitersubstrats HLS Wasserstoff implantiert , wie dies in der Figur durch die Pfeile angedeutet ist . Dabei wird eine strukturveränderte Schicht VS erhalten, über der j e nach Implantationstiefe bis zu 1 , 5 μm monokristalline Halbleiterschicht verbleiben können . Diese stellt die erste Halbleiterschicht HLl dar . Mit dieser Halbleiterschicht HLl wird dieses Substrat anschließend auf ein mit einer ersten dielektrischen Schicht DSl versehenes Trägersubstrat TS gebondet , wie es in Figur 4c dargestellt ist .
Figur 4d zeigt das Ergebnis , welches ebenfalls eine Zwischenstufe darstellt . Durch Abtrennen des über der strukturveränderten Schicht VS liegenden Bereichs des Halbleitersubstrats HLS wird der Aufbau entlang der strukturveränderten Schicht VS gespalten . Durch chemische und/oder mechanische Nachbehandlung und insbesondere durch Polieren kann die Oberflächenebenheit der Halbleiterschicht HLl verbessert werden, wobei das in Figur 4e erhaltene Halbleitersubstrat mit einer SOI -Schicht , also der Halbleiterschicht HLl erhält . Dieses Substrat entspricht dem in der anderen Verfahrensvariante erzeugten und in Figur 3c dargestelltem Substrat und kann entsprechend der ersten Variante zum erfindungsgemäßen Mehrschichtaufbau weiter verarbeitet werden.
In einer dritten Variante des Verfahrens zur Herstellung eines Substrats mit einer SOI-Schicht wird in die Oberfläche eines Halbleitersubstrats nach einem an sich bekannten Verfahren Sauerstoff implantiert , wobei man eine vergrabene sauerstoffhaltige Schicht im Halbleitersubstrat erhält . Durch eine Temperaturbehandlung kann diese sauerstoffhaltige Schicht in eine Oxidschicht überführt werden, die als dielektrische Schicht die darüber liegende und j e nach Implanta- tionstiefe der Sauerstoffionen typisch ca . 210nm dicke Halbleiterschicht gegen den Rest des Halbleitersubstrats abtrennt . Auch auf diese Weise wird eine SOI-Schicht über einem Isolator bzw . über einer ersten dielektrischen Schicht DSl erhalten, die entsprechend dem in Figur 3c dargestelltem Substrat hin zum erfindungsgemäßen Halbleitersubstrat mit Mehr- schichtaufbau weiter verarbeitet werden kann. Möglich ist es auch, eine zweite Implantation von Sauerstoff in eine geringere Implantationstiefe durchzuführen und so die zweite dielektrische Schicht zu erzeugen.
Figur 5 zeigt ein drittes Ausführungsbeispiel der Erfindung im schematischen Querschnitt , bei dem der in Figur 1 dargestellte Aufbau um eine weitere Halbleiterschicht HL3 erweitert ist , die über einer dritten dielektrischen Schicht DS3 , aufgebracht über der zweiten Halbleiterschicht HL2 , angeordnet ist . Dieses erfindungsgemäße Halbleitersubstrat 'weist nun drei in ihrer Schichtdicke unabhängig voneinander zu messende monokristalline Halbleiterschichten HL auf , in denen unterschiedliche oder gleiche Bauelemente realisiert werden können .
Figur 6 zeigt ein viertes Ausführungsbeispiel der Erfindung , bei dem eine dritte Halbleiterschicht HL3 auf der Unterseite des Trägersubstrats über einer dritten dielektrischen Schicht DS3 aufgebracht ist . Die dritte dielektrische Schicht DS3 und die dritte Halbleiterschicht HL3 können dabei entweder auf der Unterseite des in Figur 1 dargestellten ersten Ausführungsbeispiels oder auf der Oberseite des in Figur 2 dargestellten zweiten Ausführungsbeispiels aufgebracht werden .
Figur 7 zeigt ein Halbleitersubstrat gemäß dem ersten Ausführungsbeispiel , bei dem in der ersten Halbleiterschicht HLl ein MEMS-Bauelement MBE und in der zweiten Halbleiterschicht HL2 ein Halbleiterbauelement HBE , insbesondere eine Halbleiterschaltung z . B . in CMOS Technik realisiert ist . Die elektrische Kontaktierung des MEMS-Bauelement MBE erfolgt über ei- nen Graben G, der mit einem elektrisch leitfähigen Material gefüllt ist , beispielsweise dotiertem Polysilizium. Auf der Oberfläche ist ein erster Kontakt Kl , beispielsweise eine Standardmetallisierung aus Aluminium aufgebracht , die zum Au- ßenanschluss des MEMS-Bauelements MBE oder zur Verschaltung des MEMS-Bauelements mit dem Halbleiterbauelement HBE dienen kann . Dadurch wird ein integriertes Bauelement erhalten . Das Halbleiterbauelement HBE ist über einen zweiten Kontakt K2 und einen dritten Kontakt K3 , beispielsweise entsprechende Standardmetallisierungen, kontaktiert . Die dargestellte Anordnung mit den zwei unterschiedlichen Bauelementen kann wie ein einzelnes Bauelement gehandhabt werden und beispielsweise über ihre Kontakte K mit einer Schaltungsumgebung verbunden werden. Dies ist beispielsweise durch Montage in Flip-Chip- Technik möglich, bei der die Kontakte K direkt auf entsprechende Lötkontakte auf einer Leiterplatte oder einem Trägersubstrat aufgelötet werden . Das MEMS-Bauelements MBE kann auch von der Unterseite her durch das Trägersubstrat TS und die dielektrische Schicht DSl hindurch strukturiert sein.
Im Halbleitersubstrat können auch mehrere MEMS Bauelemente nebeneinander und/oder in unterschiedlichen Halbleiterschichten HLl , HL2 realisiert und miteinander verschaltet sein.
Die Bauelemente können im Waferstadium im erfindungsgemäßen Halbleitersubstrat mit Mehrschichtaufbau erzeugt werden und auch im Waferstadium kontaktiert werden . Möglich ist es j edoch auch einzelne Bauelemente auf der Stufe von Figur 7 durch entsprechendes Auftrennen der Substratwafer zu vereinzeln und einzeln eine entsprechende Leiterplatte damit zu bestücken . Möglich ist es j edoch auch in einem erfindungsgemäßen Halbleitersubstrat mit Mehrschichtaufbau und mehreren Halbleiterschichten ein Array gleichartiger oder verschiedener Bauelemente zu realisieren, die zusammen ein einheitli ches Bauelement darstellen . Die Erfindung ist nicht auf die in den Figuren dargestellten Beispiele beschränkt und lässt sich daher noch in vielfältiger Weise variieren . Für die Halbleiterschichten sind beispielsweise andere Materialien als Silizium einsetzbar . Die Trägersubstrate können aus anderen festen Materialien bestehen und sind nicht zwingend aus Halbleitermaterial gefertigt . Die genannten Schichtdicken von dielektrischen Schichten sind nur beispielhaft und können je nach gewünschter Anordnung e- benfalls variiert werden . Die Substrate können beliebig groß sein, üblicherweise werden j edoch gängige Halbleiterwafer mit gängigen Wafergrößen eingesetzt , für die entsprechende Be- und Verarbeitungsmaschinen verfügbar sind . Es können Halbleitersubstrate mit 2 und noch mehr voneinander durch dielektrische Schichten getrennte Halbleiterschichten erzeugt werden.
Die im erfindungsgemäßen Verfahrens eingesetzten Standardverfahren sind nicht näher beschrieben, da die Erfindung nicht auf diese beschränkt ist und entsprechende Verfahren hinreichend bekannt sind .
Bezugszeichenliste
TS Trägersubstrat
HLS Halbleitersubstrat
MS Mehrschichtaufbau
DSl Erste dielektrische Schicht
HLl Erste monokristalline Halbleiterschicht
DS2 zweite dielektrische Schicht
HBE Halbleiterbauelement
MBE MEMS Bauelement
G Graben
Kl Erster Kontakt
EBE elektronisches Bauelement
VS strukturveränderte Schicht

Claims

Patentansprüche
1. Halbleitersubstrat , umfassend einen Mehrschichtaufbau mit einem Trägersubstrat ,
- mit einer ersten dielektrischen Schicht ,
- mit einer ersten monokristallinen Halbleiterschicht , mit einer zweiten dielektrischen Schicht und mit einer zweiten monokristallinen Halbleiterschicht auf der Oberfläche der zweiten dielektrischen Schicht , bei dem die Schichtdicken von der ersten und der zweiten Halbleiterschicht im Bereich von 1 - 5O0μm ( ??? ) liegen .
2. Halbleitersubstrat nach Anspruch 1 , bei dem die zweite dielektrische Schicht auf der Rückseite des Trägersubstrats und darüber die zweite monokristalline Halbleiterschicht angeordnet ist .
3. Halbleitersubstrat nach Anspruch 1 , bei dem die zweite dielektrische Schicht auf der Oberseite der ersten monokristallinen Halbleiterschicht angeordnet ist , die dadurch zwischen dielektrischen Schichten eingebettet ist .
4. Halbleitersubstrat nach einem der Ansprüche 1 bis 3 , bei dem über der zweiten Halbleiterschicht eine dritte dielektrische Schicht und darüber eine dritte Halbleiterschicht angeordnet sind, so dass die zweite Halbleiterschicht eine eingebettete Halbleiterschicht ist .
5. Halbleitersubstrat nach einem der Ansprüche 1 bis 4 , bei dem die dielektrischen Schichten Oxidschichten sind.
6. Halbleitersubstrat nach einem der Ansprüche 1 bis 5 , bei dem in einer der eingebetteten Halbleiterschichten ein vertikaler Halbleiterübergang vorgesehen ist .
7. Halbleitersubstrat nach einem der Ansprüche 1 bis 6 , bei dem zumindest eine der Halbleiterschichten eine Siliziumschicht ist .
8. Halbleitersubstrat nach einem der Ansprüche 6 oder 7 , bei dem in einer der eingebetteten Halbleiterschichten ein vertikaler pn-Übergang ausgebildet ist .
9. Halbleitersubstrat nach einem der Ansprüche 6 bis 8 , bei dem in der eingebetteten Halbleiterschichten mit dem vertikalen Halbleiterübergang eine Halbleiterbauelement realisiert ist .
10. Halbleitersubstrat nach einem der Ansprüche 1 bis 9 , bei dem in der eingebetteten Halbleiterschichten ein MEMS Bauelement realisiert ist .
11. Halbleitersubstrat nach Anspruch 9 , bei dem das Halbleiterbauelement oder das MEMS Bauelement mittels von der Oberseite des Halbleitersubstrats her geführten Gräben kontaktiert ist , die mit leitfähigem Material gefüllt sind .
12. Halbleitersubstrat nach einem der Ansprüche 9 bis 11 , bei dem in der obersten nicht eingebetteten Halbleiterschicht zusätzlich ein elektronisches Bauelement oder ein elektronischer Schaltkreis ausgebildet ist .
13. Verfahren zur Herstellung eines Halbleitersubstrats mit Mehrschichtaufbau, a) bei dem ein Trägersubstrat vorgesehen wird, b) bei dem ein erster Halbleiterwafer vorgesehen wird, c) bei dem auf der Oberfläche zumindest eines aus Halbleiterwafer und Trägersubstrat eine Oxidschicht erzeugt wird d) bei dem der Halbleiterwafer und das Trägersubstrat durch ein Waferbondverfahren verbunden werden über die zumindest eine Oxidschicht , die dabei eingebettet wird, e) bei dem der erste Halbleiterwafer bis zu einer gewünschten Dicke kleiner gleich 500 μm gedünnt wird, f) bei dem die Schritte b) bis e) wiederholt werden, wobei eine zweite eingebettete Oxidschicht erzeugt wird.
14. Verfahren nach Anspruch 13 , bei dem in einen der beiden Wafer von der Oberfläche her Wasserstoff bis zu einer vorgegebenen Tiefe implantiert wird, wobei eine strukturveränderte Schicht erzeugt wird, - bei dem in Schritt e) ein Waferspaltprozess entlang der strukturveränderten Schicht vorgenommen wird.
15. Verfahren nach Anspruch 13 oder 14 , bei dem in Schritt e) ein Abschleifen und Dünnen von der Rückseite her erfolgt .
16. Verfahren nach einem der Ansprüche 13 bis 15 , bei dem in Schritt f) ein zweiter Halbleiterwafer mit der Unterseite des Trägersubstrats verbunden wird.
17. Verfahren nach einem der Ansprüche 13 bis 16 , bei dem in Schritt d) eine Siliziumoberfläche mit einem Wafer mit einer Oberfläche aus Siliziumoxid verbunden wird.
18. Verfahren nach einem der Ansprüche 13 bis 16 , bei dem in Schritt d) zwei Silizium aufweisende Oberflächen miteinander verbunden werden.
19. Verfahren nach einem der Ansprüche 13 bis 18 , bei dem in der obersten Schicht des ersten Halbleiterwafers eine erste Dotierung vorgesehen wird.
20. Verfahren nach Anspruch 19 , bei dem auf der genannten obersten Schicht mittels Epitaxie zumindest eine Schicht anderer Dotierung erzeugt wird .
21. Verfahren nach Anspruch 20 , bei dem über der Schicht anderer Dotierung eine weitere Schicht mit einer weiteren Dotierung erzeugt wird .
22. Verfahren nach Anspruch 21 , bei dem die weitere Schicht durch epitaktisches Aufwachsen erzeugt wird.
23. Verfahren nach Anspruch 21 , bei dem die weitere Schicht durch Waferbonden mit einem in der Oberfläche mit der weiteren Dotierung versehenen Halblei- terwafer erzeugt wird .
24. Verfahren nach einem der Ansprüche 13 bis 23 , bei dem in einem Schritt g) der Schritt f) wiederholt wird, wobei eine dritte eingebettete Oxidschicht erzeugt wird .
PCT/EP2005/011993 2004-12-15 2005-11-09 Halbleitersubstrat mit mehrschichtaufbau und verfahren zur herstellung WO2006066659A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200410060364 DE102004060364A1 (de) 2004-12-15 2004-12-15 Halbleitersubstrat mit Mehrschichtaufbau und Verfahren zur Herstellung
DE102004060364.2 2004-12-15

Publications (1)

Publication Number Publication Date
WO2006066659A1 true WO2006066659A1 (de) 2006-06-29

Family

ID=35825370

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/011993 WO2006066659A1 (de) 2004-12-15 2005-11-09 Halbleitersubstrat mit mehrschichtaufbau und verfahren zur herstellung

Country Status (2)

Country Link
DE (1) DE102004060364A1 (de)
WO (1) WO2006066659A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding

Also Published As

Publication number Publication date
DE102004060364A1 (de) 2006-06-29

Similar Documents

Publication Publication Date Title
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE10200399B4 (de) Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
EP0698289B1 (de) Kontaktstrukturierung für vertikale chipverbindungen
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
EP1891673B1 (de) Photodiode mit integrierter halbleiterschaltung und verfahren zur herstellung
DE102014107000B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
EP1258920B1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE102008063979A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE60035994T2 (de) Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
DE102011001529A1 (de) Plasmazerteilung und dadurch gebildete Halbleiterbauelemente
DE102020104161A1 (de) Bipolartransistor mit gate über anschlüssen
DE102023107739A1 (de) Grabenisolationsverbinder für gestapelte strukturen
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE19924935C1 (de) Verfahren zur Herstellung von dreidimensionalen Schaltungen
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen
WO2006066659A1 (de) Halbleitersubstrat mit mehrschichtaufbau und verfahren zur herstellung
DE10219361B4 (de) Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
WO2006066658A2 (de) Halbleitersubstrat mit pn-übergang und verfahren zur herstellung
DE112005000487B4 (de) Verfahren zur Herstellung eines Kondensators und ein monolithisch integrierter Schaltkreis, der einen solchen Kondensator umfasst
WO2004068574A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE102016221746A1 (de) Chip und Leistungstransistor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05810727

Country of ref document: EP

Kind code of ref document: A1