JP2012146695A - 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012146695A JP2012146695A JP2011001363A JP2011001363A JP2012146695A JP 2012146695 A JP2012146695 A JP 2012146695A JP 2011001363 A JP2011001363 A JP 2011001363A JP 2011001363 A JP2011001363 A JP 2011001363A JP 2012146695 A JP2012146695 A JP 2012146695A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- single crystal
- sic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 212
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 255
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 237
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 51
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000470 constituent Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- -1 hydrogen ions Chemical class 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 107
- 239000010410 layer Substances 0.000 description 98
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000003746 surface roughness Effects 0.000 description 11
- 230000035882 stress Effects 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910002804 graphite Inorganic materials 0.000 description 7
- 239000010439 graphite Substances 0.000 description 7
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 229910003465 moissanite Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000001294 propane Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- QIJNJJZPYXGIQM-UHFFFAOYSA-N 1lambda4,2lambda4-dimolybdacyclopropa-1,2,3-triene Chemical compound [Mo]=C=[Mo] QIJNJJZPYXGIQM-UHFFFAOYSA-N 0.000 description 1
- 229910039444 MoC Inorganic materials 0.000 description 1
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Abstract
【課題】高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であり、信頼性を向上させることができるＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】支持基板１として、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層３を形成する工程および半導体素子の構成要素４〜１０、１４〜１７を形成する工程における温度以上の耐熱性を有するものを用い、接合工程では、半導体素子の動作温度以下の温度で直接接合する。このような製造方法では、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で接合しているため、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
【選択図】図２
【解決手段】支持基板１として、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層３を形成する工程および半導体素子の構成要素４〜１０、１４〜１７を形成する工程における温度以上の耐熱性を有するものを用い、接合工程では、半導体素子の動作温度以下の温度で直接接合する。このような製造方法では、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で接合しているため、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
【選択図】図２
Description
本発明は、単結晶の炭化珪素（以下、ＳｉＣという）を含むＳｉＣ半導体基板、ＳｉＣ半導体装置、ＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法に関するものである。
近年、単結晶ＳｉＣ基板を半導体材料として用いたＳｉＣ半導体装置は、パワーデバイスとして期待されている。従来のシリコン（以下では、単にＳｉという）基板を用いた通常のパワーデバイスでは、もはやＳｉ単結晶の物性値に依存する特性限界に近づいており、ＳｉＣはＳｉに比べて絶縁破壊強度が一桁高く、バンドギャップが２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍のように物性値の優位性からＳｉをはるかに凌ぐ特性限界が期待できるためである。
このため、最近では、単結晶ＳｉＣ基板を用いたＳｉＣ半導体装置が知られており、例えば、厚い単結晶ＳｉＣ基板上にＳｉＣをエピタキシャル成長させて活性層を形成し、当該活性層にソース領域等を形成してＭＯＳトランジスタ等の半導体素子を形成したものが知られている。
しかしながら、単結晶ＳｉＣ基板を用いたＳｉＣ半導体装置の問題点は、単結晶Ｓｉ基板を用いた半導体装置に比べて高価なことである。具体的には、エピタキシャル成長させるためのシードとなる厚い単結晶ＳｉＣ基板の材料コストの占める比率が高いことが問題となる。したがって、高品質の単結晶ＳｉＣ基板を有効に活用することが必要となる。
このため、例えば、非特許文献１には、厚い単結晶ＳｉＣ基板から薄い単結晶ＳｉＣ層を剥離し、単結晶ＳｉＣと異なる材料の支持基板上に薄い単結晶ＳｉＣ層を貼り合せて基板を製造する方法が開示されている。この方法は、ＳｉにおいてＳＯＩ（Silicon On Insulator）基板の作製技術として知られるスマートカット（Smart Cut：登録商標）法を用い、厚い単結晶ＳｉＣ基板から薄い単結晶ＳｉＣ層を剥離して、別に用意した多結晶ＳｉＣ基板上にＷＳｉ２層を介して貼り付ける方法である。
具体的には、まず、厚い単結晶ＳｉＣ基板の主表面から水素イオンを注入し、水素イオンの加速電圧に対応した深さ（例えば加速電圧が２００ｋＶであれば、約１．３μｍ程度）に高密度の水素イオン注入層を形成する。そして、この水素イオンが注入されたＳｉＣ基板上にタングステン（以下では、単にＷという）膜を物理的気相成長法または化学的気相成長法によって成膜する。また、別に用意した多結晶ＳｉＣ基板上にＳｉ膜を同様に物理的気相成長法あるいは化学的気相成長法によって成膜する。そして、Ｓｉ膜とＷ膜とが対向するように単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを配置する。その後、加圧しながら約１０００℃で熱処理することにより、Ｓｉ膜とＷ膜とを熱によって反応させて化合物であるＷＳｉ２を形成すると同時に単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを接合する。続いて、加圧を解除した状態で再び熱処理を行うことにより、単結晶ＳｉＣ基板中の水素イオン注入層において単結晶ＳｉＣ基板を剥離し、多結晶ＳｉＣ基板にＷＳｉ２層を介して単結晶ＳｉＣ基板の一部によって構成される単結晶ＳｉＣ層が接合された基板が製造される。
また、例えば、特許文献１には、次の製造方法が開示されている。すなわち、この製造方法では、まず単結晶ＳｉＣ基板を用意し、単結晶ＳｉＣ基板の主表面から酸素イオンを注入する。次に、酸素を微量に含む不活性ガス雰囲気で１３００℃〜１３９０℃の温度で４時間の熱処理を行い、埋め込み酸化膜を形成する。その後、単結晶ＳｉＣ基板の主表面に、メタンあるいはプロパンを原料として化学的気相成長法により１０００℃、１３．３ｋＰａで２０時間加熱してグラファイトを２００μｍ堆積する。次にモノシラン、プロパンを原料として、化学的気相成長法によりグラファイト上に１４００℃で１μｍ以下の多結晶あるいは非晶質ＳｉＣ膜をグラファイトが覆われるように堆積する。続いて、１％以下のモノシランを含むアルゴン雰囲気で１７００℃に加熱して埋め込み酸化膜を蒸発除去して、グラファイト層上に単結晶ＳｉＣ基板の一部によって構成される単結晶ＳｉＣ層が接合された基板が製造される。
したがって、非特許文献１および特許文献１の製造方法により製造された基板のうち、単結晶ＳｉＣ層上にＳｉＣをエピタキシャル成長させて活性層を形成し、当該活性層にソース領域等を形成してＭＯＳトランジスタ等の半導体素子を形成することにより、ＳｉＣ半導体装置が製造される。すなわち、これら特許文献１および２の製造方法では、以上説明したようにして、高価で高品質な単結晶ＳｉＣ基板の使用量を減らすことで低コスト化を図っている。
「Epitaxial Growth on Metal Bonded SiC Substrates:Transmission Electron Microscopy and Photoluminesence」, Materials Science Forum Vols. ５５６−５５７、２００７年、ｐ．２５５-２５８
しかしながら、上記非特許文献１の製造方法では、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との接合を約１０００℃の高温で行っている。このため、１０００℃の状態では応力フリーとなるが、実際にＳｉＣ半導体装置が使用される室温から２００℃の温度環境下、つまり半導体素子の動作温度では、ＳｉＣとＷＳｉ２との熱膨張係数の差によって半導体素子に常に応力が印加された状態となり、信頼性が低下してしまうという問題がある。
また、特許文献１の製造方法では、化学的気相成長法によってメタンもしくはプロパンを１０００℃で熱分解してグラファイトを堆積している。このため、上記非特許文献１の製造方法と同様に、実際にＳｉＣ半導体装置が使用される室温から２００℃の温度環境下では、ＳｉＣとグラファイトとの熱膨張係数の差によって半導体素子に常に応力が印加された状態となり、ＳｉＣ半導体装置の信頼性が低下してしまうという問題がある。
さらに、化学的気相成長法により約２００μｍのグラファイト層を形成するためには約２０時間もの時間が必要となる。これは、プロセスコストの増大を引き起こし、本来の目的である低コスト化を妨げることになる。
本発明は、高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であり、信頼性を向上させることができるＳｉＣ半導体基板、ＳｉＣ半導体装置、ＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、単結晶ＳｉＣ基板（１１）を用意し、単結晶ＳｉＣ基板（１１）の主表面から水素イオンを注入して水素イオン注入層（１３）を形成する水素イオン注入層形成工程と、単結晶ＳｉＣ基板（１１）の主表面に支持基板（１）を接合する接合工程と、熱処理することにより、水素イオン注入層（１３）で単結晶ＳｉＣ基板（１１）を剥離し、単結晶ＳｉＣ基板（１１）の一部によって構成される単結晶ＳｉＣ層（２）を支持基板（１）上に備えた構造とする剥離工程と、単結晶ＳｉＣ層（２）上に、ＳｉＣをエピタキシャル成長させて活性層（３）を形成する工程と、半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程と、を含み、支持基板（１）として、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層（３）を形成する工程および半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程における温度以上の耐熱性を有するものを用い、接合工程では、半導体素子の動作温度以下の温度で直接接合することを特徴としている。
このような製造方法では、単結晶ＳｉＣ基板（１１）を剥離することにより単結晶ＳｉＣ層（２）を構成しているため、高品質な単結晶ＳｉＣ基板（１１）の使用量を減らすことができる。また、支持基板（１）と単結晶ＳｉＣ基板（１１）とを半導体素子の動作温度以下の温度で直接接合しているため、半導体素子の動作時において支持基板（１）と単結晶ＳｉＣ基板（１１）との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
例えば、請求項２に記載の発明のように、剥離工程を真空中あるいは不活性ガス雰囲気中で行うことができる。このような製造方法では、単結晶ＳｉＣ基板（１１）を水素イオン注入層（１３）で剥離したときに、単結晶ＳｉＣ層（２）の表面、つまり単結晶ＳｉＣ層（２）のうちの支持基板（１）と接合された一面と反対側の一面に酸化膜が形成されることを抑制することができる。
そして、請求項３に記載の発明のように、接合工程は２００℃以下の温度で行い、剥離工程は７５０℃以上の温度で行うことができる。この製造方法では、接合工程の際の接合温度が剥離工程の際の剥離温度に比べて十分に低いので、接合工程の際に水素イオン注入層（１３）で剥離が生じることを抑制することができる。
また、請求項４に記載の発明のように、支持基板（１）として、多結晶または非晶質ＳｉＣ、炭素、金属炭化物、金属窒化物、金属硼化物、導電性セラミックス、高融点金属の少なくともいずれか一つを主成分とする材料を用いて構成されたものを用いることができる。特に、多結晶または非晶質ＳｉＣを用いて支持基板（１）を構成した場合には、単結晶ＳｉＣと熱膨張係数が近いため、活性層（３）を形成する工程および半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程の際に、支持基板（１）と単結晶ＳｉＣ層（２）との接合界面に応力が発生することを抑制することができる。
さらに、請求項５に記載の発明のように、支持基板（１）としてＳｉＣからなる粉末を焼結することにより構成された多結晶ＳｉＣを用いることができる。この製造方法では、焼結により支持基板（１）を形成しており、物理的気相成長法または化学的気相成長法により支持基板（１）を形成する場合と比較して、プロセスコストを低減することができる。
そして、請求項６に記載の発明のように、半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程では縦型電流駆動用の構成要素（６〜１０、１４〜１７）を形成し、支持基板（１）として単結晶ＳｉＣよりも比抵抗の低いものを用いることができる。
このような製造方法では、支持基板（１）として単結晶ＳｉＣより比抵抗の低いものを用いているため、支持基板（１）を単結晶ＳｉＣで構成した場合と比較して、オン抵抗を低くすることができ、低消費電力動作が可能なＳｉＣ半導体装置を製造することができる。
また、請求項７に記載の発明は、本発明をＳｉＣ半導体基板の製造方法についての発明として把握したものであり、請求項１ないし６のいずれか１つに記載のＳｉＣ半導体装置の製造方法に使用されるＳｉＣ半導体基板の製造方法であって、水素イオン注入層形成工程と、接合工程と、剥離工程と、活性層（３）を形成する工程と、を行うことを特徴としている。
そして、請求項８に記載の発明では、支持基板（１）と、支持基板（１）の表面に接合されることにより支持基板（１）と一体化された単結晶ＳｉＣ層（２）と、単結晶ＳｉＣ層（２）を挟んで支持基板（１）と反対側にＳｉＣがエピタキシャル成長されて形成された活性層（３）と、熱処理を含む工程を行うことにより形成された半導体素子の構成要素（４〜１０、１４〜１７）と、を有し、支持基板（１）は、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層（３）が形成されるときの温度および半導体素子の構成要素（４〜１０、１４〜１７）が形成されるときの温度以上の耐熱性を有しており、支持基板（１）と単結晶ＳｉＣ層（２）とは半導体素子の動作温度以下の温度で直接接合されていることを特徴としている。
このようなＳｉＣ半導体装置は、請求項１ないし６のいずれか１つに記載の製造方法により製造されるものであり、上記のように、高品質な単結晶ＳｉＣ基板（１１）の使用量を減らすことができる。また、支持基板（１）と単結晶ＳｉＣ層（２）との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
例えば、請求項９に記載の発明のように、半導体素子の構成要素（４〜１０、１４〜１７）を縦型電流駆動用の構成要素（６〜１０、１４〜１７）とし、支持基板（１）を単結晶ＳｉＣよりも比抵抗の低い材料で構成すると共に電流経路とすることができる。
また、請求項１０に記載の発明は、本発明をＳｉＣ半導体基板として把握したものであり、請求項８または９に記載のＳｉＣ半導体装置に使用されるＳｉＣ半導体基板であって、支持基板（１）と、単結晶ＳｉＣ層（２）と、活性層（３）とを含むことを特徴としている。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図である。
本発明の第１実施形態について説明する。図１は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図である。
図１に示されるように、本実施形態のＳｉＣ半導体装置は、支持基板１の主表面に単結晶ＳｉＣ基板から剥離したＳｉＣ層２が備えられ、ＳｉＣ層２の表面にＳｉＣからなるｎ−型ドリフト層３がエピタキシャル成長させられたＳｉＣ半導体基板を用いて構成されている。なお、本実施形態では、ＳｉＣ層２が本発明の単結晶ＳｉＣ層に相当しており、ｎ−型ドリフト層３が本発明の活性層に相当している。
ｎ−型ドリフト層３の表層部における所定領域には、所定深さを有するｐ＋型ソース領域４とｐ＋型ドレイン領域５とが離間して形成されている。さらに、ｐ＋型ソース領域４とｐ＋型ドレイン領域５との間におけるｎ−型ドリフト層３の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６を介してゲート電極７が形成されている。また、ゲート電極７は層間絶縁膜８によって覆われており、層間絶縁膜８に形成されたコンタクトホールを通じてｐ＋型ソース領域４と電気的に接続されるソース電極９およびｐ＋型ドレイン領域５と電気的に接続されるドレイン電極１０が形成されている。
すなわち、本実施形態のＳｉＣ半導体装置は、ｐ＋型ソース領域４やｐ＋型ドレイン領域５等の上記構成要素を含んで構成される半導体素子としてのＭＯＳトランジスタが構成されたものである。なお、本実施形態では、半導体素子としてＭＯＳトランジスタを例に挙げて説明するが、例えば、ダイオードやキャパシタ等が形成されたものであってもよい。
支持基板１は、ｎ−型ドリフト層３が形成されるとき（エピタキシャル成長させられるとき）の温度および半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料を用いて構成されている。言い換えると、これらの温度以上の温度に融点を有する材料を用いて構成されている。具体的には、多結晶または非晶質ＳｉＣ、炭素、金属炭化物、金属窒化物、金属硼化物、導電性セラミックス、高融点金属等の少なくともいずれか一つを主成分とする材料を用いて構成されている。
そして、これらの材料の中でもより好ましくは、単結晶ＳｉＣと熱膨張係数が近いものを用いるのがよい。ｎ−型ドリフト層３を形成するときや半導体素子の構成要素を形成するときに発生する熱応力により、支持基板１とＳｉＣ層２との接合界面が剥離したり、支持基板１およびＳｉＣ層２の反りや割れを抑制するためである。具体的な材料としては、多結晶ＳｉＣ、非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン等が挙げられる。
特に、支持基板１として、多結晶または非晶質ＳｉＣを用いる場合には、熱膨張係数が単結晶ＳｉＣに近いために、ｎ−型ドリフト層３を形成するときや半導体素子の構成要素を形成するときに支持基板１とＳｉＣ層２との間に発生する応力を極めて小さくすることができる。また、支持基板１として多結晶または非晶質ＳｉＣを用いる場合には、単結晶ＳｉＣ基板を用いる場合と比較して、欠陥等の発生を考慮せずに高速で成長させたものを利用することができるため、製造コストを抑制することができる。
なお、炭素、金属タングステンおよびその炭化物、金属モリブデンおよびその炭化物等については溶融・固化、焼結などの手段によって支持基板を形成できるのでそのプロセスコストを抑えられる。すなわち、支持基板１としては、上記材料を主成分として構成されるものであればよく、その製造方法は特に限定されず、例えば、材料の溶融・固化、焼結等により製造されたものを用いることができる。また、本実施形態のＳｉＣ半導体装置は、ｎ−型ドリフト層３の表層部を平面（横）方向に電流が流れるため、支持基板１としては、単結晶ＳｉＣより比抵抗の高いセラミック等を用いることもできる。
次に、このようなＳｉＣ半導体装置の製造工程について説明する。図２は、本実施形態におけるＳｉＣ半導体装置の製造工程を示す図である。
まず、図２（ａ）に示されるように、欠陥が極めて少なく、板厚が約４００μｍ〜６００μｍの単結晶ＳｉＣ基板１１を用意し、主表面を表面粗度Ｒａが約０．３ｎｍ程度になるように研削・研磨する。その後、図２（ｂ）に示されるように、単結晶ＳｉＣ基板１１を熱酸化し、主表面に約３０ｎｍ程度の酸化膜１２を形成する。この酸化膜１２は、後述のイオン注入時のチャネリングを防止するものであり、また、単結晶ＳｉＣ基板１１の主表面にコンタミネーションが付着することを抑制するものである。
続いて、図２（ｃ）に示されるように、単結晶ＳｉＣ基板１１の主表面から水素イオンを約２００ｋｅＶの加速エネルギー、２×１０１７／ｃｍ３のドーズ量で酸化膜１２を介してイオン注入し、主表面から約１．３μｍの深さに水素イオン注入層１３を形成する。その後、図２（ｄ）に示されるように、単結晶ＳｉＣ基板１１の主表面に形成した酸化膜１２をウェットエッチング等により除去する。
また、図２（ａ）〜図２（ｄ）とは別工程にて、図２（ｅ）に示されるように、板厚が約４００μｍ〜６００μｍであり、単結晶ＳｉＣと異なる材料で構成された支持基板１を用意する。具体的には、後述の図２（ｈ）の工程におけるｎ−型ドリフト層３を形成するときの温度、および後述の図２（ｉ）の工程におけるｐ＋型ソース領域４やｐ＋型ドレイン領域５等の半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料を主成分として構成されたものを用意する。より好ましくは、上記のように単結晶ＳｉＣと熱膨張係数が近い材料を主成分として構成されたものを用意する。例えば、支持基板１として、上記のように、多結晶ＳｉＣ、非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン等で構成された支持基板１を用意する。そして、支持基板１のうち一方の面を表面粗度Ｒａが約５ｎｍ以下となるように研削を行ったり、メカノケミカル研磨を行ったりする平坦化工程を行う。
なお、支持基板１として多結晶材料にて構成されるものを用いた場合には、主表面に対して化学的なエッチングを行うと、粒界の方が結晶部よりもエッチングレートが速くなる。すなわち、支持基板１として多結晶材料にて構成されるものを用いた場合には、研削の後にメカノケミカル研磨を行うと研削後より表面粗度Ｒａが大きくなってしまう。したがって、支持基板１として多結晶材料で構成されるものを用いる場合には、メカノケミカル研磨工程を行わずに、表面粗度Ｒａが約５ｎｍ以下となるまで研削工程を行う。
続いて、図２（ｆ）に示されるように、支持基板１のうちの平坦化工程を行った側の一面と、単結晶ＳｉＣ基板１１の主表面（水素イオン注入層１３を形成する水素イオンの注入を行った面）とを、半導体素子の動作温度以下の温度で直接接合する。なお、本明細書において、半導体素子の動作温度以下とは、ＳｉＣ半導体装置が使用される温度以下のことであり、２００℃以下のことである。
基板同士を直接接合する方法としては、次の接合方法が提案されている（例えば、文献１：「MEMS/NEMSの最前線」、表面化学第２６巻、２００５年、第２号、ｐ.８２−８７や、文献２：「Room-temperature bonding of Lithium niobate and silicon wafers by argon-beam surface activation」、Appl.Phys,Lett.７４、２３８７、１９９９年等参照）。具体的には、まず、二つの基板を用意する。基板は、一般的に、大気中では表面が自然酸化膜や吸着分子により覆われており、基板表面と基板内部とは組成も化学結合も異なる状態にある。このため、真空中で各基板に対して不活性ガスのイオンビーム等を照射することにより、各基板の表面層をそれぞれ除去する。これにより表面に露出した原子は化学結合を形成する結合手の一部が結合相手を失った状態となり、他の原子に対する強い結合力を持った状態となる。したがって、表面層が除去された２つの基板を真空中で貼り合せ、強い結合力をもつ結合手同士に化学結合を形成させて２つの基板同士を常温で接合する。すなわち、二つの基板を１０００℃程度の高温に加熱しないで接合する。
以上より、本実施形態では、まず、支持基板１および水素イオン注入層１３が形成された単結晶ＳｉＣ基板１１を真空チャンバ内に搬送する。そして、真空チャンバ内の圧力を２×１０−６Ｐａ以下になるまで真空引きする。続いて、支持基板１のうちの平坦化工程を行った側の一面、および単結晶ＳｉＣ基板１１の主表面（水素イオン注入層１３を形成する水素イオンの注入を行った側の一面）にアルゴンイオンを照射し、それぞれの面を約４ｎｍエッチングして不純物の除去および活性化を行う。次に、真空中でアルゴンイオンを照射した面同士を対向させ、半導体素子の動作温度以下、つまり、２００℃以下で貼り合せて直接接合する。なお、直接接合するときには、支持基板１および単結晶ＳｉＣ基板１１が破壊されない範囲内で加圧力を印加すれば、より良好な接合状態を形成できる。
図３は、支持基板１と単結晶ＳｉＣ基板１１との直接接合について、支持基板１の表面粗度Ｒａに着目して評価した結果を示す図である。なお、図３は、図２（ｆ）と同様に、支持基板１および単結晶ＳｉＣ基板１１の各接合面にアルゴンイオンを照射し、２００℃以下の温度で貼り合わせを行ったときの結果である。
図３に示されるように、支持基板１として化学的気相成長（ＣＶＤ）法および焼結により構成した多結晶ＳｉＣ基板を用意し、表面粗度を変化させて単結晶ＳｉＣ基板１１との直接接合を行ったところ、接合可否は表面粗度に起因していることが確認される。具体的には、化学的気相成長法により形成した多結晶ＳｉＣ基板の表面粗度Ｒａを５．９ｎｍにした場合には直接接合を行うことができなかったが、焼結により形成した多結晶ＳｉＣ基板の表面粗度Ｒａを１．２ｎｍにした場合には直接接合を行うことができている。
すなわち、図３および上記文献１および文献２等によれば、基板の接合面に対して十分なクリーニングと活性化が行われていれば、支持基板１の形成方法には制約はなく、表面粗度Ｒａが所定の値以下であればよいことが確認される。そして、接合面の表面粗度を約５ｎｍ以下とすることにより支持基板１と単結晶ＳｉＣ基板１１とを２００℃以下の温度で直接接合することができる。つまり、支持基板１は、プロセスコストの高い化学的気相成長法により形成しなくても、例えば、焼結により形成することができる。
その後、図２（ｇ）に示されるように、一体化した支持基板１と単結晶ＳｉＣ基板１１とを真空チャンバから取り出し、真空中またはアルゴン等の不活性ガス雰囲気中にて９００℃の温度で数十分間加熱することにより、単結晶ＳｉＣ基板１１を水素イオン注入層１３で剥離する。これにより、ＳｉＣ層２が接合された支持基板１が得られる。また、真空中または不活性ガス雰囲気中にて剥離工程を行うことにより、ＳｉＣ層２の表面に酸化膜が形成されることを抑制することができる。
なお、本発明者らは、アルゴンガス雰囲気中にて７５０℃の温度で数十分間加熱することにより、単結晶ＳｉＣ基板１１が水素イオン注入層１３で剥離することを確認しているが、確実に単結晶ＳｉＣ基板１１を剥離するために９００℃で数十分間加熱することが好ましい。また、水素イオン注入層１３で剥離された残りの単結晶ＳｉＣ基板１１は再び図２（ａ）の工程に戻して再利用することが可能である。すなわち、ＳｉＣ層２は剥離により形成されるため、欠陥の極めて少ない貴重な単結晶ＳｉＣ基板１１の使用量を減らすことができ、基板コストの低減を図ることができる。
次に、図２（ｈ）に示されるように、支持基板１に接合されたＳｉＣ層２側の表面、つまりＳｉＣ層２のうち支持基板１と接合された一面と反対側の一面に対して研磨や水素エッチング等を行い、ダメージ領域を除去する。そして、ＳｉＣ層２をシードとして低不純物濃度のＳｉＣを約１６００℃の成長温度にてエピタキシャル成長させ、厚さが約１０μｍ〜３０μｍであり、活性領域を構成するｎ−型ドリフト層３を形成する。このとき、単結晶のＳｉＣ層２の表面にｎ−型ドリフト層３を形成しているため、ｎ−型ドリフト層３の結晶性はＳｉＣ層２の結晶性が引き継がれ、単結晶のＳｉＣとなる。
以上の工程により、素子の活性領域となる単結晶のＳｉＣで構成されたＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となったＳｉＣ半導体基板が製造される。
そして、図２（ｉ）に示されるように、このような構成のＳｉＣ半導体基板を用いて周知のデバイス形成プロセスを実施して半導体素子を形成する。すなわち、ｎ−型ドリフト層３に対してマスクを用いて不純物をイオン注入し、約１６５０℃で活性化熱処理工程を行うことでｐ＋型ソース領域４およびｐ＋型ドレイン領域５を形成する。その後、熱酸化等によってゲート絶縁膜６を形成すると共に、ドープトＰｏｌｙ−Ｓｉの成膜およびパターニングによりゲート電極７を形成する。そして、層間絶縁膜８の形成工程、コンタクトホールの形成工程、ソース電極９の形成工程、ドレイン電極１０の形成工程、ゲート配線のパターニング工程等を行うことにより、図１に示すＳｉＣ半導体装置が製造される。
以上説明したように、本実施形態の製造方法によれば、素子の活性領域となる単結晶のＳｉＣで構成されたＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となったＳｉＣ半導体基板を製造することができる。このようなＳｉＣ半導体基板は、単結晶ＳｉＣ基板１１を剥離することによってＳｉＣ層２を構成したものであるため、高品質な単結晶ＳｉＣ基板１１の使用量を減らすことが可能となり、製造コストの低減を図ることができる。
さらに、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で直接接合している。このため、従来のＳｉＣ半導体装置の製造方法と比較して、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して縦型電流駆動用の半導体素子が形成されたものでり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図であり、（ａ）はゲートがＯＦＦの状態を示す図、（ｂ）はゲートがＯＮの状態を示す図である。
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して縦型電流駆動用の半導体素子が形成されたものでり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図であり、（ａ）はゲートがＯＦＦの状態を示す図、（ｂ）はゲートがＯＮの状態を示す図である。
図４（ａ）に示されるように、ＳｉＣ半導体装置は、ＳｉＣ層２としてｎ＋型ＳｉＣ層が用いられ、縦型電流駆動用の半導体素子が形成されている。具体的には、ｎ−型ドリフト層３の表層部には、所定深さを有するｐ＋型ベース領域１４が離間して形成されている。また、ｐ＋型ベース領域１４の表層部には、ｐ＋型ベース領域１４よりも浅い高不純物濃度のｎ＋型ソース領域１５が形成されている。また、ｎ−型ドリフト層の表面にはｎ型表面層１６が形成されており、ｐ＋型ベース領域１４の表面には隣接するｎ＋型ソース領域１５とｎ型表面層１６とを繋ぐようにチャネル領域を構成するｐ型の表面チャネル層１７が形成されている。
さらに、ｎ型表面層１６およびｐ型の表面チャネル層１７の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６を介してゲート電極７が形成されている。また、ゲート電極７を覆う層間絶縁膜８に形成されたコンタクトホールを通じてｎ＋型ソース領域１５およびｐ＋型ベース領域１４に電気的に接続されるソース電極９が形成されている。そして、支持基板１の裏面側には、ドレイン電極１０が形成されている。
このような半導体装置では、図４（ａ）に示されるように、ゲートがＯＦＦである場合には、表面チャネル層１７がｐ型であるためにドレイン−ソース間の電流経路が表面チャネル層１７の部分で遮断されて電流は流れない。しかしながら、図４（ｂ）に示されるように、ゲートがＯＮされると、表面チャネル層１７がｎ型に反転してドレイン−ソース間に電流経路が形成されるため、電流が流れる。つまり、本実施形態のＳｉＣ半導体装置は、基板の縦方向に電流を流し、支持基板１が電流経路となる縦型電流駆動用の半導体素子が形成されたものである。
支持基板１は、本実施形態では、単結晶ＳｉＣに熱膨張係数が近く、かつ、単結晶ＳｉＣよりも比抵抗の小さい材料を用いて構成されている。支持基板１を比抵抗が低い材料を用いて構成することにより、オン抵抗を低くすることができ、低消費電力動作が可能となるためである。具体的には、支持基板１は、例えば、高濃度ドープ多結晶ＳｉＣ、高濃度ドープ非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン炭化物等を主成分とする材料にて構成されている。
このようなＳｉＣ半導体装置は、例えば、次のように製造される。すなわち、上記図２（ｅ）の工程において、支持基板１として、ＳｉＣに熱膨張係数が近く、かつ、単結晶のＳｉＣよりも比抵抗の小さい材料を用いて構成されたものを用意する。そして、上記図２（ｉ）の工程において、周知のデバイス製造プロセスを行うことにより、ｎ−型ドリフト層３にｐ＋型ベース領域１４等を形成したり、支持基板１の裏面にドレイン電極１０を形成したりして縦型電流駆動用の半導体素子を形成すればよい。
以上説明したように、本実施形態のＳｉＣ半導体装置は縦型電流駆動用の半導体素子が形成されたものであり、支持基板１を単結晶ＳｉＣより比抵抗の小さい材料を主成分として構成している。このため、従来のように厚い単結晶ＳｉＣ基板上にｎ−型ドリフト層３を形成してＳｉＣ半導体装置を形成した場合には、基板抵抗を低くするために基板を研削等したりして薄板化する工程が行われるが、本実施形態では、薄板化する工程を無くすことができる。また、仮に薄板化する場合であっても、支持基板１として単結晶ＳｉＣより硬度が低い材料を選択することにより、研削にかかる時間を短縮することができる。
（他の実施形態）
上記第２実施形態では、ｎ＋型ＳｉＣ層２の上にｎ−型ドリフト層３を形成したＳｉＣ半導体装置について説明したが、ｐ＋型ＳｉＣ層の上にｎ−型ドリフト層を形成したＳｉＣ半導体装置を上記のような製造方法によって製造することもできる。また、上記第１実施形態ではｐチャネルタイプのＳｉＣ半導体装置を例に挙げて説明し、上記第２実施形態ではｎチャネルタイプのＳｉＣ半導体装置を例に挙げて説明したが、各部の導電型を逆にしたチャネルタイプのＳｉＣ半導体装置とすることもできる。
上記第２実施形態では、ｎ＋型ＳｉＣ層２の上にｎ−型ドリフト層３を形成したＳｉＣ半導体装置について説明したが、ｐ＋型ＳｉＣ層の上にｎ−型ドリフト層を形成したＳｉＣ半導体装置を上記のような製造方法によって製造することもできる。また、上記第１実施形態ではｐチャネルタイプのＳｉＣ半導体装置を例に挙げて説明し、上記第２実施形態ではｎチャネルタイプのＳｉＣ半導体装置を例に挙げて説明したが、各部の導電型を逆にしたチャネルタイプのＳｉＣ半導体装置とすることもできる。
また、上記各実施形態では、単結晶ＳｉＣ基板１１に水素イオンをイオン注入する際に単結晶ＳｉＣ基板１１の主表面に酸化膜１２を形成する例について説明したが、酸化膜１２を形成しなくてもよい。
さらに、上記各実施形態では、真空中または不活性ガス雰囲気中で剥離工程を行う例について説明したが、例えば、大気中で剥離工程を行うこともできる。
１ 支持基板
２ ｎ＋型ＳｉＣ層
３ ｎ−型ドリフト層
４ Ｐ＋型ソース領域
５ Ｐ＋型ドレイン領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９ ソース電極
１０ ドレイン電極
１４ ｐ＋型ベース領域
１５ ｎ＋型ソース領域
１６ ｎ型表面層
１７ 表面チャネル層
２ ｎ＋型ＳｉＣ層
３ ｎ−型ドリフト層
４ Ｐ＋型ソース領域
５ Ｐ＋型ドレイン領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９ ソース電極
１０ ドレイン電極
１４ ｐ＋型ベース領域
１５ ｎ＋型ソース領域
１６ ｎ型表面層
１７ 表面チャネル層
Claims (10)
- 単結晶炭化珪素基板（１１）を用意し、前記単結晶炭化珪素基板（１１）の主表面から水素イオンを注入して水素イオン注入層（１３）を形成する水素イオン注入層形成工程と、
前記単結晶炭化珪素基板（１１）の主表面に支持基板（１）を接合する接合工程と、
熱処理することにより、前記水素イオン注入層（１３）で前記単結晶炭化珪素基板（１１）を剥離し、前記単結晶炭化珪素基板（１１）の一部によって構成される単結晶炭化珪素層（２）を前記支持基板（１）上に備えた構造とする剥離工程と、
前記単結晶炭化珪素層（２）上に、炭化珪素をエピタキシャル成長させて活性層（３）を形成する工程と、
半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程と、を含み、
前記支持基板（１）として、単結晶炭化珪素と異なる材料を用いて構成され、かつ前記活性層（３）を形成する工程および前記半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程における温度以上の耐熱性を有するものを用い、
前記接合工程では、前記半導体素子の動作温度以下の温度で直接接合することを特徴とする炭化珪素半導体装置の製造方法。 - 前記剥離工程は、真空中あるいは不活性ガス雰囲気中で行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 前記接合工程は、２００℃以下の温度で行い、
前記剥離工程は、７５０℃以上の温度で行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。 - 前記支持基板（１）として、多結晶または非晶質炭化珪素、炭素、金属炭化物、金属窒化物、金属硼化物、導電性セラミックス、高融点金属の少なくともいずれか一つを主成分とする材料を用いて構成されたものを用いることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記支持基板（１）として、炭化珪素からなる粉末を焼結することにより構成された多結晶炭化珪素を用いることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程では、縦型電流駆動用の構成要素（６〜１０、１４〜１７）を形成し、
前記支持基板（１）として、単結晶炭化珪素よりも比抵抗の低いものを用いることを特徴とする請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。 - 請求項１ないし６のいずれか１つに記載の炭化珪素半導体装置の製造方法に使用される炭化珪素半導体基板の製造方法であって、
前記水素イオン注入層形成工程と、前記接合工程と、前記剥離工程と、前記活性層（３）を形成する工程と、を行うことを特徴とする炭化珪素半導体基板の製造方法。 - 支持基板（１）と、
前記支持基板（１）の表面に接合されることにより前記支持基板（１）と一体化された単結晶炭化珪素層（２）と、
前記単結晶炭化珪素層（２）を挟んで前記支持基板（１）と反対側に炭化珪素がエピタキシャル成長されて形成された活性層（３）と、
熱処理を含む工程を行うことにより形成された半導体素子の構成要素（４〜１０、１４〜１７）と、を有し、
前記支持基板（１）は、単結晶炭化珪素と異なる材料を用いて構成され、かつ前記活性層（３）が形成されるときの温度および前記半導体素子の構成要素（４〜１０、１４〜１７）が形成されるときの温度以上の耐熱性を有しており、
前記支持基板（１）と前記単結晶炭化珪素層（２）とは前記半導体素子の動作温度以下の温度で直接接合されていることを特徴とする炭化珪素半導体装置。 - 前記半導体素子の構成要素（４〜１０、１４〜１７）は、縦型電流駆動用の構成要素（６〜１０、１４〜１７）であり、
前記支持基板（１）は、単結晶炭化珪素よりも比抵抗の低い材料で構成されていると共に電流経路となっていることを特徴とする請求項８に記載の炭化珪素半導体装置。 - 請求項８または９に記載の炭化珪素半導体装置に使用される炭化珪素半導体基板であって、
前記支持基板（１）と、前記単結晶炭化珪素層（２）と、前記活性層（３）とを含むことを特徴とする炭化珪素半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011001363A JP5840366B2 (ja) | 2011-01-06 | 2011-01-06 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011001363A JP5840366B2 (ja) | 2011-01-06 | 2011-01-06 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012146695A true JP2012146695A (ja) | 2012-08-02 |
| JP5840366B2 JP5840366B2 (ja) | 2016-01-06 |
Family
ID=46790005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011001363A Active JP5840366B2 (ja) | 2011-01-06 | 2011-01-06 | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5840366B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016042570A (ja) * | 2014-06-16 | 2016-03-31 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体用の最適化層 |
| JPWO2015156381A1 (ja) * | 2014-04-10 | 2017-04-13 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
| WO2017175799A1 (ja) * | 2016-04-05 | 2017-10-12 | 株式会社サイコックス | 多結晶ＳｉＣ基板およびその製造方法 |
| JP2019169725A (ja) * | 2019-05-09 | 2019-10-03 | 信越化学工業株式会社 | ＳｉＣ複合基板 |
| JP2019201205A (ja) * | 2018-05-14 | 2019-11-21 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ |
| JP2020090421A (ja) * | 2018-12-07 | 2020-06-11 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板およびその製造方法 |
| US11211459B2 (en) | 2018-12-17 | 2021-12-28 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113842A (ja) * | 1997-06-11 | 1999-01-06 | Nippon Pillar Packing Co Ltd | 半導体電子素子用基板およびその製造方法 |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| JP2002348198A (ja) * | 2001-05-28 | 2002-12-04 | Nissin Electric Co Ltd | 半導体素子エピタキシャル成長用基板及びその製造方法 |
| JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
| JP2009147345A (ja) * | 2007-12-17 | 2009-07-02 | Commiss Energ Atom | 薄層の転着方法 |
| JP2010199338A (ja) * | 2009-02-25 | 2010-09-09 | Sumco Corp | 貼り合わせウェーハの製造方法 |
-
2011
- 2011-01-06 JP JP2011001363A patent/JP5840366B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113842A (ja) * | 1997-06-11 | 1999-01-06 | Nippon Pillar Packing Co Ltd | 半導体電子素子用基板およびその製造方法 |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| JP2002348198A (ja) * | 2001-05-28 | 2002-12-04 | Nissin Electric Co Ltd | 半導体素子エピタキシャル成長用基板及びその製造方法 |
| JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
| JP2009147345A (ja) * | 2007-12-17 | 2009-07-02 | Commiss Energ Atom | 薄層の転着方法 |
| JP2010199338A (ja) * | 2009-02-25 | 2010-09-09 | Sumco Corp | 貼り合わせウェーハの製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015156381A1 (ja) * | 2014-04-10 | 2017-04-13 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
| US10411097B2 (en) | 2014-06-16 | 2019-09-10 | Infineon Technologies Ag | Semiconductor component having a doped substrate layer and corresponding methods of manufacturing |
| JP2016042570A (ja) * | 2014-06-16 | 2016-03-31 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体用の最適化層 |
| US10934634B2 (en) | 2016-04-05 | 2021-03-02 | Sicoxs Corporation | Polycrystalline SiC substrate and method for manufacturing same |
| CN108884593B (zh) * | 2016-04-05 | 2021-03-12 | 株式会社希克斯 | 多晶SiC基板及其制造方法 |
| KR20180126566A (ko) * | 2016-04-05 | 2018-11-27 | 가부시키가이샤 사이콕스 | 다결정 ＳｉＣ 기판 및 그 제조방법 |
| JPWO2017175799A1 (ja) * | 2016-04-05 | 2018-11-08 | 株式会社サイコックス | 多結晶ＳｉＣ基板およびその製造方法 |
| CN108884593A (zh) * | 2016-04-05 | 2018-11-23 | 株式会社希克斯 | 多晶SiC基板及其制造方法 |
| WO2017175799A1 (ja) * | 2016-04-05 | 2017-10-12 | 株式会社サイコックス | 多結晶ＳｉＣ基板およびその製造方法 |
| KR102109292B1 (ko) * | 2016-04-05 | 2020-05-11 | 가부시키가이샤 사이콕스 | 다결정 ＳｉＣ 기판 및 그 제조방법 |
| CN110491778A (zh) * | 2018-05-14 | 2019-11-22 | 英飞凌科技股份有限公司 | 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片 |
| JP2019201205A (ja) * | 2018-05-14 | 2019-11-21 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ |
| JP7381221B2 (ja) | 2018-05-14 | 2023-11-15 | インフィニオン テクノロジーズ アクチエンゲゼルシャフト | ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ |
| US11887894B2 (en) | 2018-05-14 | 2024-01-30 | Infineon Technologies Ag | Methods for processing a wide band gap semiconductor wafer using a support layer and methods for forming a plurality of thin wide band gap semiconductor wafers using support layers |
| JP2020090421A (ja) * | 2018-12-07 | 2020-06-11 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板およびその製造方法 |
| JP7292573B2 (ja) | 2018-12-07 | 2023-06-19 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板およびその製造方法 |
| US11211459B2 (en) | 2018-12-17 | 2021-12-28 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
| JP2019169725A (ja) * | 2019-05-09 | 2019-10-03 | 信越化学工業株式会社 | ＳｉＣ複合基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5840366B2 (ja) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5840366B2 (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
| CN106409669B (zh) | 形成晶片结构的方法、形成半导体器件的方法和晶片结构 | |
| JP4802380B2 (ja) | 半導体基板の製造方法 | |
| JP6298926B2 (ja) | 半導体基板の製造方法 | |
| WO2016013658A1 (ja) | 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 | |
| US7772098B2 (en) | Method for manufacturing semiconductor device | |
| CN108028170B (zh) | 贴合式soi晶圆的制造方法 | |
| TWI613145B (zh) | 奈米碳膜之製作方法及奈米碳膜 | |
| TW201830661A (zh) | 鑽石半導體系統及其方法 | |
| US7033869B1 (en) | Strained silicon semiconductor on insulator MOSFET | |
| JP5477302B2 (ja) | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 | |
| JP2023519165A (ja) | ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 | |
| CN114975096B (zh) | 键合材料和制备方法以及半导体器件 | |
| WO2006051730A1 (ja) | 半導体ウェーハの製造方法 | |
| WO2008053628A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur de carbure de silicium | |
| JP5115735B2 (ja) | 炭化珪素半導体基板とその製造方法 | |
| KR20180015634A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| WO2015093550A1 (ja) | ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板 | |
| JP2016197737A (ja) | 半導体素子及びその製造方法、並びに結晶積層構造体 | |
| US11576259B2 (en) | Carrier, laminate and method of manufacturing semiconductor devices | |
| TW201237960A (en) | Production method for semiconductor device | |
| JP2022542224A (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| JP2019012756A (ja) | 半導体素子基板の製造方法 | |
| JP2005286339A (ja) | シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス | |
| JP6481603B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140919 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5840366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |