WO2016013658A1 - 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 - Google Patents

半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 Download PDF

Info

Publication number
WO2016013658A1
WO2016013658A1 PCT/JP2015/071114 JP2015071114W WO2016013658A1 WO 2016013658 A1 WO2016013658 A1 WO 2016013658A1 JP 2015071114 W JP2015071114 W JP 2015071114W WO 2016013658 A1 WO2016013658 A1 WO 2016013658A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
epitaxial layer
substrate
electrode
support substrate
Prior art date
Application number
PCT/JP2015/071114
Other languages
English (en)
French (fr)
Inventor
公平 佐々木
倉又　朗人
東脇　正高
Original Assignee
株式会社タムラ製作所
国立研究開発法人情報通信研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 国立研究開発法人情報通信研究機構 filed Critical 株式会社タムラ製作所
Priority to DE112015003436.6T priority Critical patent/DE112015003436T5/de
Priority to CN201580041387.8A priority patent/CN106575608B/zh
Priority to US15/328,791 priority patent/US10230007B2/en
Publication of WO2016013658A1 publication Critical patent/WO2016013658A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Definitions

  • the present invention relates to a semiconductor element and a manufacturing method thereof, a semiconductor substrate, and a crystal multilayer structure.
  • a Ga 2 O 3 -based semiconductor layer having an n + semiconductor layer containing a high concentration n-type dopant and an n ⁇ semiconductor layer containing a relatively low concentration n-type dopant formed thereon.
  • Schottky diodes are known (see, for example, Patent Document 1). Both the n + semiconductor layer and the n ⁇ semiconductor layer are made of a Ga 2 O 3 based semiconductor.
  • the n + semiconductor layer is in ohmic contact with the electrode connected to the n + semiconductor layer
  • the n ⁇ semiconductor layer is in Schottky contact with the electrode connected to the n ⁇ semiconductor layer.
  • n + ⁇ -Ga 2 O 3 substrate is used as the semiconductor layer, it is as large as 600 ⁇ m The ⁇ -Ga 2 O 3 substrate thickness.
  • an object of the present invention is to provide a Ga 2 O 3 based semiconductor element having excellent heat dissipation characteristics and voltage resistance, a method for manufacturing the same, and a semiconductor substrate and a crystal laminated structure that can be used for manufacturing the semiconductor element. There is to do.
  • One embodiment of the present invention provides the following semiconductor devices [1] to [8] in order to achieve the above object.
  • An epitaxial layer made of a Ga 2 O 3 -based crystal containing an n-type dopant, an ion implantation layer formed on the surface of the epitaxial layer and containing an n-type dopant at a higher concentration than the epitaxial layer, and the epitaxial
  • a semiconductor device comprising: an anode electrode connected to the layer; and a cathode electrode connected to the ion implantation layer.
  • Another aspect of the present invention provides the following semiconductor device manufacturing method [9] to [14] in order to achieve the above object.
  • Ga 2 O 3 system by epitaxially growing a Ga 2 O 3 system crystal base substrate in comprising a crystal, a step of forming an epitaxial layer, said base substrate is thinned, the thickness of more than 0.05 ⁇ m And 50 ⁇ m or less.
  • a method for manufacturing a semiconductor element by epitaxially growing a Ga 2 O 3 system crystal base substrate in comprising a crystal, a step of forming an epitaxial layer, said base substrate is thinned, the thickness of more than 0.05 ⁇ m And 50 ⁇ m or less.
  • the epitaxial layer contains an n-type dopant, and after the substrate is thinned and finally removed, an n-type dopant is ion-implanted into the surface of the epitaxial layer on the side where the substrate is located.
  • another aspect of the present invention provides the following semiconductor substrates [15] and [16].
  • a semiconductor substrate made of a Ga 2 O 3 based crystal and having a thickness of 0.05 ⁇ m or more and 50 ⁇ m or less.
  • Another aspect of the present invention provides the following crystal laminated structure [17] to [19] in order to achieve the above object.
  • the underlying substrate consisting of Ga 2 O 3 system crystal, consists Ga 2 O 3 system crystal, having, an epitaxial layer epitaxially grown on the underlying substrate Crystal laminated structure.
  • the present invention it is possible to provide a Ga 2 O 3 -based semiconductor element excellent in heat dissipation characteristics and voltage resistance, a method for manufacturing the same, a semiconductor substrate that can be used for manufacturing the semiconductor element, and a crystal laminated structure. Can do.
  • FIG. 1 is a vertical sectional view of the Schottky diode according to the first embodiment.
  • FIG. 2A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 2B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 2C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 2D is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 2A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 2B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according
  • FIG. 3A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 3B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 4A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 4B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 4C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 5A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 5B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 5C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 5D is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 5E is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 6A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 6B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 6C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the first embodiment.
  • FIG. 7 is a vertical cross-sectional view of a vertical transistor according to the second embodiment.
  • FIG. 8A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 8B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 8C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 8D is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 9A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 9B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 9C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 10A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 10B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 10C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 11A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 11B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 11C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 11D is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 12 is a vertical sectional view showing an example of a manufacturing process of the vertical transistor according to the second embodiment.
  • FIG. 13A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 13B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 13C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the second exemplary embodiment.
  • FIG. 14 is a vertical sectional view of a lateral transistor according to the third embodiment.
  • FIG. 15A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 15B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 15C is a vertical sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third embodiment.
  • FIG. 15D is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third embodiment.
  • FIG. 15E is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 16A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 16B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 16C is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 16A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 16B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment
  • FIG. 17A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17C is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17D is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17E is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 17B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third
  • FIG. 18A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 18B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 18C is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third embodiment.
  • FIG. 19A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 19B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 19A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 19B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment
  • FIG. 19C is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 19D is a vertical sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third embodiment.
  • FIG. 20A is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 20B is a vertical cross-sectional view illustrating an example of a manufacturing process of the lateral transistor according to the third exemplary embodiment.
  • FIG. 21 is a vertical sectional view of the Schottky diode according to the fourth embodiment.
  • FIG. 22A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22D is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22E is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 22C is a vertical cross-sectional view illustrating an example of a
  • FIG. 23A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 23B is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 23C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 23D is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the fourth embodiment.
  • FIG. 24A is a vertical cross-sectional view of a Schottky diode having both surfaces attached to a support substrate.
  • FIG. 24B is a vertical cross-sectional view of a vertical transistor with both surfaces attached to a supporting substrate.
  • FIG. 24C is a vertical cross-sectional view of a lateral transistor having both surfaces attached to a supporting substrate.
  • FIG. 25 is a vertical sectional view of the Schottky diode according to the sixth embodiment.
  • FIG. 26A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 26B is a vertical cross-sectional view illustrating an example of the manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 26C is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 26A is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 26B is a vertical cross-section
  • FIG. 26D is a vertical sectional view illustrating an example of the manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 26E is a vertical cross-sectional view illustrating an example of a manufacturing process of the Schottky diode according to the sixth embodiment.
  • FIG. 27 is a vertical cross-sectional view of a vertical transistor according to the seventh embodiment.
  • FIG. 28A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the seventh exemplary embodiment.
  • FIG. 28B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the seventh exemplary embodiment.
  • FIG. 28C is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the seventh exemplary embodiment.
  • FIG. 28D is a vertical sectional view illustrating an example of a manufacturing process of the vertical transistor according to the seventh exemplary embodiment.
  • FIG. 29 is a vertical sectional view showing an example of a manufacturing process of the vertical transistor according to the seventh embodiment.
  • FIG. 30 is a vertical sectional view of the vertical transistor according to the eighth embodiment.
  • FIG. 31 is a vertical sectional view of the Schottky diode according to the ninth embodiment.
  • FIG. 32A is a vertical cross-sectional view illustrating an example of the manufacturing process of the Schottky diode according to the ninth embodiment.
  • FIG. 32B is a vertical cross-sectional view illustrating an example of the manufacturing process of the Schottky diode according to the ninth embodiment.
  • FIG. 32C is a vertical sectional view illustrating an example of a manufacturing process of the Schottky diode according to the ninth embodiment.
  • FIG. 32D is a vertical sectional view illustrating an example of a manufacturing process of the Schottky diode according to the ninth embodiment.
  • FIG. 32E is a vertical cross-sectional view illustrating an example of the manufacturing process of the Schottky diode according to the ninth embodiment.
  • FIG. 33 is a vertical sectional view of the vertical transistor according to the tenth embodiment.
  • FIG. 34A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 34B is a vertical cross-sectional view illustrating an example of the manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 34C is a vertical sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 34D is a vertical sectional view illustrating an example of the manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 35A is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • 35B is a vertical cross-sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 35C is a vertical sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • FIG. 35D is a vertical sectional view illustrating an example of a manufacturing process of the vertical transistor according to the tenth embodiment.
  • the first embodiment is a form of a Schottky diode as a vertical semiconductor element.
  • FIG. 1 is a vertical sectional view of a Schottky diode 10 according to the first embodiment.
  • the Schottky diode 10 is formed on a base substrate 11, an epitaxial layer 12 formed by epitaxial growth on the base substrate 11, and a lower surface of the base substrate 11 (a surface opposite to the surface in contact with the epitaxial layer 12).
  • a cathode electrode 13 in ohmic contact with the substrate 11 and an anode electrode 14 formed on the upper surface of the epitaxial layer 12 (a surface opposite to the surface in contact with the underlying substrate 11) and in Schottky contact with the epitaxial layer 12 are included.
  • the Schottky barrier at the interface between the anode electrode 14 and the epitaxial layer 12 is lowered. A current flows to the electrode 13.
  • a reverse bias is applied between the anode electrode 14 and the cathode electrode 13
  • the Schottky barrier at the interface between the anode electrode 14 and the epitaxial layer 12 becomes high and no current flows.
  • the base substrate 11 and the epitaxial layer 12 are made of Ga 2 O 3 based crystals and contain an n-type dopant.
  • This n-type dopant is preferably an IV group element such as Si or Sn.
  • the concentration of the n-type dopant in the base substrate 11 is higher than the concentration of the n-type dopant in the epitaxial layer 12.
  • the Ga 2 O 3 based crystal is a Ga 2 O 3 crystal or a Ga 2 O 3 crystal containing a substitutional impurity such as Al or In.
  • the Ga 2 O 3 based crystal is preferably a single crystal.
  • the Ga 2 O 3 based crystal is preferably ⁇ -type.
  • the base substrate 11 is thinner than the base substrate used in the conventional semiconductor element because it is thinned in the manufacturing process of the Schottky diode 10. Since the base substrate 11 is thin, the heat generated in the Schottky diode 10 can be efficiently released from the base substrate 11 side. For this reason, the Schottky diode 10 has excellent heat dissipation characteristics. In order to further enhance the heat dissipation effect, the thickness of the base substrate 11 is preferably 50 ⁇ m or less. As the thickness of the base substrate 11 is thinner, the heat dissipation characteristics of the Schottky diode 10 are improved.
  • the thickness of the base substrate 11 is 10 ⁇ m or more in order to suppress variation in thickness within the substrate surface.
  • the thickness of the base substrate 11 can be made less than 10 ⁇ m to further enhance the heat dissipation effect.
  • the thickness of the base substrate 11 is preferably 0.05 ⁇ m or more.
  • Ga 2 O 3 -based crystals have a higher dielectric breakdown field strength than conventional semiconductor materials such as Si, SiC, and GaN that are generally used for semiconductor substrates and semiconductor layers, and are resistant to Schottky diode 10. Since the thickness of the epitaxial layer 12 can be reduced while suppressing a decrease in voltage, the entire Schottky diode 10 can be made thinner and the heat dissipation can be further improved. Thus, the Schottky diode 10 has both high heat dissipation and high voltage resistance.
  • the main surface of the base substrate 11 is, for example, a surface rotated by 50 ° or more and 90 ° or less from the (100) plane of the ⁇ -Ga 2 O 3 based single crystal. That is, the angle ⁇ (0 ⁇ ⁇ 90 °) between the main surface and the (100) surface in the base substrate 11 is 50 ° or more.
  • (010) plane, (001) plane, ( ⁇ 201) plane, (101) plane, and (310) plane exist as planes rotated from 50 ° to 90 ° from (100) plane.
  • the main surface of the base substrate 11 is a surface rotated by 50 ° or more and 90 ° or less from the (100) plane
  • ⁇ -Ga 2 O 3 based crystal is epitaxially grown on the base substrate 11
  • ⁇ -Ga 2 Re-evaporation of the raw material of the O 3 crystal from the base substrate 11 can be effectively suppressed.
  • the ratio of the raw material re-evaporated when a ⁇ -Ga 2 O 3 based crystal is grown at a growth temperature of 500 ° C. is 0%, the main surface of the base substrate 11 is separated from the (100) plane.
  • the ratio of the re-evaporated material can be suppressed to 40% or less. Therefore, it is possible to use more than 60% of the raw material supplied to the formation of ⁇ -Ga 2 O 3 system crystal, from the viewpoint of the growth rate and production cost of the ⁇ -Ga 2 O 3 system crystal.
  • the main surface of the base substrate 11 is, for example, a (010) plane or a plane rotated within an angle range within 37.5 ° from the (010) plane.
  • the interface between the base substrate 11 and the epitaxial layer 12 can be made steep, and the thickness of the epitaxial layer 12 can be controlled with high accuracy.
  • the (010) plane is rotated 37.5 ° about the c-axis, it coincides with the (310) plane.
  • ⁇ -type Ga 2 O 3 -based crystals have high thermal conductivity in the [010] direction (b-axis direction).
  • the thermal conductivity in the [100] direction (a-axis direction) of the ⁇ -type Ga 2 O 3 crystal is 13.6 W / (m ⁇ K), whereas the thermal conductivity in the [010] direction (b-axis direction). Is 22.8 W / (m ⁇ K), which is nearly twice the thermal conductivity in the [100] direction.
  • the thermal conductivity in the thickness direction of the base substrate 11 can be increased by setting the plane orientation of the main surface of the base substrate 11 to (010). Therefore, it is preferable that the surface orientation of the main surface of the base substrate 11 is (010).
  • the thickness of the epitaxial layer 12 is, for example, 0.4 to 30 ⁇ m.
  • the anode electrode 14 is made of a metal such as Pt or Ni.
  • the anode electrode 14 may have a multilayer structure in which different metal films are stacked, for example, Pt / Au or Pt / Al.
  • the epitaxial layer 12 may be provided with an electrode termination structure.
  • this electrode termination structure for example, a field plate structure in which insulating films are formed on both sides of the anode electrode 14 on the surface of the epitaxial layer 12, or a guard in which acceptor ions are implanted on both sides of the anode electrode 14 on the surface of the epitaxial layer 12
  • a ring structure, a mesa structure in which both sides of the anode electrode 14 on the surface of the epitaxial layer 12 are removed, and a combination thereof can be used.
  • the cathode electrode 13 is made of a metal such as Ti.
  • the cathode electrode 13 may have a multilayer structure in which different metal films are stacked, for example, Ti / Au or Ti / Al.
  • 2A to 2D, 3A, and 3B are vertical cross-sectional views showing an example of a manufacturing process of the Schottky diode 10 according to the first embodiment.
  • the base substrate 11 is thinned by a polishing process.
  • an epitaxial layer 12 is formed on a base substrate 11.
  • the base substrate 11 is obtained, for example, by slicing and polishing a ⁇ -Ga 2 O 3 single crystal containing a high concentration of n-type dopant grown by the EFG method to a desired thickness.
  • the thickness of the base substrate 11 before performing the polishing process is, for example, 600 ⁇ m.
  • the epitaxial layer 12 is formed, for example, by a ⁇ -Ga 2 O 3 single crystal by an HVPE method, a PLD (Pulsed Laser Deposition) method, a CVD (Chemical Vapor Deposition) method, or a molecular beam epitaxy (MBE) method. It is formed by epitaxial growth on the substrate 11.
  • a method for introducing an n-type dopant into the epitaxial layer 12 for example, a method of epitaxially growing a Ga 2 O 3 crystal film containing an n-type dopant or an ion implantation method after growing a Ga 2 O 3 crystal film is used. There is a method of implanting an n-type dopant.
  • the epitaxial layer 12 is attached to the support substrate 15 via the adhesive layer 16 made of resin or the like.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the base substrate 11 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the polishing process of the base substrate 11 is, for example, CMP (Chemical Mechanical Polishing) using colloidal silica as a slurry.
  • the base substrate 11 may be peeled off from the support substrate 15 after being thinned.
  • having the above and a thickness of less than 50 [mu] m 10 [mu] m has a base substrate 11 made of Ga 2 O 3 system crystal, consists Ga 2 O 3 system crystal, an epitaxial layer 12 epitaxially grown on underlying substrate 11, the A crystal laminated structure is obtained.
  • the cathode electrode 13 is formed on the lower surface of the base substrate 11 (the surface opposite to the surface in contact with the epitaxial layer 12).
  • a metal film such as Ti / Au is deposited on the entire surface of the base substrate 11, and the mask pattern and the metal film thereon are removed by lift-off.
  • the cathode electrode 13 is formed.
  • the base substrate 11 and the cathode electrode 13 are in ohmic contact.
  • a support substrate 17 having an electrode 18 on one side is prepared, and the base substrate 11 is attached to the support substrate 17 so that the cathode electrode 13 and the electrode 18 are attached together.
  • the material of the support substrate 17 is not limited to a specific material. However, as will be described later, when the support substrate 17 is left as the support substrate of the Schottky diode 10, a metal such as Al or a nitride such as AlN, SiN, or GaN is used. , oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the electrode 18 is made of, for example, Au.
  • the cathode electrode 13 and the electrode 18 are bonded together by, for example, pressurization, pressurization with heating or ultrasonic vibration, or pressurization with pressurization and ultrasonic vibration.
  • the epitaxial layer 12 supported by the support substrate 17 is peeled off from the support substrate 15 and the adhesive layer 16, and the upper surface of the epitaxial layer 12 (the surface in contact with the base substrate 11) is peeled off.
  • An anode electrode 14 is formed on the opposite surface.
  • a metal film such as Pt / Au is deposited on the entire surface of the epitaxial layer 12, and the mask pattern and the metal film thereon are removed by lift-off.
  • the anode electrode 14 is formed.
  • the epitaxial layer 12 and the anode electrode 14 are in Schottky contact.
  • the support substrate 17 may be left as a support substrate of the Schottky diode 10 as the final product.
  • supply of external power to the cathode electrode 13 may be performed via the electrode 18 of the support substrate 17.
  • an external power source may be supplied to the cathode electrode 13 through the support substrate 17 and the electrode 18.
  • the Schottky diode 10 may be peeled off from the support substrate 17 and attached to another support substrate.
  • FIGS. 4A to 4C are vertical sectional views showing an example of a manufacturing process of the Schottky diode 10 according to the first embodiment.
  • the base substrate 11 is thinned by a polishing process and subsequent etching.
  • the base substrate 11 supported by the support substrate 15 is etched to make it thinner.
  • the thickness of the base substrate 11 can be made smaller than 10 ⁇ m.
  • the etching performed on the base substrate 11 is, for example, dry etching such as RIE (Reactive Ion Etching) or wet etching using H 2 SO 4 or H 3 PO 4 as an etchant.
  • dry etching such as RIE (Reactive Ion Etching) or wet etching using H 2 SO 4 or H 3 PO 4 as an etchant.
  • the base substrate 11 may be peeled off from the support substrate 15 after being thinned.
  • a base substrate 11 made of Ga 2 O 3 system crystal it consists Ga 2 O 3 system crystal, an epitaxial layer 12 epitaxially grown on underlying substrate 11, A crystal laminated structure having
  • the cathode electrode 13 is formed on the lower surface of the base substrate 11.
  • the base substrate 11 is attached to the support substrate 17, the epitaxial layer 12 is peeled off from the support substrate 15 and the adhesive layer 16, and the anode electrode 14 is formed.
  • FIGS. 5A to 5E are vertical sectional views showing an example of the manufacturing process of the Schottky diode 10 according to the first embodiment.
  • the base substrate 11 is thinned by a polishing process.
  • an epitaxial layer 12 is formed on a base substrate 11.
  • the anode electrode 14 is formed on the upper surface of the epitaxial layer 12 (the surface opposite to the surface in contact with the base substrate 11).
  • a support substrate 15 having an electrode 19 on one surface is prepared, and the epitaxial layer 12 is attached to the support substrate 15 so that the anode electrode 14 and the electrode 19 are attached.
  • the material of the support substrate 15 is not limited to a specific material. However, as will be described later, when the support substrate 15 is left as the support substrate of the Schottky diode 10, a metal such as Al, or a nitride such as AlN, SiN, or GaN is used. things, oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the electrode 19 is made of, for example, Au.
  • the anode electrode 14 and the electrode 19 are bonded together by, for example, pressurization, pressurization with heating or ultrasonic vibration, or pressurization with pressurization and ultrasonic vibration.
  • the base substrate 11 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the cathode electrode 13 is formed on the lower surface of the base substrate 11 (the surface opposite to the surface in contact with the epitaxial layer 12).
  • the support substrate 15 may be left as a support substrate for the Schottky diode 10 as the final product.
  • supply of external power to the anode electrode 14 may be performed via the electrode 19 of the support substrate 15.
  • an external power source may be supplied to the anode electrode 14 via the support substrate 15 and the electrode 19.
  • the Schottky diode 10 may be peeled off from the support substrate 15 and attached to another support substrate.
  • FIGS. 6A to 6C are vertical sectional views showing an example of a manufacturing process of the Schottky diode 10 according to the first embodiment.
  • the base substrate 11 is thinned by a polishing process and subsequent etching.
  • the base substrate 11 supported by the support substrate 15 is etched to make it thinner.
  • the thickness of the base substrate 11 can be made smaller than 10 ⁇ m.
  • the cathode electrode 13 is formed on the lower surface of the base substrate 11.
  • anode electrode 14 may be formed after the polishing and etching of the base substrate 11.
  • the second embodiment relates to a vertical transistor having a MISFET (Metal Insulator Semiconductor Field Effect Transistor) structure as a vertical semiconductor element.
  • MISFET Metal Insulator Semiconductor Field Effect Transistor
  • FIG. 7 is a vertical sectional view of the vertical transistor 20 according to the second embodiment.
  • the vertical transistor 20 includes an epitaxial layer 22 formed on a base substrate 21, a gate electrode 23 covered with a gate insulating film 24 and embedded in the epitaxial layer 22, and both sides of the gate electrode 23 in the epitaxial layer 22.
  • a drain electrode 27 formed on the surface opposite to the layer 22.
  • the vertical transistor 20 is a vertical semiconductor element in which a source electrode 26 and a drain electrode 27 are provided above and below the element, respectively, and current flows in the vertical direction.
  • a voltage equal to or higher than the threshold value is applied to the gate electrode 23, a channel is formed in regions on both sides of the gate electrode 23 in the epitaxial layer 22, and a current flows from the source electrode 26 to the drain electrode 27.
  • the base substrate 21 is made of a Ga 2 O 3 based crystal and includes an n-type dopant.
  • This n-type dopant is preferably an IV group element such as Si or Sn.
  • the concentration of the n-type dopant in the base substrate 21 is higher than the concentration of the n-type dopant in the epitaxial layer 22.
  • the thickness of the base substrate 21 is the same as the thickness of the base substrate 11 according to the first embodiment. Since the base substrate 21 is thin, the heat generated in the vertical transistor 20 can be efficiently released from the base substrate 21 side. For this reason, the vertical transistor 20 has excellent heat dissipation characteristics.
  • the epitaxial layer 22 is made of a Ga 2 O 3 based crystal having a high dielectric breakdown electric field strength, the thickness of the vertical transistor 20 is reduced as compared with an element made of another semiconductor material while suppressing a decrease in the voltage resistance of the vertical transistor 20. Therefore, the entire vertical transistor 20 can be thinned to further improve heat dissipation. Thus, the vertical transistor 20 has both high heat dissipation and high voltage resistance.
  • the plane orientation of the main surface of the base substrate 21 is also the same as that of the base substrate 11 according to the first embodiment, and is particularly preferably (010).
  • the epitaxial layer 22 is made of a Ga 2 O 3 based crystal and has a laminated structure in which a layer 22b containing an undoped or p-type dopant is laminated on a layer 22a containing a low concentration n-type dopant.
  • the n-type dopant is preferably a group IV element such as Si or Sn.
  • the p-type dopant is preferably a group II element such as Be, Mg, or Zn, or Fe.
  • the gate electrode 23 is mainly formed in the layer 22b.
  • the thickness of the layer 22a containing a low concentration n-type dopant is 0.4 to 40 ⁇ m
  • the thickness of the layer 22b containing an undoped or p-type dopant is 0.1 to 10 ⁇ m.
  • the gate electrode 23, the source electrode 26, and the drain electrode 27 are, for example, metals such as Au, Al, Ti, Sn, Ge, In, Ni, Co, Pt, W, Mo, Cr, Cu, and Pb, and these metals. It consists of an alloy containing two or more of these, a conductive compound such as ITO, or a conductive polymer.
  • a conductive compound such as ITO, or a conductive polymer.
  • a polythiophene derivative PEDOT: poly (3,4) -ethylenedioxythiophene
  • PSS polystyrene sulfonic acid
  • the gate electrode 23 may have a two-layer structure made of two different metals, for example, Al / Ti, Au / Ni, Au / Co.
  • the gate insulating film 24 is made of an insulating material such as SiO 2 , AlN, SiN, Al 2 O 3 , ⁇ - (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 1). Among these, ⁇ - (Al x Ga 1-x ) 2 O 3 can be grown as a single crystal film on the ⁇ -Ga 2 O 3 crystal, and thus forms a good semiconductor insulating film interface with few interface states. Thus, better gate characteristics can be obtained than when other insulating films are used.
  • the contact region 25 is a region where the concentration of the n-type dopant formed in the layer 22b of the epitaxial layer 22 is high.
  • the P + region 28 is a region where the concentration of the p-type dopant formed in the layer 22 b of the epitaxial layer 22 is high. Both the contact region 25 and the P + region 28 are in ohmic contact with the source electrode 26.
  • the manufacturing method of the vertical transistor 20 is not limited to the following example.
  • FIGS. 9A to 9C are vertical sectional views showing an example of the manufacturing process of the vertical transistor 20 according to the second embodiment.
  • the base substrate 21 is thinned by a polishing process.
  • an epitaxial layer 22 is formed on a base substrate 21.
  • the base substrate 21 is the same substrate as the base substrate 11 according to the first embodiment, and the thickness before the polishing process is, for example, 600 ⁇ m.
  • the process of forming the epitaxial layer 22 is the same as the process of forming the epitaxial layer 12 according to the first embodiment, but the layers 22a and 22b are formed by changing the dopant to be doped during the epitaxial growth.
  • a gate electrode 23, a gate insulating film 24, a contact region 25, and a P + region 28 are formed in the epitaxial layer 22.
  • an n-type dopant is ion-implanted at a high concentration on the upper surface of the epitaxial layer 22 (the surface opposite to the surface in contact with the base substrate 21) to form the contact region 25.
  • a p-type dopant is ion-implanted at a high concentration to form the P + region 28.
  • annealing treatment is performed in an atmosphere of nitrogen or the like to recover implantation damage.
  • a trench is formed in the epitaxial layer 22 by dry etching so as to divide the contact region 25, and the gate electrode 23 covered with the gate insulating film 24 is embedded in the trench.
  • the gate insulating film 24 is formed on the bottom and side surfaces of the groove by the deposition method and etching, the gate electrode 23 is formed thereon by the deposition method and etching, and finally the deposition method and the etching process.
  • a gate insulating film 24 on the gate electrode 23 is formed.
  • the epitaxial layer 22 is attached to the support substrate 15 via the adhesive layer 16.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the adhesive layer 16 is the same as that used in the first embodiment.
  • the base substrate 21 supported by the support substrate 15 is subjected to a polishing process and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the polishing process of the base substrate 21 is the same as the polishing process of the base substrate 11 according to the first embodiment.
  • the drain electrode 27 is formed on the lower surface of the base substrate 21 (the surface opposite to the surface in contact with the epitaxial layer 22).
  • a metal film is deposited on the entire surface of the base substrate 21, and the mask pattern and the metal film thereon are removed by lift-off, whereby the drain electrode 27 is formed. It is formed.
  • a support substrate 17 having an electrode 18 on one surface is prepared, and the base substrate 21 is attached to the support substrate 17 so that the drain electrode 27 and the electrode 18 are attached together.
  • the material of the support substrate 17 is not limited to a specific material. However, as will be described later, when the support substrate 17 is left as the support substrate of the vertical transistor 20, a metal such as Al or a nitride such as AlN, SiN, or GaN is used. things, oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the electrode 18 is the same as that used in the first embodiment.
  • the upper surface of the epitaxial layer 22 (the surface in contact with the base substrate 21).
  • the source electrode 26 is formed on the surface on the opposite side.
  • a metal film such as Pt / Au is deposited on the entire surface of the epitaxial layer 22, and the mask pattern and the metal film thereon are removed by lift-off.
  • the source electrode 26 is formed.
  • the source electrode 26 is formed after the polishing process of the base substrate 21, damage to the source electrode 26 during the polishing process of the base substrate 21 is suppressed, and the yield of the vertical transistor 20 is improved. Can do.
  • the support substrate 17 may be left as a support substrate of the vertical transistor 20 as the final product.
  • the external power supply to the drain electrode 27 may be performed via the electrode 18 of the support substrate 17.
  • an external power supply may be supplied to the drain electrode 27 via the support substrate 17 and the electrode 18.
  • the vertical transistor 20 may be peeled off from the support substrate 17 and attached to another support substrate.
  • (Semiconductor element manufacturing method 2) 10A to 10C are vertical sectional views showing an example of the manufacturing process of the vertical transistor 20 according to the second embodiment.
  • the base substrate 21 is thinned by a polishing process and subsequent etching.
  • the base substrate 21 supported by the support substrate 15 is etched and further thinned.
  • the thickness of the base substrate 21 can be made smaller than 10 ⁇ m.
  • the etching process of the base substrate 21 is the same as the etching process of the base substrate 11 according to the first embodiment.
  • the drain electrode 27 is formed on the lower surface of the base substrate 21.
  • the base substrate 21 is attached to the support substrate 17, the epitaxial layer 22 is peeled off from the support substrate 15 and the adhesive layer 16, and the source electrode 26 is formed.
  • FIG. 11A to 11D and FIG. 12 are vertical sectional views showing an example of the manufacturing process of the vertical transistor 20 according to the second embodiment.
  • the base substrate 21 is thinned by a polishing process.
  • an epitaxial layer 22 is formed on the base substrate 21.
  • a gate electrode 23, a gate insulating film 24, a contact region 25, and a P + region 28 are formed in the epitaxial layer 22, and then a source electrode 26 is formed on the epitaxial layer 22. To do.
  • a support substrate 15 having an electrode 19 on one surface is prepared, and the epitaxial layer 22 is attached to the support substrate 15 so that the source electrode 26 and the electrode 19 are attached together.
  • the material of the support substrate 15 is not limited to a specific material. However, as will be described later, when the support substrate 15 is left as a support substrate of the vertical transistor 20, a metal such as Al or a nitride such as AlN, SiN, or GaN is used. things, oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the base substrate 21 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the drain electrode 27 is formed on the lower surface of the base substrate 21 (the surface opposite to the surface in contact with the epitaxial layer 22).
  • the support substrate 15 may be left as a support substrate of the vertical transistor 20 as the final product.
  • the external power supply to the source electrode 26 may be performed via the electrode 19 of the support substrate 15.
  • an external power source may be supplied to the source electrode 26 through the support substrate 15 and the electrode 19.
  • the vertical transistor 20 may be peeled off from the support substrate 15 and attached to another support substrate.
  • FIGS. 13A to 13C are vertical sectional views showing an example of a manufacturing process of the vertical transistor 20 according to the second embodiment.
  • the base substrate 21 is thinned by a polishing process and subsequent etching.
  • the base substrate 21 supported by the support substrate 15 is etched and further thinned.
  • the thickness of the base substrate 21 can be made smaller than 10 ⁇ m.
  • the drain electrode 27 is formed on the lower surface of the base substrate 21.
  • the third embodiment relates to a lateral transistor having a MESFET (Metal Semiconductor Field Effect Transistor) structure as a lateral semiconductor element.
  • MESFET Metal Semiconductor Field Effect Transistor
  • FIG. 14 is a vertical cross-sectional view of a lateral transistor 30 according to the third embodiment.
  • the lateral transistor 30 includes an epitaxial layer 32 formed on a base substrate 31, a gate electrode 33, a source electrode 34, and a drain electrode 35 on the epitaxial layer 32.
  • the gate electrode 33 is disposed between the source electrode 34 and the drain electrode 35.
  • the gate electrode 33 is in contact with the upper surface of the epitaxial layer 32 (the surface opposite to the surface in contact with the base substrate 31) to form a Schottky junction.
  • the source electrode 34 and the drain electrode 35 are in contact with the upper surface of the epitaxial layer 32 to form an ohmic junction.
  • the base substrate 31 is made of a Ga 2 O 3 based crystal containing a p-type dopant such as Mg, Be, Zn, or Fe, and has a high electric resistance.
  • the thickness of the base substrate 31 is the same as the thickness of the base substrate 11 according to the first embodiment. Since the base substrate 31 is thin, heat generated in the horizontal transistor 30 can be efficiently released from the base substrate 31 side. For this reason, the lateral transistor 30 has excellent heat dissipation characteristics.
  • the plane orientation of the main surface of the base substrate 31 is also the same as that of the base substrate 11 according to the first embodiment, and is particularly preferably (010). Note that one or two buffer layers may be inserted between the base substrate 31 and the epitaxial layer 32.
  • the buffer layer has a high resistance and can be regarded as a part of the base substrate 31.
  • the epitaxial layer 32 is made of a Ga 2 O 3 based crystal and contains an n-type dopant.
  • the concentration of the n-type dopant in the vicinity of the contact portion with the source electrode 34 and the drain electrode 35 is higher than the concentration of the n-type dopant in other portions.
  • the thickness of the epitaxial layer 32 is, for example, 0.1 to 1 ⁇ m.
  • the lateral transistor 30 Since the epitaxial layer 32 is made of a Ga 2 O 3 based crystal having a high dielectric breakdown electric field strength, the lateral transistor 30 has excellent voltage resistance. For this reason, the lateral transistor 30 has both high heat dissipation and high voltage resistance.
  • the gate electrode 33, the source electrode 34, and the drain electrode 35 are, for example, metals such as Au, Al, Ti, Sn, Ge, In, Ni, Co, Pt, W, Mo, Cr, Cu, and Pb, and these metals. It consists of an alloy containing two or more of these, a conductive compound such as ITO, or a conductive polymer.
  • a conductive polymer a polythiophene derivative (PEDOT: poly (3,4) -ethylenedioxythiophene) doped with polystyrene sulfonic acid (PSS) or a polypyrrole derivative doped with TCNA is used.
  • the gate electrode 33 may have a two-layer structure made of two different metals, for example, Al / Ti, Au / Ni, Au / Co.
  • the thickness of the depletion layer under the gate electrode 33 in the epitaxial layer 32 can be changed, and the drain current can be controlled.
  • a method for manufacturing the lateral transistor 30 according to the present embodiment will be described with a specific example.
  • the manufacturing method of the lateral transistor 30 is not limited to the following example.
  • FIGS. 15A to 15E are vertical sectional views showing an example of a manufacturing process of the lateral transistor 30 according to the third exemplary embodiment.
  • the base substrate 31 is thinned by a polishing process.
  • an epitaxial layer 32 is formed on a base substrate 31.
  • the base substrate 31 is the same substrate as the base substrate 11 according to the first embodiment, and the thickness before the polishing process is, for example, 600 ⁇ m.
  • the process of forming the epitaxial layer 32 is the same as the process of forming the epitaxial layer 12 according to the first embodiment.
  • the epitaxial layer 32 is attached to the support substrate 15 via the adhesive layer 16.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the adhesive layer 16 is the same as that used in the first embodiment.
  • the base substrate 31 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the polishing process of the base substrate 31 is the same as the polishing process of the base substrate 11 according to the first embodiment.
  • the lower surface of the base substrate 31 (the surface opposite to the surface in contact with the epitaxial layer 32) is attached to the support substrate 37.
  • the material of the support substrate 37 is not limited to a specific material. However, as will be described later, when the support substrate 37 is left as the support substrate of the lateral transistor 30, a metal such as Al, AlN, SiN, GaN, or the like is used.
  • a material having higher thermal conductivity than ⁇ -Ga 2 O 3 such as nitride, oxides such as SiO 2 and Al 2 O 3 , SiC, Si, GaAs, and diamond is preferable.
  • solder for example, Au—Sn, Sn—Ag—Cu, or Si—Ge
  • Ag paste for example, Ag paste, a resin, an inorganic material, or the like is used.
  • the epitaxial layer 32 supported by the support substrate 37 is peeled off from the support substrate 15 and the adhesive layer 16, the upper surface of the epitaxial layer 32 (the surface in contact with the base substrate 31).
  • the gate electrode 33, the source electrode 34, and the drain electrode 35 are formed on the surface opposite to the above.
  • a metal film is deposited on the entire surface of the epitaxial layer 32, and the mask pattern and the metal film thereon are removed by lift-off, whereby the gate electrode 33, A source electrode 34 and a drain electrode 35 are formed.
  • the gate electrode 33, the source electrode 34, and the drain electrode 35 are formed after the polishing process of the base substrate 31, the gate electrode 33, the source electrode 34, and the drain during the polishing process of the base substrate 31 are formed.
  • the damage of the electrode 35 can be suppressed, and the yield of the lateral transistor 30 can be improved.
  • the support substrate 37 may be left as a support substrate of the lateral transistor 30 as the final product.
  • the lateral transistor 30 may be peeled off from the support substrate 37 and attached to another support substrate.
  • FIGS. 16A to 16C are vertical sectional views showing an example of the manufacturing process of the lateral transistor 30 according to the third embodiment.
  • the base substrate 31 is thinned by a polishing process and subsequent etching.
  • the base substrate 31 supported by the support substrate 15 is etched and further thinned.
  • the thickness of the base substrate 31 can be made smaller than 10 ⁇ m.
  • the etching process of the base substrate 31 is the same as the etching process of the base substrate 11 according to the first embodiment.
  • the lower surface of the base substrate 31 is attached to the support substrate 37.
  • the epitaxial layer 32 is peeled off from the support substrate 15 and the adhesive layer 16, and the gate electrode 33, the source electrode 34, and the drain electrode 35 are formed.
  • FIGS. 17A to 17E are vertical sectional views showing an example of a manufacturing process of the lateral transistor 30 according to the third exemplary embodiment.
  • the base substrate 31 is thinned by a polishing process.
  • an epitaxial layer 32 is formed on a base substrate 31.
  • a gate electrode 33, a source electrode 34, and a drain electrode 35 are formed on the upper surface of the epitaxial layer 32.
  • a support substrate 15 having an adhesive layer 36 made of resin or the like on one side is prepared, and an epitaxial layer 32 provided with a gate electrode 33, a source electrode 34, and a drain electrode 35 is prepared.
  • the epitaxial layer 32 is attached to the support substrate 15 so that the upper surface of the substrate and the adhesive layer 36 are attached together.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the base substrate 31 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the lower surface of the base substrate 31 is attached to the support substrate 37, and the epitaxial layer 32 supported by the support substrate 37 is peeled from the support substrate 15 and the adhesive layer 36.
  • the material of the support substrate 37 is not limited to a specific material. However, as will be described later, when the support substrate 37 is left as a support substrate of the lateral transistor 30, a metal such as Al or a nitride such as AlN, SiN, or GaN is used. , oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the support substrate 37 may be left as a support substrate of the lateral transistor 30 as the final product.
  • the lateral transistor 30 may be peeled off from the support substrate 37 and attached to another support substrate.
  • FIGS. 18A to 18C are vertical sectional views showing an example of a manufacturing process of the lateral transistor 30 according to the third exemplary embodiment.
  • the base substrate 31 is thinned by polishing and subsequent etching.
  • the base substrate 31 supported by the support substrate 15 is etched and further thinned.
  • the thickness of the base substrate 31 can be made smaller than 10 ⁇ m.
  • the lower surface of the base substrate 31 is attached to the support substrate 37, and the epitaxial layer 32 supported by the support substrate 37 is peeled off from the support substrate 15 and the adhesive layer 36.
  • FIGS. 19A to 19D are vertical sectional views showing an example of a manufacturing process of the lateral transistor 30 according to the third exemplary embodiment.
  • the base substrate 31 is thinned by a polishing process.
  • an epitaxial layer 32 is formed on a base substrate 31.
  • a gate electrode 33, a source electrode 34, and a drain electrode 35 are formed on the upper surface of the epitaxial layer 32.
  • a support substrate 15 having electrodes 38a, 38b, and 38c on one surface is prepared, and a gate electrode 33, a source electrode 34, a drain electrode 35, and electrodes 38a, 38b, and 38c are connected.
  • the epitaxial layer 32 is bonded to the support substrate 15 so as to be bonded to each other.
  • the material of the support substrate 15 is not limited to a specific material. However, as will be described later, when the support substrate 15 is left as a support substrate of the lateral transistor 30, a metal such as Al, a nitride such as AlN, SiN, and GaN is used. , oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the base substrate 31 supported by the support substrate 15 is polished and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the support substrate 15 may be left as a support substrate of the lateral transistor 30 as the final product. In this case, however, the support substrate 15 must be insulative. In this case, the external power supply to the gate electrode 33, the source electrode 34, and the drain electrode 35 may be performed via the electrodes 38a, 38b, and 38c of the support substrate 15. Alternatively, the lateral transistor 30 may be peeled off from the support substrate 15 and attached to another support substrate.
  • FIGS. 20A and 20B are vertical sectional views illustrating an example of a manufacturing process of the lateral transistor 30 according to the third embodiment.
  • the base substrate 31 is thinned by polishing and subsequent etching.
  • the base substrate 31 supported by the support substrate 15 is etched and further thinned.
  • the thickness of the base substrate 31 can be made smaller than 10 ⁇ m.
  • the lateral transistor 30 may be a MISFET in which the gate electrode 33 is formed on the epitaxial layer 32 via a gate insulating film.
  • This gate insulating film is made of an insulating material such as SiO 2 , AlN, SiN, Al 2 O 3 , ⁇ - (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 1).
  • ⁇ - (Al x Ga 1-x ) 2 O 3 can be grown as a single crystal film on the ⁇ -Ga 2 O 3 crystal, and thus forms a good semiconductor insulating film interface with few interface states.
  • better gate characteristics can be obtained than when other insulating films are used.
  • the epitaxial layer 32 may be an undoped layer containing no dopant, or a p-type layer containing a p-type dopant such as Be, Mg, or Zn.
  • the manufacturing process when the lateral transistor 30 is a MISFET is obtained by adding a process of forming a gate insulating film to each manufacturing process when the horizontal transistor 30 is the above MESFET.
  • the gate insulating film is formed by, for example, a deposition method and etching.
  • the fourth embodiment relates to a Schottky diode as a vertical semiconductor element.
  • FIG. 21 is a vertical sectional view of the Schottky diode 40 according to the fourth embodiment.
  • the Schottky diode 40 is formed on the epitaxial layer 42, the ion implantation layer 41 formed on one surface of the epitaxial layer 42, and the lower surface of the epitaxial layer 42 (the surface on which the ion implantation layer 41 is provided).
  • the cathode electrode 43 in ohmic contact with the ion implantation layer 41 and the anode electrode 44 formed on the upper surface of the epitaxial layer 42 (the surface on the side where the ion implantation layer 41 is not provided) and in Schottky contact with the epitaxial layer 42 Including.
  • the Schottky diode 40 as in the Schottky diode 10 according to the first embodiment, a forward bias is applied between the anode electrode 44 and the cathode electrode 43, so that the anode electrode 44 and the epitaxial layer 42 are applied.
  • the Schottky barrier at the interface between the anode electrode 44 and the cathode electrode 43 flows.
  • a reverse bias is applied between the anode electrode 44 and the cathode electrode 43, the Schottky barrier at the interface between the anode electrode 44 and the epitaxial layer 42 becomes high, and no current flows.
  • the epitaxial layer 42 is made of a Ga 2 O 3 -based crystal and includes an n-type dopant.
  • the ion implantation layer 41 is a layer formed by implanting a high concentration n-type dopant into the epitaxial layer 42, and the concentration of the n-type dopant in the ion implantation layer 41 is the concentration of the n-type dopant in the epitaxial layer 42. Higher than. Further, since the ion implantation layer 41 is formed near the surface in the epitaxial layer 42, it is naturally thinner than the epitaxial layer 42.
  • This n-type dopant is preferably an IV group element such as Si or Sn. In particular, since Si can obtain a higher activation rate when implanted at a higher concentration than Sn, it is preferable to use Si as an n-type dopant in order to reduce conduction loss of the Schottky diode.
  • a base substrate (base substrate 45 described later) serving as a base for epitaxial growth of the epitaxial layer 42 is removed, and an ion implantation layer 41 is used as a layer in ohmic contact with the cathode electrode 43.
  • the heat radiation path to the ion implantation layer 41 side does not pass through the base substrate, and heat can be efficiently radiated.
  • the Schottky diode 40 has excellent heat dissipation characteristics.
  • the donor concentration can be increased as compared with the method of adding impurities during substrate growth, and the conduction loss of the Schottky diode can be reduced.
  • the thickness of the epitaxial layer 42 is, for example, 0.4 to 30 ⁇ m.
  • the thickness of the ion implantation layer 41 is preferably 0.05 ⁇ m or more so that the ion implantation layer 41 and the cathode electrode 43 are in ohmic contact.
  • the epitaxial layer 42 is made of a Ga 2 O 3 based crystal having a high dielectric breakdown electric field strength, a reduction in the withstand voltage of the Schottky diode 40 can be suppressed even if the base substrate 45 is removed. For this reason, the Schottky diode 40 has both high heat dissipation and high voltage resistance.
  • the anode electrode 44 and the cathode electrode 43 are made of the same material as the anode electrode 14 and the cathode electrode 13 according to the first embodiment, respectively.
  • FIGS. 22A to 22E and FIGS. 23A to 23D are vertical sectional views showing an example of the manufacturing process of the Schottky diode 40 according to the fourth embodiment.
  • the base substrate is removed by a polishing process or the like.
  • an epitaxial layer 42 is formed on the base substrate 45.
  • the base substrate 45 is the same substrate as the base substrate 11 according to the first embodiment, and has a thickness of, for example, 600 ⁇ m before performing a polishing process or the like. Note that the base substrate 45 may not contain an n-type dopant.
  • the process of forming the epitaxial layer 42 is the same as the process of forming the epitaxial layer 12 according to the first embodiment.
  • the epitaxial layer 42 is attached to the support substrate 15 via the adhesive layer 16.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the adhesive layer 16 is the same as that used in the first embodiment.
  • the base substrate 45 supported by the support substrate 15 is thinned by a polishing process, and is further removed by continuing the polishing process.
  • the method of removing the base substrate 45 is not limited to the polishing process, and other processes such as etching may be combined with the polishing process.
  • an n-type dopant is ion-implanted into the lower surface of the epitaxial layer 42.
  • the ion-implanted layer 41 is formed by activating the n-type dopant implanted into the epitaxial layer 42 by annealing.
  • This annealing treatment is performed, for example, under an inert atmosphere at 800 to 1000 ° C. for 30 minutes.
  • a cathode electrode 43 is formed on the lower surface of the epitaxial layer 42 so as to be in contact with the ion implantation layer 41. Since the concentration of the n-type dopant contained in the ion implantation layer 41 is high, the ion implantation layer 41 and the cathode electrode 43 are in ohmic contact.
  • the formation process of the cathode electrode 43 is the same as the formation process of the cathode electrode 13 according to the first embodiment.
  • a support substrate 47 having an electrode 48 on one side is prepared, and the epitaxial layer 42 is attached to the support substrate 47 so that the cathode electrode 43 and the electrode 48 are attached together.
  • the material of the support substrate 47 is not limited to a specific material. However, as will be described later, when the support substrate 47 is left as a support substrate of the Schottky diode 40, a metal such as Al or a nitride such as AlN, SiN, or GaN. , oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the electrode 48 is made of, for example, Au.
  • the cathode electrode 43 and the electrode 48 are bonded together by, for example, pressurization, pressurization with heating or ultrasonic vibration, or pressurization with pressurization and ultrasonic vibration.
  • the epitaxial layer 42 supported by the support substrate 47 is peeled off from the support substrate 15 and the adhesive layer 16.
  • an anode electrode 44 is formed on the upper surface of the epitaxial layer 42. Since the concentration of the n-type dopant contained in the region other than the ion implantation layer 41 of the epitaxial layer 42 is low, the epitaxial layer 42 and the anode electrode 44 are in Schottky contact. The formation process of the anode electrode 44 is the same as the formation process of the anode electrode 14 according to the first embodiment.
  • the support substrate 47 may be left as a support substrate of the Schottky diode 40 as the final product.
  • the external power supply to the cathode electrode 43 may be performed via the electrode 48 of the support substrate 47.
  • an external power supply may be supplied to the cathode electrode 43 through the support substrate 47 and the electrode 48.
  • the Schottky diode 40 may be peeled off from the support substrate 47 and attached to another support substrate.
  • both surfaces of a Schottky diode as a semiconductor element, a horizontal transistor, and a vertical transistor are attached to a support substrate in order to improve heat dissipation.
  • FIG. 24A is a vertical sectional view of the Schottky diode 10 according to the first embodiment in which both surfaces are attached to a support substrate.
  • the support substrate 51 has an electrode 53 on one surface, and the epitaxial layer 12 is attached to the support substrate 51 so that the anode electrode 14 and the electrode 53 are attached together.
  • the support substrate 52 has an electrode 54 on one surface, and the base substrate 11 is attached to the support substrate 52 so that the cathode electrode 13 and the electrode 54 are attached together.
  • the materials of the support substrates 51 and 52 are metals such as Al, nitrides such as AlN, SiN, and GaN, oxides such as SiO 2 and Al 2 O 3 , ⁇ -Ga 2 such as SiC, Si, GaAs, and diamond.
  • a material having higher thermal conductivity than O 3 is preferable.
  • the same configuration can be adopted when the Schottky diode 40 according to the fourth embodiment is used instead of the Schottky diode 10.
  • the epitaxial layer 42 and the ion implantation layer 41 of the Schottky diode 40 are attached to the support substrates 51 and 52, respectively.
  • FIG. 24B is a vertical cross-sectional view of the vertical transistor 20 according to the second embodiment in which both surfaces are attached to a support substrate.
  • the epitaxial layer 22 is attached to the support substrate 51 so that the source electrode 26 and the electrode 53 are attached.
  • the base substrate 21 is bonded to the support substrate 52 so that the drain electrode 27 and the electrode 54 are bonded together.
  • the external power may be supplied to the Schottky diode 10 and the vertical transistor 20 according to the present embodiment via the electrodes 53 and 54.
  • external power may be supplied through the support substrates 51 and 52 and the electrodes 53 and 54.
  • FIG. 24C is a vertical cross-sectional view of a lateral transistor 30 according to the third embodiment in which both surfaces are attached to a support substrate.
  • the support substrate 51 includes electrodes 53a, 53b, and 53c on one surface, and the epitaxial layer 32 is supported by the gate electrode 53a, the source electrode 53b, the drain electrode 53c, and the electrodes 53a, 53b, and 53c. 51 is pasted.
  • the base substrate 31 is attached to the support substrate 52.
  • the sixth embodiment relates to a Schottky diode as a vertical semiconductor element.
  • FIG. 25 is a vertical sectional view of a Schottky diode 60 according to the sixth embodiment.
  • the Schottky diode 60 includes an epitaxial layer 62, a high thermal conductive substrate 61 bonded to one surface of the epitaxial layer 62, and a lower surface of the high thermal conductive substrate 61 (a surface opposite to the surface in contact with the epitaxial layer 62).
  • the cathode electrode 63 that is in ohmic contact with the high thermal conductive substrate 61 and the upper surface of the epitaxial layer 62 (the surface opposite to the surface that is in contact with the high thermal conductive substrate 61), and is in Schottky contact with the epitaxial layer 62 And an anode electrode 64.
  • a forward bias is applied between the anode electrode 64 and the cathode electrode 63, whereby the anode electrode 64 and the epitaxial layer 62 are applied. And the Schottky barrier at the interface with the current decreases, and a current flows from the anode electrode 64 to the cathode electrode 63.
  • a reverse bias is applied between the anode electrode 64 and the cathode electrode 63, the Schottky barrier at the interface between the anode electrode 64 and the epitaxial layer 62 becomes high, and no current flows.
  • the epitaxial layer 62 is made of a Ga 2 O 3 -based crystal and includes an n-type dopant.
  • the high thermal conductive substrate 61 is made of a material having higher thermal conductivity than Ga 2 O 3 based crystal such as AlN and Si, and includes an n-type dopant.
  • the n-type dopant concentration of the high thermal conductive substrate 61 is higher than the n-type dopant concentration of the epitaxial layer 62.
  • a base substrate (base substrate 65 described later) serving as a base for epitaxial growth of the epitaxial layer 62 is removed, and a high thermal conductive substrate 61 is used as a layer in ohmic contact with the cathode electrode 63. Since the thermal conductivity of the high thermal conductive substrate 61 is higher than the thermal conductivity of the base substrate 65 made of Ga 2 O 3 based crystal, by using the high thermal conductive substrate 61 as a layer in ohmic contact with the cathode electrode 63, heat dissipation is achieved. Can be improved. For this reason, the Schottky diode 60 has excellent heat dissipation characteristics.
  • the high thermal conductivity substrate 61 has high thermal conductivity, it is not necessary to make it thin in order to improve the heat dissipation of the Schottky diode 60.
  • the thickness of the epitaxial layer 62 is, for example, 0.4 to 30 ⁇ m. Further, the thickness of the high thermal conductive substrate 61 is preferably 0.05 ⁇ m or more so that the high thermal conductive substrate 61 and the cathode electrode 63 are in ohmic contact.
  • the anode electrode 64 and the cathode electrode 63 are made of the same material as the anode electrode 14 and the cathode electrode 13 according to the first embodiment, respectively.
  • FIGS. 26A to 26E are vertical sectional views showing an example of a manufacturing process of the Schottky diode 60 according to the sixth embodiment.
  • the base substrate is removed by a polishing process.
  • an epitaxial layer 62 is formed on the base substrate 65.
  • the base substrate 65 is the same substrate as the base substrate 11 according to the first embodiment, and has a thickness of, for example, 600 ⁇ m before the polishing process or the like is performed. Note that the base substrate 65 may not contain an n-type dopant.
  • the process of forming the epitaxial layer 62 is the same as the process of forming the epitaxial layer 12 according to the first embodiment.
  • the upper surface of the epitaxial layer 62 is attached to the high thermal conductive substrate 61.
  • direct bonding such as surface activated bonding is used.
  • surface activated bonding the surfaces of the bonding surfaces of the epitaxial layer 62 and the high thermal conductive substrate 61 are removed by etching using Ar plasma, etc., and are bonded together.
  • a high-strength bond can be formed at room temperature, but heating or pressurization may be performed.
  • the surface activation bonded epitaxial layer 62 and the high thermal conductive substrate 61 are in ohmic contact at the bonding interface.
  • the base substrate 65 supported by the high thermal conductive substrate 61 is thinned by the polishing process, and is further removed by continuing the polishing process.
  • the method of removing the base substrate 65 is not limited to the polishing process, and other processes such as etching may be combined with the polishing process.
  • an anode electrode 64 is formed on the surface of the epitaxial layer 62 opposite to the high thermal conductive substrate 61. Since the concentration of the n-type dopant in the epitaxial layer 62 is low, the epitaxial layer 62 and the anode electrode 64 are in Schottky contact. The formation process of the anode electrode 64 is the same as the formation process of the anode electrode 14 according to the first embodiment.
  • a cathode electrode 63 is formed on the surface opposite to the epitaxial layer 62 of the high thermal conductive substrate 61. Since the n-type dopant concentration of the high thermal conductive substrate 61 is high, the high thermal conductive substrate 61 and the cathode electrode 63 are in ohmic contact.
  • the formation process of the cathode electrode 63 is the same as the formation process of the cathode electrode 63 according to the first embodiment.
  • the seventh embodiment relates to a vertical transistor having a MISFET structure as a vertical semiconductor element.
  • FIG. 27 is a vertical sectional view of a vertical transistor 70 according to the seventh exemplary embodiment.
  • the vertical transistor 70 includes an epitaxial layer 72, a high thermal conductive substrate 71 bonded to one surface of the epitaxial layer 72, a gate electrode 73 covered with a gate insulating film 74 and embedded in the epitaxial layer 72, and an epitaxial transistor 72.
  • Electrode 76 and drain electrode 77 formed on the surface opposite to epitaxial layer 72 of high thermal conductivity substrate 71 are included.
  • the vertical transistor 70 is a vertical semiconductor element in which a source electrode 76 and a drain electrode 77 are provided above and below the element, respectively, and current flows in the vertical direction.
  • a voltage equal to or higher than the threshold value is applied to the gate electrode 73, a channel is formed in regions on both sides of the gate electrode 73 in the epitaxial layer 72, and current flows from the source electrode 76 to the drain electrode 77.
  • the high thermal conductive substrate 71 is made of a material having higher thermal conductivity than Ga 2 O 3 based crystal such as AlN, Si, and includes an n-type dopant.
  • the n-type dopant concentration of the high thermal conductive substrate 71 is higher than the n-type dopant concentration of the epitaxial layer 72.
  • a base substrate (a base substrate 78 described later) serving as a base for epitaxial growth of the epitaxial layer 72 is removed, and a high thermal conductive substrate 71 is used as a layer in ohmic contact with the drain electrode 77. Since the thermal conductivity of the high thermal conductive substrate 71 is higher than the thermal conductivity of the base substrate 78 made of Ga 2 O 3 based crystal, by using the high thermal conductive substrate 71 as a layer in ohmic contact with the drain electrode 77, heat dissipation is achieved. Can be improved. For this reason, the vertical transistor 70 has excellent heat dissipation characteristics.
  • the high thermal conductivity substrate 71 has high thermal conductivity, it is not necessary to make it thin in order to improve the heat dissipation of the vertical transistor 70.
  • the gate electrode 73, the gate insulating film 74, the contact region 75, the source electrode 76, the drain electrode 77, and the P + region 79 are respectively the gate electrode 23, the gate insulating film 24, the contact region 25, and the contact region 25 according to the second embodiment. It is the same member as the source electrode 26, the drain electrode 27, and the P + region 28.
  • the epitaxial layer 72 includes layers 72a and 72b similar to the layers 22a and 22b of the epitaxial layer 22 according to the second embodiment.
  • the manufacturing method of the vertical transistor 70 is not limited to the following example.
  • (Semiconductor element manufacturing method) 28A to 28D are vertical sectional views showing an example of the manufacturing process of the vertical transistor 70 according to the seventh exemplary embodiment.
  • an epitaxial layer 72 is formed on a base substrate 78.
  • the base substrate 78 is the same substrate as the base substrate 11 according to the first embodiment, and the thickness before the polishing process is, for example, 600 ⁇ m. Note that the base substrate 78 may not contain an n-type dopant.
  • the process of forming the epitaxial layer 72 is the same as the process of forming the epitaxial layer 22 according to the second embodiment.
  • the upper surface of the epitaxial layer 72 is attached to the high thermal conductive substrate 71.
  • direct bonding such as surface activated bonding is used.
  • the surface activation bonded epitaxial layer 72 and the high thermal conductive substrate 71 are in ohmic contact at the bonding interface.
  • the base substrate 78 supported by the high thermal conductive substrate 71 is thinned by the polishing process, and is further removed by continuing the polishing process.
  • polishing process may be combined with other processes such as etching, and methods other than the polishing process may be used.
  • the gate electrode 73, the gate insulating film 74, the contact region 75, and the P + region 79 are formed in the epitaxial layer 72, and then the source electrode 76 is formed on the epitaxial layer 72.
  • an electrode termination structure or a passivation film may be provided on the epitaxial layer 72.
  • the steps of forming the gate electrode 73, the gate insulating film 74, the contact region 75, the P + region 79, and the source electrode 76 are the gate electrode 23, the gate insulating film 24, the contact region 25, and the P + according to the second embodiment, respectively. This is the same as the formation process of the region 28 and the source electrode 26.
  • a drain electrode 77 is formed on the surface of the high thermal conductive substrate 71 opposite to the epitaxial layer 72.
  • the formation process of the drain electrode 77 is the same as the formation process of the drain electrode 27 according to the second embodiment.
  • the eighth embodiment relates to a vertical transistor having a MISFET structure as a vertical semiconductor element.
  • FIG. 30 is a vertical sectional view of a vertical transistor 80 according to the eighth embodiment.
  • the vertical transistor 80 has a gate in a region between the epitaxial layer 82 formed on the base substrate 81, the two source electrodes 86 formed on the epitaxial layer 82, and the two source electrodes 86 on the epitaxial layer 82.
  • the vertical transistor 80 when a voltage equal to or higher than the threshold value is applied to the gate electrode 83, a channel is formed in the region under the gate electrode 83 of the p-type body region 88, and current flows from the source electrode 86 to the drain electrode 87. become.
  • the base substrate 81 and the epitaxial layer 82 are made of Ga 2 O 3 -based crystals and contain an n-type dopant.
  • This n-type dopant is preferably an IV group element such as Si or Sn.
  • the thickness of the base substrate 81 is the same as the thickness of the base substrate 11 according to the first embodiment. Since the base substrate 81 is thin, heat generated in the vertical transistor 80 can be efficiently released from the base substrate 81 side. For this reason, the vertical transistor 80 has excellent heat dissipation characteristics.
  • group IV impurities are ion-implanted into the lower surface of the epitaxial layer 82 to form an ion-implanted layer, and the drain electrode 27 may be in ohmic contact.
  • the epitaxial layer 82 is made of a Ga 2 O 3 -based crystal having a high dielectric breakdown electric field strength, the thickness of the vertical transistor 80 is reduced as compared with an element made of another semiconductor material while suppressing a decrease in the voltage resistance of the vertical transistor 80. Therefore, the entire vertical transistor 80 can be thinned to further improve heat dissipation. Thus, the vertical transistor 80 has both high heat dissipation and high voltage resistance.
  • the plane orientation of the main surface of the base substrate 81 is the same as that of the base substrate 11 according to the first embodiment, and is particularly preferably (010).
  • the thickness of the epitaxial layer 82 is, for example, 0.4 to 30 ⁇ m.
  • the gate electrode 83, the gate insulating film 84, the source electrode 86, and the drain electrode 87 are made of the same material as the gate electrode 23, the gate insulating film 24, the source electrode 26, and the drain electrode 27 according to the second embodiment. Consists of.
  • the contact region 85 is a region where the concentration of the n-type dopant formed in the epitaxial layer 82 is high, and the source electrode 86 is connected to the contact region 85.
  • This n-type dopant is preferably an IV group element such as Si or Sn.
  • Body region 88 and p + region 89 include a p-type dopant.
  • the concentration of the p-type dopant in the p + region 89 is higher than the concentration of the p-type dopant in the body region 88.
  • This p-type dopant is preferably a group II element such as Be, Mg, Zn, or Fe.
  • Body region 88 may be an i-type region formed by carrier compensation.
  • the method for manufacturing the vertical transistor 20 according to the second embodiment can be used.
  • a body region 88 and a contact region 85 are formed instead, and the source electrode 26 is formed.
  • a gate insulating film 84, a gate electrode 83, and a source electrode 86 may be formed instead.
  • the body region 88, the p + region 89, and the contact region 85 are formed, for example, by implanting a dopant into the epitaxial layer 82 by an ion implantation method.
  • the formation method of the base substrate 81, the epitaxial layer 82, and the drain electrode 87 is the same as the formation method of the base substrate 21, the epitaxial layer 22, and the drain electrode 27 of the vertical transistor 20, respectively.
  • the ninth embodiment relates to a Schottky diode as a vertical semiconductor element.
  • FIG. 31 is a vertical sectional view of a Schottky diode 90 according to the ninth embodiment.
  • the Schottky diode 90 includes a support substrate 15, a base substrate 11 attached to the support substrate, and an epitaxial layer 12 formed by epitaxial growth on the upper surface of the base substrate 11 (a surface opposite to the surface in contact with the support substrate 15).
  • the cathode electrode 13 formed on the lower surface of the support substrate 15 (the surface opposite to the surface in contact with the base substrate 11) and in ohmic contact with the support substrate 15, and the upper surface of the epitaxial layer 12 (the surface in contact with the base substrate 11).
  • An anode electrode 14 formed on the opposite surface) and in Schottky contact with the epitaxial layer 12.
  • the Schottky diode 90 by applying a forward bias between the anode electrode 14 and the cathode electrode 13, the Schottky barrier at the interface between the anode electrode 14 and the epitaxial layer 12 is lowered, and the anode electrode 14 extends to the cathode. A current flows to the electrode 13.
  • a reverse bias is applied between the anode electrode 14 and the cathode electrode 13
  • the Schottky barrier at the interface between the anode electrode 14 and the epitaxial layer 12 becomes high and no current flows.
  • the base substrate 11 is the same as that used in the first embodiment. However, since the base substrate 11 of this embodiment does not make ohmic contact with the cathode electrode, the concentration of the n-type dopant of the base substrate 11 may be, for example, about the same as that of the epitaxial layer 12.
  • the support substrate 15 is the same as that used in the first embodiment. However, in the present embodiment, since the support substrate 15 is in ohmic contact with the cathode electrode, it is made of a conductor or a semiconductor containing a high concentration of n-type dopant.
  • the base substrate 11 Since the base substrate 11 is thin, the heat generated in the Schottky diode 90 can be efficiently released from the base substrate 11 side through the support substrate 15. For this reason, the Schottky diode 90 has excellent heat dissipation characteristics.
  • the epitaxial layer 12, the cathode electrode 13, and the anode electrode 14 are the same as those used in the first embodiment.
  • the epitaxial layer 12 is made of a Ga 2 O 3 based crystal having a high breakdown field strength, the thickness of the epitaxial layer 12 is made thinner than an element made of another semiconductor material while suppressing a decrease in the voltage resistance of the Schottky diode 90. Therefore, the entire Schottky diode 90 can be thinned to further improve heat dissipation. Thus, the Schottky diode 90 has both high heat dissipation and high voltage resistance.
  • FIGS. 32A to 32E are vertical sectional views showing an example of the manufacturing process of the Schottky diode 90 according to the ninth embodiment.
  • an epitaxial layer is grown on the surface of the base substrate 11 subjected to the thinning process.
  • the base substrate 11 is attached to the support substrate 15.
  • the base substrate 11 is attached to the support substrate 15 by, for example, direct bonding such as surface activation bonding or bonding with a conductive adhesive.
  • the base substrate 11 supported by the support substrate 15 is subjected to a polishing process and thinned to a thickness of 10 ⁇ m or more and 50 ⁇ m or less.
  • the polishing process of the base substrate 11 is the same as the polishing process of the base substrate 11 according to the first embodiment.
  • the method for removing the base substrate 11 is not limited to the polishing process. Further, the polishing process may be combined with other processes such as etching. By etching, the thickness of the base substrate 11 can be made smaller than 10 ⁇ m.
  • the base substrate 11 may be peeled off from the support substrate 15 after being thinned.
  • the peeled base substrate 11 is a semiconductor substrate made of a Ga 2 O 3 based crystal and having a thickness of 0.05 ⁇ m or more and 50 ⁇ m or less, and is used for manufacturing other semiconductor elements as a base substrate for epitaxial crystal growth. Can do.
  • the surface orientation of the main surface of the base substrate 11 is preferably (010) in order to increase the thermal conductivity in the thickness direction of the base substrate 11.
  • the epitaxial layer 12 is formed on the base substrate 11.
  • the process of forming the epitaxial layer 12 is the same as the process of forming the epitaxial layer 12 according to the first embodiment.
  • the anode electrode 14 is formed on the surface of the epitaxial layer 12 opposite to the base substrate 11.
  • the formation process of the anode electrode 14 is the same as the formation process of the anode electrode 14 according to the first embodiment.
  • the cathode electrode 13 is formed on the surface of the support substrate 15 opposite to the base substrate 11.
  • the formation process of the cathode electrode 13 is the same as the formation process of the cathode electrode 13 according to the first embodiment.
  • the method for manufacturing a semiconductor element according to this embodiment can be applied to a method for manufacturing a semiconductor element having a base substrate made of a thinned Ga 2 O 3 -based crystal, such as a vertical transistor or a horizontal transistor. .
  • the tenth embodiment relates to a vertical transistor having a MISFET structure as a vertical semiconductor element.
  • FIG. 33 is a vertical sectional view of the vertical transistor 100 according to the tenth embodiment.
  • the vertical transistor 100 includes an ion implantation layer 101 formed on one surface of the epitaxial layer 22, a gate electrode 23 covered with the gate insulating film 24 and embedded in the epitaxial layer 22, and a gate in the epitaxial layer 22.
  • a drain electrode 27 formed on the lower surface of the layer 22 (the surface on the side where the ion implantation layer 101 is provided) and in ohmic contact with the ion implantation layer 101 is included.
  • the vertical transistor 100 is a vertical semiconductor device in which a source electrode 26 and a drain electrode 27 are provided above and below the device, respectively, and current flows in the vertical direction.
  • a voltage equal to or higher than the threshold value is applied to the gate electrode 23, a channel is formed in regions on both sides of the gate electrode 23 in the epitaxial layer 22, and a current flows from the source electrode 26 to the drain electrode 27.
  • the epitaxial layer 22, the gate electrode 23, the gate insulating film 24, the contact region 25, the source electrode 26, the drain electrode 27, and the P + region 28 are the same as those used in the second embodiment.
  • the ion-implanted layer 101 is a layer formed by implanting a high-concentration n-type dopant into the layer 22a of the epitaxial layer 22, and the n-type dopant concentration of the ion-implanted layer 101 is the n-type dopant of the layer 22a. Higher than the concentration of.
  • This n-type dopant is preferably an IV group element such as Si or Sn.
  • Si can obtain a higher activation rate when implanted at a higher concentration than Sn, it is preferable to use Si as an n-type dopant in order to reduce conduction loss of the Schottky diode.
  • a base substrate (a base substrate 21 described later) serving as a base for epitaxial growth of the epitaxial layer 22 is removed, and an ion implantation layer 101 is used as a layer in ohmic contact with the drain electrode 27.
  • the heat dissipation path to the ion implantation layer 101 side does not pass through the base substrate, and heat can be efficiently radiated.
  • the vertical transistor 100 has excellent heat dissipation characteristics.
  • the donor concentration can be increased as compared with the method of adding impurities during substrate growth, and the conduction loss of the Schottky diode can be reduced.
  • the epitaxial layer 22 is made of a Ga 2 O 3 based crystal having a high dielectric breakdown electric field strength, it is possible to suppress a decrease in the voltage resistance of the vertical transistor 100 even if the base substrate 21 is removed. For this reason, the vertical transistor 100 has both high heat dissipation and high voltage resistance.
  • the manufacturing method of the vertical transistor 100 is not limited to the following example.
  • FIGS. 35A to 35D are vertical sectional views showing an example of the manufacturing process of the vertical transistor 100 according to the tenth embodiment.
  • the epitaxial layer 22 is formed on the base substrate 21.
  • the base substrate 21 is the same substrate as the base substrate 11 according to the first embodiment, and the thickness before the polishing process is, for example, 600 ⁇ m. Note that the base substrate 21 may not contain an n-type dopant.
  • the process of forming the epitaxial layer 22 is the same as the process of forming the epitaxial layer 22 according to the second embodiment.
  • the layer 22 b of the epitaxial layer 22 is attached to the support substrate 15 via the adhesive layer 16.
  • the material of the support substrate 15 is, for example, metal, resin, ceramic or the like, but is not limited thereto.
  • the adhesive layer 16 is the same as that used in the first embodiment.
  • the base substrate 21 supported by the support substrate 15 is thinned by a polishing process, and is further removed by continuing the polishing process.
  • polishing process may be combined with other processes such as etching, and methods other than the polishing process may be used.
  • n-type dopant is ion-implanted into the lower surface of the layer 22 a of the epitaxial layer 22.
  • the ion-implanted layer 101 is formed by activating the n-type dopant implanted into the layer 22a by annealing.
  • This annealing treatment is performed, for example, under an inert atmosphere at 800 to 1000 ° C. for 30 minutes.
  • the lower surface of the layer 22a (the surface on which the ion implantation layer 101 is formed) is attached to the support substrate 102.
  • the material of the support substrate 102 is, for example, metal, resin, ceramic, or the like, but is not limited thereto.
  • solder eg, Au—Sn, Sn—Ag—Cu, or Si—Ge
  • Ag paste e.g, Ag paste, a resin, an inorganic material, or the like is used.
  • the gate electrode 23, the gate insulating film 24, Contact region 25 and P + region 28 are formed, and then source electrode 26 is formed on epitaxial layer 22. Further, an electrode termination structure or a passivation film may be provided on the epitaxial layer 22.
  • the steps of forming the gate electrode 23, the gate insulating film 24, the contact region 25, the P + region 28, and the source electrode 26 are respectively the gate electrode 23, the gate insulating film 24, the contact region 25, and the P + according to the second embodiment. This is the same as the formation process of the region 28 and the source electrode 26.
  • a support substrate 103 having an electrode 104 on one surface is prepared, and the epitaxial layer 22 is attached to the support substrate 103 so that the source electrode 26 and the electrode 104 are attached together. Then, the epitaxial layer 22 supported by the support substrate 103 is peeled from the support substrate 102, and the drain electrode 27 is formed on the lower surface of the layer 22a.
  • the material of the support substrate 103 is not limited to a specific material, but as will be described later, when the support substrate 103 is left as the support substrate of the vertical transistor 100, a metal such as Al, or a nitride such as AlN, SiN, or GaN is used. things, oxides such as SiO 2, Al 2 O 3, SiC, Si, GaAs, diamond, etc., it is preferable than ⁇ -Ga 2 O 3 is a material having high thermal conductivity.
  • the formation process of the drain electrode 27 is the same as the formation process of the drain electrode 27 according to the first embodiment.
  • the support substrate 103 may be left as a support substrate of the vertical transistor 100 as the final product.
  • the external power supply to the source electrode 26 may be performed via the electrode 104 of the support substrate 103.
  • an external power source may be supplied to the source electrode 26 through the support substrate 103 and the electrode 104.
  • the vertical transistor 100 may be peeled off from the supporting substrate 103 and attached to another supporting substrate.
  • the semiconductor element is not limited to those disclosed in the above embodiment, the structure comprises an epitaxial layer made of Ga 2 O 3 system Ga 2 O 3 based crystal base substrate and epitaxially grown thereon comprising a crystal, or
  • the present invention can be applied to any semiconductor element having a structure including an ion-implanted layer containing a high concentration dopant formed in the epitaxial layer after removing the base substrate.
  • Ga 2 O 3 -based semiconductor element excellent in heat dissipation characteristics and voltage resistance, a method for manufacturing the same, a semiconductor substrate that can be used for manufacturing the semiconductor element, and a crystal multilayer structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

　放熱特性及び耐電圧性に優れたＧａ２Ｏ３系の半導体素子及びその製造方法、並びにその半導体素子の製造に用いることができる半導体基板及び結晶積層構造体を提供する。　一実施の形態として、０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板１１と、Ｇａ２Ｏ３系結晶からなり、下地基板１１上にエピタキシャル成長したエピタキシャル層１２と、を有するショットキーダイオード１０を提供する。

Description

半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
　本発明は、半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体に関する。
　従来の半導体素子として、高濃度のｎ型ドーパントを含むｎ＋半導体層と、その上に形成された比較的低濃度のｎ型ドーパントを含むｎ－半導体層とを有する、Ｇａ２Ｏ３系のショットキーダイオードが知られている（例えば、特許文献１参照）。ｎ＋半導体層とｎ－半導体層は、ともにＧａ２Ｏ３系半導体からなる。
　このショットキーダイオードにおいて、ｎ＋半導体層は、ｎ＋半導体層に接続される電極とオーミック接触し、ｎ－半導体層は、ｎ－半導体層に接続される電極とショットキー接触する。
特開２０１３―１０２０８１号公報
　特許文献１においては、ｎ＋半導体層としてβ－Ｇａ２Ｏ３基板が用いられ、このβ－Ｇａ２Ｏ３基板の厚さが６００μｍと大きい。Ｇａ２Ｏ３の熱伝導率は、一般に知られているＳｉやＧａＡｓ等の半導体材料の熱伝導率よりも低いため、Ｇａ２Ｏ３基板を含むＧａ２Ｏ３系の素子は、同じ厚さのＳｉ基板等を含む素子と比較して、電流の大きさに対する発熱量が大きい。
　このため、特許文献１に開示されたショットキーダイオードにおいては、動作時に生じた熱をｎ＋半導体層側から逃がすことが難しく、放熱特性に乏しい。また、耐電圧性が大きく低下するため、ｎ－半導体層の薄型化により放熱性の向上を図ることは困難である。
　したがって、本発明の目的は、放熱特性及び耐電圧性に優れたＧａ２Ｏ３系の半導体素子及びその製造方法、並びにその半導体素子の製造に用いることができる半導体基板及び結晶積層構造体を提供することにある。
　本発明の一態様は、上記目的を達成するために、以下の［１］～［８］の半導体素子を提供する。
［１］０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板と、Ｇａ２Ｏ３系結晶からなり、前記下地基板上にエピタキシャル成長したエピタキシャル層と、を有する半導体素子。
［２］前記下地基板の厚さが１０μｍ未満である、前記［１］に記載の半導体素子。
［３］前記下地基板の主面の面方位が（０１０）である、前記［１］又は［２］に記載の半導体素子。
［４］前記下地基板及び前記エピタキシャル層が電流経路となる縦型の素子である、前記［１］又は［２］に記載の半導体素子。
［５］前記下地基板が電流経路とならない横型の素子である、前記［１］又は［２］に記載の半導体素子。
［６］前記下地基板と前記エピタキシャル層のそれぞれが、他の基板に貼り付けられた、前記［１］又は［２］に記載の半導体素子。
［７］ｎ型ドーパントを含むＧａ２Ｏ３系結晶からなるエピタキシャル層と、前記エピタキシャル層の表面に形成された、前記エピタキシャル層よりも高濃度のｎ型ドーパントを含むイオン注入層と、前記エピタキシャル層に接続されるアノード電極と、前記イオン注入層に接続されるカソード電極と、を有する、半導体素子。
［８］前記エピタキシャル層と前記イオン注入層のそれぞれが、他の基板に貼り付けられた、前記［７］に記載の半導体素子。
　また、本発明の他の態様は、上記目的を達成するために、以下の［９］～［１４］の半導体素子の製造方法を提供する。
［９］Ｇａ２Ｏ３系結晶からなる下地基板上にＧａ２Ｏ３系結晶をエピタキシャル成長させて、エピタキシャル層を形成する工程と、前記下地基板を薄くして、その厚さを０．０５μｍ以上かつ５０μｍ以下にする工程と、を含む、半導体素子の製造方法。
［１０］前記下地基板を１０μｍ未満の厚さになるように薄くする、前記［９］に記載の半導体素子の製造方法。
［１１］研磨処理により前記下地基板を薄くする、前記［９］に記載の半導体素子の製造方法。
［１２］研磨処理と前記研磨処理後のエッチングにより前記下地基板を薄くする、前記［９］又は［１０］に記載の半導体素子の製造方法。
［１３］前記エピタキシャル層はｎ型ドーパントを含み、前記下地基板を薄くして最終的に除去した後、前記下地基板が位置していた側の前記エピタキシャル層の表面にｎ型ドーパントをイオン注入し、前記エピタキシャル層よりも高濃度のｎ型ドーパントを含むイオン注入層を前記表面に形成する、前記［９］に記載の半導体素子の製造方法。
［１４］前記エピタキシャル層を支持基板に貼り付けた状態で前記下地基板を薄くする、前記［９］～［１１］、［１３］のいずれか１項に記載の半導体素子の製造方法。
　また、本発明の他の態様は、上記目的を達成するために、以下の［１５］、［１６］の半導体基板を提供する。
［１５］Ｇａ２Ｏ３系結晶からなり、０．０５μｍ以上かつ５０μｍ以下の厚さを有する、半導体基板。
［１６］主面の面方位が（０１０）である、前記［１５］に記載の半導体基板。
　また、本発明の他の態様は、上記目的を達成するために、以下の［１７］～［１９］の結晶積層構造体を提供する。
［１７］０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板と、Ｇａ２Ｏ３系結晶からなり、前記下地基板上にエピタキシャル成長したエピタキシャル層と、を有する結晶積層構造体。
［１８］前記下地基板の厚さが１０μｍ未満である、前記［１７］に記載の結晶積層構造体。
［１９］前記下地基板の主面の面方位が（０１０）である、前記［１７］又は［１８］に記載の結晶積層構造体。
　本発明によれば、放熱特性及び耐電圧性に優れたＧａ２Ｏ３系の半導体素子及びその製造方法、並びにその半導体素子の製造に用いることができる半導体基板及び結晶積層構造体を提供することができる。
図１は、第１の実施の形態に係るショットキーダイオードの垂直断面図である。 図２Ａは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２Ｂは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２Ｃは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２Ｄは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３Ａは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３Ｂは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図４Ａは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図４Ｂは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図４Ｃは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図５Ａは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図５Ｂは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図５Ｃは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図５Ｄは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図５Ｅは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図６Ａは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図６Ｂは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図６Ｃは、第１の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図７は、第２の実施の形態に係る縦型トランジスタの垂直断面図である。 図８Ａは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図８Ｂは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図８Ｃは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図８Ｄは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図９Ａは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図９Ｂは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図９Ｃは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１０Ａは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１０Ｂは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１０Ｃは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１１Ａは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１１Ｂは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１１Ｃは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１１Ｄは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１２は、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１３Ａは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１３Ｂは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１３Ｃは、第２の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図１４は、第３の実施の形態に係る横型トランジスタの垂直断面図である。 図１５Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１５Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１５Ｃは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１５Ｄは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１５Ｅは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１６Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１６Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１６Ｃは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１７Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１７Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１７Ｃは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１７Ｄは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１７Ｅは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１８Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１８Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１８Ｃは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１９Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１９Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１９Ｃは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図１９Ｄは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図２０Ａは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図２０Ｂは、第３の実施の形態に係る横型トランジスタの製造工程の一例を表す垂直断面図である。 図２１は、第４の実施の形態に係るショットキーダイオードの垂直断面図である。 図２２Ａは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２２Ｂは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２２Ｃは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２２Ｄは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２２Ｅは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２３Ａは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２３Ｂは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２３Ｃは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２３Ｄは、第４の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２４Ａは、両面が支持基板に貼り付けられたショットキーダイオードの垂直断面図である。 図２４Ｂは、両面が支持基板に貼り付けられた縦型トランジスタの垂直断面図である。 図２４Ｃは、両面が支持基板に貼り付けられた横型トランジスタの垂直断面図である。 図２５は、第６の実施の形態に係るショットキーダイオードの垂直断面図である。 図２６Ａは、第６の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２６Ｂは、第６の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２６Ｃは、第６の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２６Ｄは、第６の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２６Ｅは、第６の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図２７は、第７の実施の形態に係る縦型トランジスタの垂直断面図である。 図２８Ａは、第７の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図２８Ｂは、第７の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図２８Ｃは、第７の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図２８Ｄは、第７の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図２９は、第７の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３０は、第８の実施の形態に係る縦型トランジスタの垂直断面図である。 図３１は、第９の実施の形態に係るショットキーダイオードの垂直断面図である。 図３２Ａは、第９の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３２Ｂは、第９の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３２Ｃは、第９の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３２Ｄは、第９の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３２Ｅは、第９の実施の形態に係るショットキーダイオードの製造工程の一例を表す垂直断面図である。 図３３は、第１０の実施の形態に係る縦型トランジスタの垂直断面図である。 図３４Ａは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３４Ｂは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３４Ｃは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３４Ｄは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３５Ａは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３５Ｂは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３５Ｃは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。 図３５Ｄは、第１０の実施の形態に係る縦型トランジスタの製造工程の一例を表す垂直断面図である。
〔第１の実施の形態〕
　第１の実施の形態は、縦型の半導体素子としてのショットキーダイオードについての形態である。
（半導体素子の構造）
　図１は、第１の実施の形態に係るショットキーダイオード１０の垂直断面図である。ショットキーダイオード１０は、下地基板１１と、下地基板１１上にエピタキシャル成長により形成されるエピタキシャル層１２と、下地基板１１の下面（エピタキシャル層１２に接する面の反対側の面）上に形成され、下地基板１１とオーミック接触するカソード電極１３と、エピタキシャル層１２の上面（下地基板１１に接する面の反対側の面）上に形成され、エピタキシャル層１２とショットキー接触するアノード電極１４とを含む。
　ショットキーダイオード１０においては、アノード電極１４とカソード電極１３との間に順方向バイアスを印加することにより、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が低下し、アノード電極１４からカソード電極１３へ電流が流れる。一方、アノード電極１４とカソード電極１３との間に逆方向バイアスを印加したときは、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が高くなり、電流は流れない。
　下地基板１１及びエピタキシャル層１２は、Ｇａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。下地基板１１のｎ型ドーパントの濃度は、エピタキシャル層１２のｎ型ドーパントの濃度よりも高い。
　ここで、Ｇａ２Ｏ３系結晶は、Ｇａ２Ｏ３結晶、又は、Ａｌ、Ｉｎ等の置換型不純物を含むＧａ２Ｏ３結晶である。Ｇａ２Ｏ３系結晶は単結晶であることが好ましい。また、Ｇａ２Ｏ３系結晶はβ型であることが好ましい。
　下地基板１１は、ショットキーダイオード１０の製造過程において薄型化加工が施されるため、従来の半導体素子に用いられる下地基板よりも薄い。下地基板１１が薄いため、ショットキーダイオード１０に生じた熱を下地基板１１側から効率的に逃がすことができる。このため、ショットキーダイオード１０は優れた放熱特性を有する。放熱効果をより高めるため、下地基板１１の厚さは５０μｍ以下であることが好ましい。下地基板１１の厚さが薄いほど、ショットキーダイオード１０の放熱特性が向上する。
　研磨処理により下地基板１１を薄くする場合、基板面内の厚さのばらつきを抑えるために、下地基板１１の厚さを１０μｍ以上にすることが好ましい。
　上記の研磨処理の後にエッチングにより下地基板１１をさらに薄くする場合、下地基板１１の厚さを１０μｍ未満にして、放熱効果をより高めることができる。ただし、カソード電極１３とオーミック接触させるために、下地基板１１の厚さは０．０５μｍ以上であることが好ましい。
　なお、Ｇａ２Ｏ３系結晶は、従来、半導体基板や半導体層に一般的に用いられるＳｉ、ＳｉＣ、ＧａＮ等の半導体材料と比較して、絶縁破壊電界強度が高く、ショットキーダイオード１０の耐電圧性の低下を抑えつつ、エピタキシャル層１２の厚さも薄くすることができるため、ショットキーダイオード１０全体を薄型化し、より放熱性を高めることもできる。このように、ショットキーダイオード１０は、高い放熱性と高い耐電圧性を併せ持つ。
　下地基板１１の主面は、例えば、β－Ｇａ２Ｏ３系単結晶の（１００）面から５０°以上９０°以下回転させた面である。すなわち、下地基板１１において主面と（１００）面のなす角θ（０＜θ≦９０°）が５０°以上である。（１００）面から５０°以上９０°以下回転させた面として、例えば、（０１０）面、（００１）面、（－２０１）面、（１０１）面、及び（３１０）面が存在する。
　下地基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、下地基板１１上にβ－Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに、β－Ｇａ２Ｏ３系結晶の原料の下地基板１１からの再蒸発を効果的に抑えることができる。具体的には、β－Ｇａ２Ｏ３系結晶を成長温度５００℃で成長させたときに再蒸発する原料の割合を０％としたとき、下地基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、再蒸発する原料の割合を４０％以下に抑えることができる。そのため、供給する原料の６０％以上をβ－Ｇａ２Ｏ３系結晶の形成に用いることができ、β－Ｇａ２Ｏ３系結晶の成長速度や製造コストの観点から好ましい。
　β－Ｇａ２Ｏ３結晶においては、ｃ軸を軸として（１００）面を５２．５°回転させると（３１０）面と一致し、９０°回転させると（０１０）面と一致する。また、ｂ軸を軸として（１００）面を５３．８°回転させると（１０１）面と一致し、７６．３°回転させると（００１）面と一致し、５３．８°回転させると（－２０１）面と一致する。
　また、下地基板１１の主面は、例えば、（０１０）面、又は（０１０）面から３７．５°以内の角度範囲で回転させた面である。この場合、下地基板１１とエピタキシャル層１２との界面を急峻にし、また、エピタキシャル層１２の厚さを高精度で制御することができる。また、エピタキシャル層１２の元素の取り込み量のムラを抑制し、エピタキシャル層１２を均質化することが可能である。なお、ｃ軸を軸として（０１０）面を３７．５°回転させると（３１０）面と一致する。
　また、β型のＧａ２Ｏ３系結晶は、［０１０］方向（ｂ軸方向）の熱伝導率が高いことが知られている。例えば、β型のＧａ２Ｏ３結晶の［１００］方向（ａ軸方向）の熱伝導率が１３．６Ｗ／（ｍ・Ｋ）なのに対し、［０１０］方向（ｂ軸方向）の熱伝導率は２２．８Ｗ／（ｍ・Ｋ）であり、［１００］方向の熱伝導率の２倍近い。
　このため、下地基板１１の主面の面方位を（０１０）とすることにより、下地基板１１の厚さ方向の熱伝導率を高めることができる。したがって、下地基板１１の主面の面方位が（０１０）であることが好ましい。
　エピタキシャル層１２の厚さは、例えば、０．４～３０μｍである。
　アノード電極１４は、Ｐｔ、Ｎｉ等の金属からなる。アノード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ又はＰｔ／Ａｌ、を有してもよい。なお、エピタキシャル層１２に電極終端構造を設けてもよい。この電極終端構造として、例えば、エピタキシャル層１２の表面上のアノード電極１４の両側に絶縁膜が形成されたフィールドプレート構造、エピタキシャル層１２の表面のアノード電極１４の両側にアクセプタイオンが注入されたガードリング構造、エピタキシャル層１２の表面のアノード電極１４の両側が除去されたメサ構造およびそれらを組み合わせて用いることができる。
　カソード電極１３は、Ｔｉ等の金属からなる。カソード電極１３は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。
　以下に、本実施の形態に係るショットキーダイオード１０の製造方法について、具体例を挙げて説明する。なお、ショットキーダイオード１０の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法１）
　図２Ａ～図２Ｄ、図３Ａ、図３Ｂは、第１の実施の形態に係るショットキーダイオード１０の製造工程の一例を表す垂直断面図である。図２Ａ～図２Ｄ、図３Ａ、図３Ｂに示される例では、下地基板１１は研磨処理により薄くされる。
　まず、図２Ａに示されるように、下地基板１１上にエピタキシャル層１２を形成する。
　下地基板１１は、例えば、ＥＦＧ法で育成した高濃度のｎ型ドーパントを含むβ－Ｇａ２Ｏ３単結晶を、所望の厚さにスライス、研磨加工することにより得られる。研磨処理を施す前の下地基板１１の厚さは、例えば、６００μｍである。
　エピタキシャル層１２は、例えば、ＨＶＰＥ法、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、又は分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法により、β－Ｇａ２Ｏ３単結晶が下地基板１１上にエピタキシャル成長することにより形成される。
　エピタキシャル層１２にｎ型ドーパントを導入する方法としては、例えば、ｎ型ドーパントを含んだＧａ２Ｏ３結晶膜をエピタキシャル成長させる方法や、Ｇａ２Ｏ３結晶膜を成長させた後でイオン注入法によりｎ型ドーパントを注入する方法がある。
　次に、図２Ｂに示されるように、樹脂等からなる接着層１６を介してエピタキシャル層１２を支持基板１５に貼り付ける。
　ここで、支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。
　次に、図２Ｃに示されるように、支持基板１５に支持される下地基板１１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　下地基板１１の研磨処理は、例えば、コロイダルシリカをスラリーとして用いるＣＭＰ（Chemical Mechanical Polishing）である。
　なお、下地基板１１を薄くした後に支持基板１５から剥離してもよい。それにより、１０μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板１１と、Ｇａ２Ｏ３系結晶からなり、下地基板１１上にエピタキシャル成長したエピタキシャル層１２と、を有する結晶積層構造体が得られる。
　次に、図２Ｄに示されるように、下地基板１１の下面（エピタキシャル層１２に接している面の反対側の面）上にカソード電極１３を形成する。
　例えば、フォトリソグラフィによりマスクパターンを下地基板１１上に形成した後、Ｔｉ／Ａｕ等の金属膜を下地基板１１上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより、カソード電極１３が形成される。
　下地基板１１に含まれるｎ型ドーパントの濃度が高いため、下地基板１１とカソード電極１３はオーミック接触する。
　次に、図３Ａに示されるように、一方の面に電極１８を有する支持基板１７を用意し、カソード電極１３と電極１８を貼り合わせるようにして下地基板１１を支持基板１７に貼り付ける。
　支持基板１７の材料は、特定のものに限定されないが、後述するように、ショットキーダイオード１０の支持基板として支持基板１７を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。電極１８は、例えば、Ａｕからなる。カソード電極１３と電極１８は、例えば、加圧や、加熱若しくは超音波振動を伴う加圧、又は加圧及び超音波振動を伴う加圧により貼り合わされる。
　次に、図３Ｂに示されるように、支持基板１７に支持された状態のエピタキシャル層１２を支持基板１５及び接着層１６から剥離し、エピタキシャル層１２の上面（下地基板１１に接している面の反対側の面）上にアノード電極１４を形成する。
　例えば、フォトリソグラフィによりマスクパターンをエピタキシャル層１２上に形成した後、Ｐｔ／Ａｕ等の金属膜をエピタキシャル層１２上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより、アノード電極１４が形成される。
　エピタキシャル層１２に含まれるｎ型ドーパントの濃度が低いため、エピタキシャル層１２とアノード電極１４はショットキー接触する。
　本製造方法によれば、下地基板１１の研磨処理の後にアノード電極１４を形成するため、下地基板１１の研磨処理時のアノード電極１４の破損を抑制し、ショットキーダイオード１０の歩留まり向上を図ることができる。
　なお、最終製品としてのショットキーダイオード１０の支持基板として支持基板１７を残してもよい。この場合、カソード電極１３への外部電源の供給は、支持基板１７の電極１８を介して行ってもよい。また、支持基板１７が導電性を有する場合は、支持基板１７及び電極１８を介してカソード電極１３へ外部電源を供給してもよい。また、ショットキーダイオード１０を支持基板１７から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法２）
　図４Ａ～図４Ｃは、第１の実施の形態に係るショットキーダイオード１０の製造工程の一例を表す垂直断面図である。図４Ａ～図４Ｃに示される例では、下地基板１１は研磨処理とその後のエッチングにより薄くされる。
　まず、図４Ａに示されるように、図２Ａ～図２Ｃに示される、下地基板１１を研磨処理により薄くするまでの工程を実施する。
　次に、図４Ｂに示されるように、支持基板１５に支持される下地基板１１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板１１の厚さを１０μｍよりも小さくすることができる。
　この下地基板１１に施されるエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）等のドライエッチングや、Ｈ２ＳＯ４やＨ３ＰＯ４等をエッチャントとして用いるウェットエッチングである。
　なお、下地基板１１を薄くした後に支持基板１５から剥離してもよい。それにより、０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板１１と、Ｇａ２Ｏ３系結晶からなり、下地基板１１上にエピタキシャル成長したエピタキシャル層１２と、を有する結晶積層構造体が得られる。
　次に、図４Ｃに示されるように、下地基板１１の下面上にカソード電極１３を形成する。
　その後、図３Ａ、図３Ｂに示される工程と同様に、下地基板１１を支持基板１７に貼り付け、エピタキシャル層１２を支持基板１５及び接着層１６から剥離し、アノード電極１４を形成する。
（半導体素子の製造方法３）
　図５Ａ～図５Ｅは、第１の実施の形態に係るショットキーダイオード１０の製造工程の一例を表す垂直断面図である。図５Ａ～図５Ｅに示される例では、下地基板１１は研磨処理により薄くされる。
　まず、図５Ａに示されるように、下地基板１１上にエピタキシャル層１２を形成する。
　次に、図５Ｂに示されるように、エピタキシャル層１２の上面（下地基板１１に接している面の反対側の面）上にアノード電極１４を形成する。
　次に、図５Ｃに示されるように、一方の面に電極１９を有する支持基板１５を用意し、アノード電極１４と電極１９を貼り合わせるようにしてエピタキシャル層１２を支持基板１５に貼り付ける。この支持基板１５の材料は、特定のものに限定されないが、後述するように、ショットキーダイオード１０の支持基板として支持基板１５を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　電極１９は、例えば、Ａｕからなる。アノード電極１４と電極１９は、例えば、加圧や、加熱若しくは超音波振動を伴う加圧、又は加圧及び超音波振動を伴う加圧により貼り合わされる。
　次に、図５Ｄに示されるように、支持基板１５に支持される下地基板１１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　次に、図５Ｅに示されるように、下地基板１１の下面（エピタキシャル層１２に接している面の反対側の面）上にカソード電極１３を形成する。
　なお、最終製品としてのショットキーダイオード１０の支持基板として支持基板１５を残してもよい。この場合、アノード電極１４への外部電源の供給は、支持基板１５の電極１９を介して行ってもよい。また、支持基板１５が導電性を有する場合は、支持基板１５及び電極１９を介してアノード電極１４へ外部電源を供給してもよい。また、ショットキーダイオード１０を支持基板１５から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法４）
　図６Ａ～図６Ｃは、第１の実施の形態に係るショットキーダイオード１０の製造工程の一例を表す垂直断面図である。図６Ａ～図６Ｃに示される例では、下地基板１１は研磨処理とその後のエッチングにより薄くされる。
　まず、図６Ａに示されるように、図５Ａ～図５Ｄに示される、下地基板１１を研磨処理により薄くするまでの工程を実施する。
　次に、図６Ｂに示されるように、支持基板１５に支持される下地基板１１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板１１の厚さを１０μｍよりも小さくすることができる。
　次に、図６Ｃに示されるように、下地基板１１の下面上にカソード電極１３を形成する。
　なお、下地基板１１の研磨処理及びエッチングの後にアノード電極１４を形成してもよい。
〔第２の実施の形態〕
　第２の実施の形態は、縦型の半導体素子としてのＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）構造を有する縦型トランジスタについての形態である。
（半導体素子の構造）
　図７は、第２の実施の形態に係る縦型トランジスタ２０の垂直断面図である。縦型トランジスタ２０は、下地基板２１上に形成されたエピタキシャル層２２と、ゲート絶縁膜２４に覆われてエピタキシャル層２２中に埋め込まれたゲート電極２３と、エピタキシャル層２２中のゲート電極２３の両側にそれぞれ形成されたコンタクト領域２５と、コンタクト領域２５の両側に形成されたＰ＋領域２８と、エピタキシャル層２２上に形成され、コンタクト領域２５に接続されたソース電極２６と、下地基板２１のエピタキシャル層２２と反対側の面上に形成されたドレイン電極２７と、を含む。
　縦型トランジスタ２０は、ソース電極２６とドレイン電極２７がそれぞれ素子の上下に設けられ、縦方向に電流が流れる縦型半導体素子である。ゲート電極２３に閾値以上の電圧を印加すると、エピタキシャル層２２中のゲート電極２３の両側の領域にチャネルが形成され、ソース電極２６からドレイン電極２７へ電流が流れるようになる。
　下地基板２１は、Ｇａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。下地基板２１のｎ型ドーパントの濃度は、エピタキシャル層２２のｎ型ドーパントの濃度よりも高い。
　下地基板２１の厚さは、第１の実施の形態に係る下地基板１１の厚さと同様である。下地基板２１が薄いため、縦型トランジスタ２０に生じた熱を下地基板２１側から効率的に逃がすことができる。このため、縦型トランジスタ２０は優れた放熱特性を有する。
　エピタキシャル層２２は絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、縦型トランジスタ２０の耐電圧性の低下を抑えつつ、他の半導体材料で製造された素子よりもその厚さも薄くすることができるため、縦型トランジスタ２０全体を薄型化し、より放熱性を高めることもできる。このように、縦型トランジスタ２０は、高い放熱性と高い耐電圧性を併せ持つ。
　また、下地基板２１の主面の面方位も、第１の実施の形態に係る下地基板１１と同様であり、特に、（０１０）であることが好ましい。
　エピタキシャル層２２は、Ｇａ２Ｏ３系結晶からなり、低濃度のｎ型ドーパントを含む層２２ａの上にアンドープ又はｐ型ドーパントを含む層２２ｂを積層した積層構造を有する。ｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。ｐ型ドーパントは、Ｂｅ、Ｍｇ、Ｚｎ等のＩＩ族元素、又はＦｅであることが好ましい。ゲート電極２３は、主に層２２ｂ内に形成される。
　例えば、低濃度のｎ型ドーパントを含む層２２ａの厚さは０．４～４０μｍであり、アンドープ又はｐ型ドーパントを含む層２２ｂの厚さは０．１～１０μｍである。
　ゲート電極２３、ソース電極２６、及びドレイン電極２７は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極２３は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
　ゲート絶縁膜２４は、ＳｉＯ２、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３、β－（ＡｌｘＧａ１－ｘ）２Ｏ３（０≦ｘ≦１）等の絶縁材料からなる。中でも、β－（ＡｌｘＧａ１－ｘ）２Ｏ３はβ－Ｇａ２Ｏ３結晶上に単結晶膜として成長させることができるため、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりも良好なゲート特性が得られる。
　コンタクト領域２５は、エピタキシャル層２２の層２２ｂ中に形成されたｎ型ドーパントの濃度が高い領域である。Ｐ＋領域２８は、エピタキシャル層２２の層２２ｂ中に形成されたｐ型ドーパントの濃度が高い領域である。コンタクト領域２５、Ｐ＋領域２８は、ともにソース電極２６とオーミック接触する。
　以下に、本実施の形態に係る縦型トランジスタ２０の製造方法について、具体例を挙げて説明する。なお、縦型トランジスタ２０の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法１）
　図８Ａ～図８Ｄ、図９Ａ～図９Ｃは、第２の実施の形態に係る縦型トランジスタ２０の製造工程の一例を表す垂直断面図である。図８Ａ～図８Ｄ、図９Ａ～図９Ｃに示される例では、下地基板２１は研磨処理により薄くされる。
　まず、図８Ａに示されるように、下地基板２１上にエピタキシャル層２２を形成する。
　下地基板２１は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理を施す前の厚さは、例えば、６００μｍである。エピタキシャル層２２の形成工程は、第１の実施の形態に係るエピタキシャル層１２の形成工程と同様であるが、エピタキシャル成長の途中でドーピングするドーパントを変更することにより、層２２ａと層２２ｂを形成する。
　次に、図８Ｂに示されるように、エピタキシャル層２２中にゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、及びＰ＋領域２８を形成する。
　まず、エピタキシャル層２２の上面（下地基板２１に接する面の反対側の面）にｎ型ドーパントを高濃度でイオン注入し、コンタクト領域２５を形成する。また、ｐ型ドーパントを高濃度でイオン注入し、Ｐ＋領域２８を形成する。その後、窒素等の雰囲気下でアニール処理を施し、注入ダメージを回復させる。
　続いて、コンタクト領域２５を分断するように、ドライエッチングによりエピタキシャル層２２に溝を形成し、その溝中にゲート絶縁膜２４に覆われたゲート電極２３を埋め込む。具体的には、例えば、堆積法とエッチングにより溝の底面と側面上にゲート絶縁膜２４を形成し、その上に堆積法とエッチングによりゲート電極２３を形成し、最後に堆積法とエッチング加工によりゲート電極２３上のゲート絶縁膜２４を形成する。
　次に、図８Ｃに示されるように、接着層１６を介してエピタキシャル層２２を支持基板１５に貼り付ける。この支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。接着層１６は、第１の実施の形態において用いられるものと同様のものである。
　次に、図８Ｄに示されるように、支持基板１５に支持される下地基板２１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　下地基板２１の研磨工程は、第１の実施の形態に係る下地基板１１の研磨工程と同様である。
　次に、図９Ａに示されるように、下地基板２１の下面（エピタキシャル層２２に接している面の反対側の面）上にドレイン電極２７を形成する。
　例えば、フォトリソグラフィによりマスクパターンを下地基板２１上に形成した後、金属膜を下地基板２１上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより、ドレイン電極２７が形成される。
　次に、図９Ｂに示されるように、一方の面に電極１８を有する支持基板１７を用意し、ドレイン電極２７と電極１８を貼り合わせるようにして下地基板２１を支持基板１７に貼り付ける。この支持基板１７の材料は、特定のものに限定されないが、後述するように、縦型トランジスタ２０の支持基板として支持基板１７を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。電極１８は、第１の実施の形態において用いられるものと同様のものである。
　次に、図９Ｃに示されるように、支持基板１７に支持された状態のエピタキシャル層２２を支持基板１５及び接着層１６から剥離した後、エピタキシャル層２２の上面（下地基板２１に接している面の反対側の面）上にソース電極２６を形成する。
　例えば、フォトリソグラフィによりマスクパターンをエピタキシャル層２２上に形成した後、Ｐｔ／Ａｕ等の金属膜をエピタキシャル層２２上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより、ソース電極２６が形成される。
　本製造方法によれば、下地基板２１の研磨処理の後にソース電極２６を形成するため、下地基板２１の研磨処理時のソース電極２６の破損を抑制し、縦型トランジスタ２０の歩留まり向上を図ることができる。
　なお、最終製品としての縦型トランジスタ２０の支持基板として支持基板１７を残してもよい。この場合、ドレイン電極２７への外部電源の供給は、支持基板１７の電極１８を介して行ってもよい。また、支持基板１７が導電性を有する場合は、支持基板１７及び電極１８を介してドレイン電極２７へ外部電源を供給してもよい。また、縦型トランジスタ２０を支持基板１７から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法２）
　図１０Ａ～図１０Ｃは、第２の実施の形態に係る縦型トランジスタ２０の製造工程の一例を表す垂直断面図である。図１０Ａ～図１０Ｃに示される例では、下地基板２１は研磨処理とその後のエッチングにより薄くされる。
　まず、図１０Ａに示されるように、図８Ａ～図８Ｄに示される、下地基板２１を研磨処理により薄くするまでの工程を実施する。
　次に、図１０Ｂに示されるように、支持基板１５に支持される下地基板２１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板２１の厚さを１０μｍよりも小さくすることができる。
　下地基板２１のエッチング工程は、第１の実施の形態に係る下地基板１１のエッチング工程と同様である。
　次に、図１０Ｃに示されるように、下地基板２１の下面上にドレイン電極２７を形成する。
　その後、図９Ｂ、図９Ｃに示される工程と同様に、下地基板２１を支持基板１７に貼り付け、エピタキシャル層２２を支持基板１５及び接着層１６から剥離し、ソース電極２６を形成する。
（半導体素子の製造方法３）
　図１１Ａ～図１１Ｄ、図１２は、第２の実施の形態に係る縦型トランジスタ２０の製造工程の一例を表す垂直断面図である。図１１Ａ～図１１Ｄ、図１２に示される例では、下地基板２１は研磨処理により薄くされる。
　まず、図１１Ａに示されるように、下地基板２１上にエピタキシャル層２２を形成する。
　次に、図１１Ｂに示されるように、エピタキシャル層２２中にゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、及びＰ＋領域２８を形成し、その後、エピタキシャル層２２上にソース電極２６を形成する。
　次に、図１１Ｃに示されるように、一方の面に電極１９を有する支持基板１５を用意し、ソース電極２６と電極１９を貼り合わせるようにしてエピタキシャル層２２を支持基板１５に貼り付ける。この支持基板１５の材料は、特定のものに限定されないが、後述するように、縦型トランジスタ２０の支持基板として支持基板１５を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　次に、図１１Ｄに示されるように、支持基板１５に支持される下地基板２１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　次に、図１２に示されるように、下地基板２１の下面（エピタキシャル層２２に接している面の反対側の面）上にドレイン電極２７を形成する。
　なお、最終製品としての縦型トランジスタ２０の支持基板として支持基板１５を残してもよい。この場合、ソース電極２６への外部電源の供給は、支持基板１５の電極１９を介して行ってもよい。また、支持基板１５が導電性を有する場合は、支持基板１５及び電極１９を介してソース電極２６へ外部電源を供給してもよい。また、縦型トランジスタ２０を支持基板１５から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法４）
　図１３Ａ～図１３Ｃは、第２の実施の形態に係る縦型トランジスタ２０の製造工程の一例を表す垂直断面図である。図１３Ａ～図１３Ｃに示される例では、下地基板２１は研磨処理とその後のエッチングにより薄くされる。
　まず、図１３Ａに示されるように、図１１Ａ～図１１Ｄに示される、下地基板２１を研磨処理により薄くするまでの工程を実施する。
　次に、図１３Ｂに示されるように、支持基板１５に支持される下地基板２１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板２１の厚さを１０μｍよりも小さくすることができる。
　次に、図１３Ｃに示されるように、下地基板２１の下面上にドレイン電極２７を形成する。
〔第３の実施の形態〕
　第３の実施の形態は、横型の半導体素子としてのＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）構造を有する横型トランジスタについての形態である。
（半導体素子の構造）
　図１４は、第３の実施の形態に係る横型トランジスタ３０の垂直断面図である。横型トランジスタ３０は、下地基板３１上に形成されたエピタキシャル層３２と、エピタキシャル層３２上のゲート電極３３、ソース電極３４、及びドレイン電極３５を含む。ゲート電極３３は、ソース電極３４とドレイン電極３５との間に配置される。
　ゲート電極３３はエピタキシャル層３２の上面（下地基板３１に接している面の反対側の面）に接触してショットキー接合を形成する。また、ソース電極３４及びドレイン電極３５は、エピタキシャル層３２の上面に接触してオーミック接合を形成する。
　下地基板３１は、Ｍｇ、Ｂｅ、Ｚｎ、Ｆｅ等のｐ型ドーパントを含むＧａ２Ｏ３系結晶からなり、高い電気抵抗を有する。
　下地基板３１の厚さは、第１の実施の形態に係る下地基板１１の厚さと同様である。下地基板３１が薄いため、横型トランジスタ３０に生じた熱を下地基板３１側から効率的に逃がすことができる。このため、横型トランジスタ３０は優れた放熱特性を有する。
　また、下地基板３１の主面の面方位も、第１の実施の形態に係る下地基板１１と同様であり、特に、（０１０）であることが好ましい。なお、下地基板３１とエピタキシャル層３２の間に、１層又は２層のバッファ層を挿入してもよい。バッファ層は高抵抗であり、下地基板３１の一部とみなすことができる。
　エピタキシャル層３２はＧａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。ソース電極３４及びドレイン電極３５との接触部付近におけるｎ型ドーパントの濃度は、他の部分におけるｎ型ドーパントの濃度よりも高い。エピタキシャル層３２の厚さは、例えば、０．１～１μｍである。
　エピタキシャル層３２は、絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、横型トランジスタ３０は優れた耐電圧性を有する。このため、横型トランジスタ３０は、高い放熱性と高い耐電圧性を併せ持つ。
　ゲート電極３３、ソース電極３４、及びドレイン電極３５は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（ＰＳＳ）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極３３は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
　横型トランジスタ３０においては、ゲート電極３３に印加するバイアス電圧を制御することにより、エピタキシャル層３２内のゲート電極３３下の空乏層の厚さを変化させ、ドレイン電流を制御することができる。
　以下に、本実施の形態に係る横型トランジスタ３０の製造方法について、具体例を挙げて説明する。なお、横型トランジスタ３０の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法１）
　図１５Ａ～図１５Ｅは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図１５Ａ～図１５Ｅに示される例では、下地基板３１は研磨処理により薄くされる。
　まず、図１５Ａに示されるように、下地基板３１上にエピタキシャル層３２を形成する。
　下地基板３１は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理を施す前の厚さは、例えば、６００μｍである。エピタキシャル層３２の形成工程は、第１の実施の形態に係るエピタキシャル層１２の形成工程と同様である。
　次に、図１５Ｂに示されるように、接着層１６を介してエピタキシャル層３２を支持基板１５に貼り付ける。この支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。接着層１６は、第１の実施の形態において用いられるものと同様のものである。
　次に、図１５Ｃに示されるように、支持基板１５に支持される下地基板３１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　下地基板３１の研磨工程は、第１の実施の形態に係る下地基板１１の研磨工程と同様である。
　次に、図１５Ｄに示されるように、下地基板３１の下面（エピタキシャル層３２に接している面の反対側の面）を支持基板３７に貼り付ける。ここで、支持基板３７の材料は、特定のものに限定されないが、後述するように、横型トランジスタ３０の支持基板として支持基板３７を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　下地基板３１の支持基板３７への貼り付けには、はんだ（例えばＡｕ－Ｓｎ、Ｓｎ－Ａｇ－Ｃｕ、又はＳｉ－Ｇｅ）やＡｇペースト、樹脂、無機材料等が用いられる。
　次に、図１５Ｅに示されるように、支持基板３７に支持された状態のエピタキシャル層３２を支持基板１５及び接着層１６から剥離した後、エピタキシャル層３２の上面（下地基板３１に接している面の反対側の面）上にゲート電極３３、ソース電極３４、及びドレイン電極３５を形成する。
　例えば、フォトリソグラフィによりマスクパターンをエピタキシャル層３２上に形成した後、金属膜をエピタキシャル層３２上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより、ゲート電極３３、ソース電極３４、及びドレイン電極３５が形成される。
　本製造方法によれば、下地基板３１の研磨処理の後にゲート電極３３、ソース電極３４、及びドレイン電極３５を形成するため、下地基板３１の研磨処理時のゲート電極３３、ソース電極３４、及びドレイン電極３５の破損を抑制し、横型トランジスタ３０の歩留まり向上を図ることができる。
　なお、最終製品としての横型トランジスタ３０の支持基板として支持基板３７を残してもよい。また、横型トランジスタ３０を支持基板３７から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法２）
　図１６Ａ～図１６Ｃは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図１６Ａ～図１６Ｃに示される例では、下地基板３１は研磨処理とその後のエッチングにより薄くされる。
　まず、図１６Ａに示されるように、図１５Ａ～図１５Ｃに示される、下地基板３１を研磨処理により薄くするまでの工程を実施する。
　次に、図１６Ｂに示されるように、支持基板１５に支持される下地基板３１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板３１の厚さを１０μｍよりも小さくすることができる。
　下地基板３１のエッチング工程は、第１の実施の形態に係る下地基板１１のエッチング工程と同様である。
　次に、図１６Ｃに示されるように、下地基板３１の下面を支持基板３７に貼り付ける。
　その後、図１５Ｅに示される工程と同様に、エピタキシャル層３２を支持基板１５及び接着層１６から剥離し、ゲート電極３３、ソース電極３４、及びドレイン電極３５を形成する。
（半導体素子の製造方法３）
　図１７Ａ～図１７Ｅは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図１７Ａ～図１７Ｅに示される例では、下地基板３１は研磨処理により薄くされる。
　まず、図１７Ａに示されるように、下地基板３１上にエピタキシャル層３２を形成する。
　次に、図１７Ｂに示されるように、エピタキシャル層３２の上面上にゲート電極３３、ソース電極３４、及びドレイン電極３５を形成する。
　次に、図１７Ｃに示されるように、一方の面に樹脂等からなる接着層３６を有する支持基板１５を用意し、ゲート電極３３、ソース電極３４、及びドレイン電極３５が設けられたエピタキシャル層３２の上面と接着層３６とを貼り合わせるようにしてエピタキシャル層３２を支持基板１５に貼り付ける。この支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。
　次に、図１７Ｄに示されるように、支持基板１５に支持される下地基板３１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　次に、図１７Ｅに示されるように、下地基板３１の下面を支持基板３７に貼り付け、支持基板３７に支持された状態のエピタキシャル層３２を支持基板１５及び接着層３６から剥離する。この支持基板３７の材料は、特定のものに限定されないが、後述するように、横型トランジスタ３０の支持基板として支持基板３７を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　なお、最終製品としての横型トランジスタ３０の支持基板として支持基板３７を残してもよい。また、横型トランジスタ３０を支持基板３７から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法４）
　図１８Ａ～図１８Ｃは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図１８Ａ～図１８Ｃに示される例では、下地基板３１は研磨処理とその後のエッチングにより薄くされる。
　まず、図１８Ａに示されるように、図１７Ａ～図１７Ｄに示される、下地基板３１を研磨処理により薄くするまでの工程を実施する。
　次に、図１８Ｂに示されるように、支持基板１５に支持される下地基板３１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板３１の厚さを１０μｍよりも小さくすることができる。
　次に、図１８Ｃに示されるように、下地基板３１の下面を支持基板３７に貼り付け、支持基板３７に支持された状態のエピタキシャル層３２を支持基板１５及び接着層３６から剥離する。
（半導体素子の製造方法５）
　図１９Ａ～図１９Ｄは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図１９Ａ～図１９Ｄに示される例では、下地基板３１は研磨処理により薄くされる。
　まず、図１９Ａに示されるように、下地基板３１上にエピタキシャル層３２を形成する。
　次に、図１９Ｂに示されるように、エピタキシャル層３２の上面上にゲート電極３３、ソース電極３４、及びドレイン電極３５を形成する。
　次に、図１９Ｃに示されるように、一方の面に電極３８ａ、３８ｂ、３８ｃを有する支持基板１５を用意し、ゲート電極３３、ソース電極３４、ドレイン電極３５と電極３８ａ、３８ｂ、３８ｃとをそれぞれ貼り合わせるようにしてエピタキシャル層３２を支持基板１５に貼り付ける。この支持基板１５の材料は、特定のものに限定されないが、後述するように、横型トランジスタ３０の支持基板として支持基板１５を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　次に、図１９Ｄに示されるように、支持基板１５に支持される下地基板３１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　なお、最終製品としての横型トランジスタ３０の支持基板として支持基板１５を残してもよい。ただし、この場合、支持基板１５は絶縁性でなければならない。また、この場合、ゲート電極３３、ソース電極３４、ドレイン電極３５への外部電源の供給は、支持基板１５の電極３８ａ、３８ｂ、３８ｃを介して行ってもよい。また、横型トランジスタ３０を支持基板１５から剥離して他の支持基板に貼り付けてもよい。
（半導体素子の製造方法６）
　図２０Ａ、図２０Ｂは、第３の実施の形態に係る横型トランジスタ３０の製造工程の一例を表す垂直断面図である。図２０Ａ、図２０Ｂに示される例では、下地基板３１は研磨処理とその後のエッチングにより薄くされる。
　まず、図２０Ａに示されるように、図１９Ａ～図１９Ｄに示される、下地基板３１を研磨処理により薄くするまでの工程を実施する。
　次に、図２０Ｂに示されるように、支持基板１５に支持される下地基板３１にエッチングを施し、さらに薄くする。このエッチングにより、下地基板３１の厚さを１０μｍよりも小さくすることができる。
（変形例）
　横型トランジスタ３０は、ゲート電極３３がゲート絶縁膜を介してエピタキシャル層３２上に形成されたＭＩＳＦＥＴであってもよい。
　このゲート絶縁膜は、ＳｉＯ２、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３、β－（ＡｌｘＧａ１－ｘ）２Ｏ３（０≦ｘ≦１）等の絶縁材料からなる。中でも、β－（ＡｌｘＧａ１－ｘ）２Ｏ３はβ－Ｇａ２Ｏ３結晶上に単結晶膜として成長させることができるため、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりも良好なゲート特性が得られる。
　この場合、エピタキシャル層３２は、ドーパントを含まないアンドープ層や、Ｂｅ、Ｍｇ、Ｚｎ等のｐ型ドーパントを含むｐ型層であってもよい。
　横型トランジスタ３０がＭＩＳＦＥＴである場合の製造工程は、上記のＭＥＳＦＥＴである場合のそれぞれの製造工程に、ゲート絶縁膜を形成する工程を加えたものである。ゲート絶縁膜は、例えば、堆積法とエッチングにより形成される。
〔第４の実施の形態〕
　第４の実施の形態は、縦型の半導体素子としてのショットキーダイオードについての形態である。
（半導体素子の構造）
　図２１は、第４の実施の形態に係るショットキーダイオード４０の垂直断面図である。ショットキーダイオード４０は、エピタキシャル層４２と、エピタキシャル層４２の一方の表面に形成されたイオン注入層４１と、エピタキシャル層４２の下面（イオン注入層４１が設けられている側の面）上に形成され、イオン注入層４１とオーミック接触するカソード電極４３と、エピタキシャル層４２の上面（イオン注入層４１が設けられていない側の面）上に形成され、エピタキシャル層４２とショットキー接触するアノード電極４４とを含む。
　ショットキーダイオード４０においては、第１の実施の形態に係るショットキーダイオード１０と同様に、アノード電極４４とカソード電極４３との間に順方向バイアスを印加することにより、アノード電極４４とエピタキシャル層４２との界面のショットキー障壁が低下し、アノード電極４４からカソード電極４３へ電流が流れる。一方、アノード電極４４とカソード電極４３との間に逆方向バイアスを印加したときは、アノード電極４４とエピタキシャル層４２との界面のショットキー障壁が高くなり、電流は流れない。
　エピタキシャル層４２は、第１の実施の形態に係るエピタキシャル層１２と同様に、Ｇａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。
　イオン注入層４１は、エピタキシャル層４２中に高濃度のｎ型ドーパントを注入することにより形成される層であり、イオン注入層４１のｎ型ドーパントの濃度は、エピタキシャル層４２のｎ型ドーパントの濃度よりも高い。また、イオン注入層４１は、エピタキシャル層４２中の表面近傍に形成されるため、当然、エピタキシャル層４２よりも薄い。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。特に、Ｓｉの方がＳｎよりも高濃度注入時に高い活性化率を得られるため、ショットキーダイオードの導通損失を低減するためにＳｉをｎ型ドーパントとして用いることが好ましい。
　ショットキーダイオード４０においては、エピタキシャル層４２のエピタキシャル成長の下地となる下地基板（後述する下地基板４５）が除去され、カソード電極４３とオーミック接触する層としてイオン注入層４１が用いられる。このため、イオン注入層４１側への放熱経路が下地基板を通らず、効率的に放熱することができる。このため、ショットキーダイオード４０は優れた放熱特性を有する。さらに、イオン注入技術を用いることにより、基板育成時に不純物を添加する方法よりもドナー濃度を高めることができ、ショットキーダイオードの導通損失を低減できる。
　エピタキシャル層４２の厚さは、例えば、０．４～３０μｍである。また、イオン注入層４１の厚さは、イオン注入層４１とカソード電極４３をオーミック接触させるために、０．０５μｍ以上であることが好ましい。
　エピタキシャル層４２は、絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、下地基板４５を除去してもショットキーダイオード４０の耐電圧性の低下を抑えることができる。このため、ショットキーダイオード４０は、高い放熱性と高い耐電圧性を併せ持つ。
　アノード電極４４及びカソード電極４３は、第１の実施の形態に係るアノード電極１４及びカソード電極１３とそれぞれ同じ材料からなる。
（半導体素子の製造方法）
　図２２Ａ～図２２Ｅ、図２３Ａ～図２３Ｄは、第４の実施の形態に係るショットキーダイオード４０の製造工程の一例を表す垂直断面図である。図２２Ａ～図２２Ｅ、図２３Ａ～図２３Ｄに示される例では、下地基板は研磨処理等により除去される。
　まず、図２２Ａに示されるように、下地基板４５上にエピタキシャル層４２を形成する。
　下地基板４５は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理等を施す前の厚さは、例えば、６００μｍである。なお、下地基板４５は、ｎ型ドーパントを含んでいなくてもよい。エピタキシャル層４２の形成工程は、第１の実施の形態に係るエピタキシャル層１２の形成工程と同様である。
　次に、図２２Ｂに示されるように、接着層１６を介してエピタキシャル層４２を支持基板１５に貼り付ける。この支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。接着層１６は、第１の実施の形態において用いられるものと同様のものである。
　次に、図２２Ｃに示されるように、支持基板１５に支持される下地基板４５を研磨処理により薄くし、さらに研磨処理を続けることにより、最終的に除去する。
　なお、下地基板４５を除去する方法は研磨処理に限られず、また、研磨処理にエッチング等の他の処理を組み合わせてもよい。
　次に、図２２Ｄに示されるように、エピタキシャル層４２の下面にｎ型ドーパントをイオン注入する。
　次に、図２２Ｅに示されるように、エピタキシャル層４２に注入したｎ型ドーパントをアニール処理により活性化させることにより、イオン注入層４１を形成する。このアニール処理は、例えば、不活性雰囲気下で８００～１０００℃、３０分の条件で実施される。
　次に、図２３Ａに示されるように、エピタキシャル層４２の下面上に、イオン注入層４１に接触するようにカソード電極４３を形成する。イオン注入層４１に含まれるｎ型ドーパントの濃度が高いため、イオン注入層４１とカソード電極４３はオーミック接触する。カソード電極４３の形成工程は、第１の実施の形態に係るカソード電極１３の形成工程と同様である。
　次に、図２３Ｂに示されるように、一方の面に電極４８を有する支持基板４７を用意し、カソード電極４３と電極４８を貼り合わせるようにしてエピタキシャル層４２を支持基板４７に貼り付ける。
　支持基板４７の材料は、特定のものに限定されないが、後述するように、ショットキーダイオード４０の支持基板として支持基板４７を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。電極４８は、例えば、Ａｕからなる。カソード電極４３と電極４８は、例えば、加圧や、加熱若しくは超音波振動を伴う加圧、又は加圧及び超音波振動を伴う加圧により貼り合わされる。
　次に、図２３Ｃに示されるように、支持基板４７に支持された状態のエピタキシャル層４２を支持基板１５及び接着層１６から剥離する。
　次に、図２３Ｄに示されるように、エピタキシャル層４２の上面上にアノード電極４４を形成する。エピタキシャル層４２のイオン注入層４１以外の領域に含まれるｎ型ドーパントの濃度が低いため、エピタキシャル層４２とアノード電極４４はショットキー接触する。アノード電極４４の形成工程は、第１の実施の形態に係るアノード電極１４の形成工程と同様である。
　なお、最終製品としてのショットキーダイオード４０の支持基板として支持基板４７を残してもよい。この場合、カソード電極４３への外部電源の供給は、支持基板４７の電極４８を介して行ってもよい。また、支持基板４７が導電性を有する場合は、支持基板４７及び電極４８を介してカソード電極４３へ外部電源を供給してもよい。また、ショットキーダイオード４０を支持基板４７から剥離して他の支持基板に貼り付けてもよい。
〔第５の実施の形態〕
　第５の実施の形態は、放熱性向上のために半導体素子としてのショットキーダイオード、横型トランジスタ、及び縦型トランジスタの両面を支持基板に貼り付けた形態である。
（半導体素子の構造）
　図２４Ａは、両面が支持基板に貼り付けられた第１の実施の形態に係るショットキーダイオード１０の垂直断面図である。
　支持基板５１は、一方の面に電極５３を有し、アノード電極１４と電極５３を貼り合わせるようにしてエピタキシャル層１２が支持基板５１に貼り付けられる。支持基板５２は、一方の面に電極５４を有し、カソード電極１３と電極５４を貼り合わせるようにして下地基板１１が支持基板５２に貼り付けられる。
　支持基板５１、５２の材料は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　なお、ショットキーダイオード１０の代わりに第４の実施の形態に係るショットキーダイオード４０を用いる場合も、同様の構成をとることができる。この場合、ショットキーダイオード４０のエピタキシャル層４２、イオン注入層４１は、支持基板５１、５２にそれぞれ貼り付けられる。
　図２４Ｂは、両面が支持基板に貼り付けられた第２の実施の形態に係る縦型トランジスタ２０の垂直断面図である。
　ソース電極２６と電極５３を貼り合わせるようにしてエピタキシャル層２２が支持基板５１に貼り付けられる。ドレイン電極２７と電極５４を貼り合わせるようにして下地基板２１が支持基板５２に貼り付けられる。
　本実施の形態に係るショットキーダイオード１０及び縦型トランジスタ２０には、電極５３、５４を介して外部電源を供給してもよい。また、支持基板５１、５２が導電性を有する場合は、支持基板５１、５２及び電極５３、５４を介して外部電源を供給してもよい。
　図２４Ｃは、両面が支持基板に貼り付けられた第３の実施の形態に係る横型トランジスタ３０の垂直断面図である。
　支持基板５１は、一方の面に電極５３ａ、５３ｂ、５３ｃを有し、ゲート電極５３ａ、ソース電極５３ｂ、ドレイン電極５３ｃと電極５３ａ、５３ｂ、５３ｃを貼り合わせるようにして、エピタキシャル層３２が支持基板５１に貼り付けられる。一方、下地基板３１は支持基板５２に貼り付けられる。
　上記のように、半導体素子の両面を支持基板に貼り付けることにより、両面から効率的に放熱することができるようになるため、半導体素子の放熱効率を向上させることができる。
〔第６の実施の形態〕
　第６の実施の形態は、縦型の半導体素子としてのショットキーダイオードについての形態である。
（半導体素子の構造）
　図２５は、第６の実施の形態に係るショットキーダイオード６０の垂直断面図である。ショットキーダイオード６０は、エピタキシャル層６２と、エピタキシャル層６２の一方の面に貼り合わされた高熱伝導基板６１と、高熱伝導基板６１の下面（エピタキシャル層６２と接している面の反対側の面）上に形成され、高熱伝導基板６１とオーミック接触するカソード電極６３と、エピタキシャル層６２の上面（高熱伝導基板６１と接している面の反対側の面）上に形成され、エピタキシャル層６２とショットキー接触するアノード電極６４とを含む。
　ショットキーダイオード６０においては、第１の実施の形態に係るショットキーダイオード１０と同様に、アノード電極６４とカソード電極６３との間に順方向バイアスを印加することにより、アノード電極６４とエピタキシャル層６２との界面のショットキー障壁が低下し、アノード電極６４からカソード電極６３へ電流が流れる。一方、アノード電極６４とカソード電極６３との間に逆方向バイアスを印加したときは、アノード電極６４とエピタキシャル層６２との界面のショットキー障壁が高くなり、電流は流れない。
　エピタキシャル層６２は、第１の実施の形態に係るエピタキシャル層１２と同様に、Ｇａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。
　高熱伝導基板６１は、ＡｌＮ、Ｓｉ等の、Ｇａ２Ｏ３系結晶よりも高い熱伝導性を有する材料からなり、ｎ型ドーパントを含む。高熱伝導基板６１のｎ型ドーパントの濃度は、エピタキシャル層６２のｎ型ドーパントの濃度よりも高い。
　ショットキーダイオード６０においては、エピタキシャル層６２のエピタキシャル成長の下地となる下地基板（後述する下地基板６５）が除去され、カソード電極６３とオーミック接触する層として高熱伝導基板６１が用いられる。高熱伝導基板６１の熱伝導率は、Ｇａ２Ｏ３系結晶からなる下地基板６５の熱伝導率よりも高いため、カソード電極６３とオーミック接触する層として高熱伝導基板６１を用いることにより、放熱性を向上させることができる。このため、ショットキーダイオード６０は優れた放熱特性を有する。
　また、高熱伝導基板６１は熱伝導率が高いため、ショットキーダイオード６０の放熱性を向上させるために薄くする必要がない。
　エピタキシャル層６２の厚さは、例えば、０．４～３０μｍである。また、高熱伝導基板６１の厚さは、高熱伝導基板６１とカソード電極６３をオーミック接触させるために、０．０５μｍ以上であることが好ましい。
　アノード電極６４及びカソード電極６３は、第１の実施の形態に係るアノード電極１４及びカソード電極１３とそれぞれ同じ材料からなる。
　以下に、本実施の形態に係るショットキーダイオード６０の製造方法について、具体例を挙げて説明する。なお、ショットキーダイオード６０の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法）
　図２６Ａ～図２６Ｅは、第６の実施の形態に係るショットキーダイオード６０の製造工程の一例を表す垂直断面図である。図２６Ａ～図２６Ｅに示される例では、下地基板は研磨処理により除去される。
　まず、図２６Ａに示されるように、下地基板６５上にエピタキシャル層６２を形成する。
　下地基板６５は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理等を施す前の厚さは、例えば、６００μｍである。なお、下地基板６５は、ｎ型ドーパントを含んでいなくてもよい。エピタキシャル層６２の形成工程は、第１の実施の形態に係るエピタキシャル層１２の形成工程と同様である。
　次に、図２６Ｂに示されるように、エピタキシャル層６２の上面を高熱伝導基板６１に貼り付ける。エピタキシャル層６２の高熱伝導基板６１への貼り付けには、例えば、表面活性化接合等の直接接合が用いられる。表面活性化接合を用いる場合には、エピタキシャル層６２と高熱伝導基板６１のそれぞれの接合面の表面を、Ａｒプラズマを用いたエッチング等により除去して活性化させ、貼り合わせる。この方法によれば、常温で強度の高い接合を形成することができるが、加熱や加圧を施してもよい。表面活性化接合されたエピタキシャル層６２と高熱伝導基板６１は、その接合界面においてオーミック接触する。
　次に、図２６Ｃに示されるように、高熱伝導基板６１に支持される下地基板６５を研磨処理により薄くし、さらに研磨処理を続けることにより、最終的に除去する。
　なお、下地基板６５を除去する方法は研磨処理に限られず、また、研磨処理にエッチング等の他の処理を組み合わせてもよい。
　次に、図２６Ｄに示されるように、エピタキシャル層６２の高熱伝導基板６１の反対側の面上にアノード電極６４を形成する。エピタキシャル層６２のｎ型ドーパントの濃度が低いため、エピタキシャル層６２とアノード電極６４はショットキー接触する。アノード電極６４の形成工程は、第１の実施の形態に係るアノード電極１４の形成工程と同様である。
　次に、図２６Ｅに示されるように、高熱伝導基板６１のエピタキシャル層６２の反対側の面上にカソード電極６３を形成する。高熱伝導基板６１のｎ型ドーパントの濃度が高いため、高熱伝導基板６１とカソード電極６３はオーミック接触する。カソード電極６３の形成工程は、第１の実施の形態に係るカソード電極６３の形成工程と同様である。
〔第７の実施の形態〕
　第７の実施の形態は、縦型の半導体素子としてのＭＩＳＦＥＴ構造を有する縦型トランジスタについての形態である。
（半導体素子の構造）
　図２７は、第７の実施の形態に係る縦型トランジスタ７０の垂直断面図である。縦型トランジスタ７０は、エピタキシャル層７２と、エピタキシャル層７２の一方の面に貼り合わされた高熱伝導基板７１と、ゲート絶縁膜７４に覆われてエピタキシャル層７２中に埋め込まれたゲート電極７３と、エピタキシャル層７２中のゲート電極７３の両側にそれぞれ形成されたコンタクト領域７５と、コンタクト領域７５の両側に形成されたＰ＋領域７９と、エピタキシャル層７２上に形成され、コンタクト領域７５に接続されたソース電極７６と、高熱伝導基板７１のエピタキシャル層７２と反対側の面上に形成されたドレイン電極７７と、を含む。
　縦型トランジスタ７０は、ソース電極７６とドレイン電極７７がそれぞれ素子の上下に設けられ、縦方向に電流が流れる縦型半導体素子である。ゲート電極７３に閾値以上の電圧を印加すると、エピタキシャル層７２中のゲート電極７３の両側の領域にチャネルが形成され、ソース電極７６からドレイン電極７７へ電流が流れるようになる。
　高熱伝導基板７１は、ＡｌＮ、Ｓｉ等の、Ｇａ２Ｏ３系結晶よりも高い熱伝導性を有する材料からなり、ｎ型ドーパントを含む。高熱伝導基板７１のｎ型ドーパントの濃度は、エピタキシャル層７２のｎ型ドーパントの濃度よりも高い。
　縦型トランジスタ７０においては、エピタキシャル層７２のエピタキシャル成長の下地となる下地基板（後述する下地基板７８）が除去され、ドレイン電極７７とオーミック接触する層として高熱伝導基板７１が用いられる。高熱伝導基板７１の熱伝導率は、Ｇａ２Ｏ３系結晶からなる下地基板７８の熱伝導率よりも高いため、ドレイン電極７７とオーミック接触する層として高熱伝導基板７１を用いることにより、放熱性を向上させることができる。このため、縦型トランジスタ７０は優れた放熱特性を有する。
　また、高熱伝導基板７１は熱伝導率が高いため、縦型トランジスタ７０の放熱性を向上させるために薄くする必要がない。
　ゲート電極７３、ゲート絶縁膜７４、コンタクト領域７５、ソース電極７６、及びドレイン電極７７、Ｐ＋領域７９は、それぞれ第２の実施の形態に係るゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、ソース電極２６、ドレイン電極２７、Ｐ＋領域２８と同様の部材である。また、エピタキシャル層７２は、第２の実施の形態に係るエピタキシャル層２２の層２２ａ、２２ｂと同様の層７２ａ、７２ｂからなる。
　以下に、本実施の形態に係る縦型トランジスタ７０の製造方法について、下地基板７８を除去する方法の具体例を挙げて説明する。なお、縦型トランジスタ７０の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法）
　図２８Ａ～図２８Ｄは、第７の実施の形態に係る縦型トランジスタ７０の製造工程の一例を表す垂直断面図である。
　まず、図２８Ａに示されるように、下地基板７８上にエピタキシャル層７２を形成する。
　下地基板７８は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理を施す前の厚さは、例えば、６００μｍである。なお、下地基板７８は、ｎ型ドーパントを含んでいなくてもよい。エピタキシャル層７２の形成工程は、第２の実施の形態に係るエピタキシャル層２２の形成工程と同様である。
　次に、図２８Ｂに示されるように、エピタキシャル層７２の上面を高熱伝導基板７１に貼り付ける。エピタキシャル層７２の高熱伝導基板７１への貼り付けには、例えば、表面活性化接合等の直接接合が用いられる。表面活性化接合されたエピタキシャル層７２と高熱伝導基板７１は、その接合界面においてオーミック接触する。
　次に、図２８Ｃに示されるように、高熱伝導基板７１に支持される下地基板７８を研磨処理により薄くし、さらに研磨処理を続けることにより、最終的に除去する。
　なお、この研磨処理にエッチング等の他の処理を組み合わせてもよく、また、研磨処理以外の方法を用いてもよい。
　次に、図２８Ｄに示されるように、エピタキシャル層７２中にゲート電極７３、ゲート絶縁膜７４、コンタクト領域７５、及びＰ＋領域７９を形成し、その後、エピタキシャル層７２上にソース電極７６を形成する。また、エピタキシャル層７２上に電極終端構造やパッシベーション膜を設けてもよい。
　ゲート電極７３、ゲート絶縁膜７４、コンタクト領域７５、Ｐ＋領域７９、ソース電極７６の形成工程は、それぞれ第２の実施の形態に係るゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、Ｐ＋領域２８、ソース電極２６の形成工程と同様である。
　次に、図２９に示されるように、高熱伝導基板７１のエピタキシャル層７２の反対側の面上にドレイン電極７７を形成する。
　ドレイン電極７７の形成工程は、第２の実施の形態に係るドレイン電極２７の形成工程と同様である。
〔第８の実施の形態〕
　第８の実施の形態は、縦型の半導体素子としてのＭＩＳＦＥＴ構造を有する縦型トランジスタについての形態である。
（半導体素子の構造）
　図３０は、第８の実施の形態に係る縦型トランジスタ８０の垂直断面図である。縦型トランジスタ８０は、下地基板８１上に形成されたエピタキシャル層８２と、エピタキシャル層８２上に形成された２つのソース電極８６と、エピタキシャル層８２上の２つのソース電極８６の間の領域にゲート絶縁膜８４を介して形成されたゲート電極８３と、エピタキシャル層８２中の２つのソース電極８６の下にそれぞれ形成されたｎ型のコンタクト領域８５と、２つのコンタクト領域８５をそれぞれ囲むｐ型のボディ領域８８と、２つのコンタクト領域８５の外側に形成されたｐ＋領域８９と、下地基板８１のエピタキシャル層８２と反対側の面上に形成されたドレイン電極８７と、を含む。
　縦型トランジスタ８０においては、ゲート電極８３に閾値以上の電圧を印加すると、ｐ型のボディ領域８８のゲート電極８３下の領域にチャネルが形成され、ソース電極８６からドレイン電極８７へ電流が流れるようになる。
　下地基板８１及びエピタキシャル層８２は、Ｇａ２Ｏ３系結晶からなり、ｎ型ドーパントを含む。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。
　下地基板８１の厚さは、第１の実施の形態に係る下地基板１１の厚さと同様である。下地基板８１が薄いため、縦型トランジスタ８０に生じた熱を下地基板８１側から効率的に逃がすことができる。このため、縦型トランジスタ８０は優れた放熱特性を有する。
　また、第４の実施の形態に係るショットキーダイオード４０と同様に、下地基板８１をすべて除去した後に、エピタキシャル層８２の下面にＩＶ族不純物をイオン注入してイオン注入層を形成し、ドレイン電極２７をオーミック接触させてもよい。
　エピタキシャル層８２は絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、縦型トランジスタ８０の耐電圧性の低下を抑えつつ、他の半導体材料で製造された素子よりもその厚さも薄くすることができるため、縦型トランジスタ８０全体を薄型化し、より放熱性を高めることもできる。このように、縦型トランジスタ８０は、高い放熱性と高い耐電圧性を併せ持つ。
　また、下地基板８１の主面の面方位も、第１の実施の形態に係る下地基板１１と同様であり、特に、（０１０）であることが好ましい。
　エピタキシャル層８２の厚さは、例えば、０．４～３０μｍである。
　ゲート電極８３、ゲート絶縁膜８４、ソース電極８６、及びドレイン電極８７は、例えば、第２の実施の形態に係るゲート電極２３、ゲート絶縁膜２４、ソース電極２６、及びドレイン電極２７と同様の材料からなる。
　コンタクト領域８５は、エピタキシャル層８２中に形成されたｎ型ドーパントの濃度が高い領域であり、ソース電極８６が接続される。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。
　ボディ領域８８及びｐ＋領域８９は、ｐ型ドーパントを含む。ｐ＋領域８９のｐ型ドーパントの濃度は、ボディ領域８８のｐ型ドーパントの濃度よりも高い。このｐ型ドーパントは、Ｂｅ、Ｍｇ、Ｚｎ等のＩＩ族元素、又はＦｅであることが好ましい。なお、ボディ領域８８は、キャリア補償により形成されるｉ型の領域であってもよい。
　縦型トランジスタ８０の製造には、第２の実施の形態に係る縦型トランジスタ２０の製造方法を用いることができる。
　具体的には、縦型トランジスタ２０のゲート電極２３、ゲート絶縁膜２４、及びコンタクト領域２５を形成する工程において、それらの代わりにボディ領域８８及びコンタクト領域８５を形成し、ソース電極２６を形成する工程において、その代わりにゲート絶縁膜８４、ゲート電極８３、及びソース電極８６を形成すればよい。
　ボディ領域８８、ｐ＋領域８９及びコンタクト領域８５は、例えば、イオン注入法によりエピタキシャル層８２にドーパントを注入することにより形成される。
　下地基板８１、エピタキシャル層８２、ドレイン電極８７の形成方法は、それぞれ縦型トランジスタ２０の下地基板２１、エピタキシャル層２２、ドレイン電極２７の形成方法と同様である。
〔第９の実施の形態〕
　第９の実施の形態は、縦型の半導体素子としてのショットキーダイオードについての形態である。
（半導体素子の構造）
　図３１は、第９の実施の形態に係るショットキーダイオード９０の垂直断面図である。ショットキーダイオード９０は、支持基板１５と、支持基板に貼り付けられる下地基板１１と、下地基板１１の上面（支持基板１５に接する面の反対側の面）上にエピタキシャル成長により形成されるエピタキシャル層１２と、支持基板１５の下面（下地基板１１に接する面の反対側の面）上に形成され、支持基板１５とオーミック接触するカソード電極１３と、エピタキシャル層１２の上面（下地基板１１に接する面の反対側の面）上に形成され、エピタキシャル層１２とショットキー接触するアノード電極１４とを含む。
　ショットキーダイオード９０においては、アノード電極１４とカソード電極１３との間に順方向バイアスを印加することにより、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が低下し、アノード電極１４からカソード電極１３へ電流が流れる。一方、アノード電極１４とカソード電極１３との間に逆方向バイアスを印加したときは、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が高くなり、電流は流れない。
　下地基板１１は、第１の実施の形態において用いられるものと同様のものである。ただし、本実施の形態の下地基板１１はカソード電極とオーミック接触しないため、下地基板１１のｎ型ドーパントの濃度は、例えば、エピタキシャル層１２と同程度であってもよい。
　支持基板１５は、第１の実施の形態において用いられるものと同様のものである。ただし、本実施の形態においては、支持基板１５はカソード電極とオーミック接触するため、導体や、高濃度のｎ型ドーパントを含む半導体からなる。
　下地基板１１が薄いため、ショットキーダイオード９０に生じた熱を下地基板１１側から支持基板１５を介して効率的に逃がすことができる。このため、ショットキーダイオード９０は優れた放熱特性を有する。
　エピタキシャル層１２、カソード電極１３、アノード電極１４は、第１の実施の形態において用いられるものと同様のものである。
　エピタキシャル層１２は絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、ショットキーダイオード９０の耐電圧性の低下を抑えつつ、他の半導体材料で製造された素子よりもその厚さも薄くすることができるため、ショットキーダイオード９０全体を薄型化し、より放熱性を高めることもできる。このように、ショットキーダイオード９０は、高い放熱性と高い耐電圧性を併せ持つ。
　以下に、本実施の形態に係るショットキーダイオード１０の製造方法について、具体例を挙げて説明する。
（半導体素子の製造方法）
　図３２Ａ～図３２Ｅは、第９の実施の形態に係るショットキーダイオード９０の製造工程の一例を表す垂直断面図である。図３２Ａ～図３２Ｅに示される例では、下地基板１１が研磨処理により薄くされた後に、下地基板１１の薄化処理が施された面上にエピタキシャル層を成長させる。
　まず、図３２Ａに示されるように、下地基板１１を支持基板１５に貼り付ける。下地基板１１の支持基板１５への貼り付けは、例えば、表面活性化接合等の直接接合や、導電性接着材による接着により行われる。
　次に、図３２Ｂに示されるように、支持基板１５に支持される下地基板１１に研磨処理を施し、１０μｍ以上かつ５０μｍ以下の厚さになるまで薄くする。
　下地基板１１の研磨工程は、第１の実施の形態に係る下地基板１１の研磨工程と同様である。
　なお、下地基板１１を除去する方法は研磨処理に限られない。また、研磨処理にエッチング等の他の処理を組み合わせてもよい。エッチングを施すことにより、下地基板１１の厚さを１０μｍよりも小さくすることができる。
　また、下地基板１１を薄くした後に支持基板１５から剥離してもよい。剥離した下地基板１１は、Ｇａ２Ｏ３系結晶からなり、０．０５μｍ以上かつ５０μｍ以下の厚さを有する半導体基板であり、エピタキシャル結晶成長用下地基板として、他の半導体素子の製造に用いることができる。また、第１の実施の形態と同様に、下地基板１１の厚さ方向の熱伝導率を高めるため、下地基板１１の主面の面方位が（０１０）であることが好ましい。
　次に、図３２Ｃに示されるように、下地基板１１上にエピタキシャル層１２を形成する。
　エピタキシャル層１２の形成工程は、第１の実施の形態に係るエピタキシャル層１２の形成工程と同様である。
　次に、図３２Ｄに示されるように、エピタキシャル層１２の下地基板１１の反対側の面上にアノード電極１４を形成する。アノード電極１４の形成工程は、第１の実施の形態に係るアノード電極１４の形成工程と同様である。
　次に、図３２Ｅに示されるように、支持基板１５の下地基板１１の反対側の面上にカソード電極１３を形成する。カソード電極１３の形成工程は、第１の実施の形態に係るカソード電極１３の形成工程と同様である。
　なお、本実施の形態に係る半導体素子の製造方法は、縦型トランジスタ、横型トランジスタ等の、薄くされたＧａ２Ｏ３系結晶からなる下地基板を有する半導体素子の製造方法に適用することができる。
〔第１０の実施の形態〕
　第１０の実施の形態は、縦型の半導体素子としてのＭＩＳＦＥＴ構造を有する縦型トランジスタについての形態である。
（半導体素子の構造）
　図３３は、第１０の実施の形態に係る縦型トランジスタ１００の垂直断面図である。縦型トランジスタ１００は、エピタキシャル層２２の一方の表面に形成されたイオン注入層１０１と、ゲート絶縁膜２４に覆われてエピタキシャル層２２中に埋め込まれたゲート電極２３と、エピタキシャル層２２中のゲート電極２３の両側にそれぞれ形成されたコンタクト領域２５と、コンタクト領域２５の両側に形成されたＰ＋領域２８と、エピタキシャル層２２上に形成され、コンタクト領域２５に接続されたソース電極２６と、エピタキシャル層２２の下面（イオン注入層１０１が設けられている側の面）上に形成され、イオン注入層１０１とオーミック接触するドレイン電極２７と、を含む。
　縦型トランジスタ１００は、ソース電極２６とドレイン電極２７がそれぞれ素子の上下に設けられ、縦方向に電流が流れる縦型半導体素子である。ゲート電極２３に閾値以上の電圧を印加すると、エピタキシャル層２２中のゲート電極２３の両側の領域にチャネルが形成され、ソース電極２６からドレイン電極２７へ電流が流れるようになる。
　エピタキシャル層２２、ゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、ソース電極２６、ドレイン電極２７、及びＰ＋領域２８は、それぞれ第２の実施の形態において用いられるものと同様のものである。
　イオン注入層１０１は、エピタキシャル層２２の層２２ａ中に高濃度のｎ型ドーパントを注入することにより形成される層であり、イオン注入層１０１のｎ型ドーパントの濃度は、層２２ａのｎ型ドーパントの濃度よりも高い。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。特に、Ｓｉの方がＳｎよりも高濃度注入時に高い活性化率を得られるため、ショットキーダイオードの導通損失を低減するためにＳｉをｎ型ドーパントとして用いることが好ましい。
　縦型トランジスタ１００においては、エピタキシャル層２２のエピタキシャル成長の下地となる下地基板（後述する下地基板２１）が除去され、ドレイン電極２７とオーミック接触する層としてイオン注入層１０１が用いられる。このため、イオン注入層１０１側への放熱経路が下地基板を通らず、効率的に放熱することができる。このため、縦型トランジスタ１００は優れた放熱特性を有する。さらに、イオン注入技術を用いることにより、基板育成時に不純物を添加する方法よりもドナー濃度を高めることができ、ショットキーダイオードの導通損失を低減できる。
　エピタキシャル層２２は、絶縁破壊電界強度が高いＧａ２Ｏ３系結晶からなるため、下地基板２１を除去しても縦型トランジスタ１００の耐電圧性の低下を抑えることができる。このため、縦型トランジスタ１００は、高い放熱性と高い耐電圧性を併せ持つ。
　以下に、本実施の形態に係る縦型トランジスタ１００の製造方法について、具体例を挙げて説明する。なお、縦型トランジスタ１００の製造方法は以下の例に限定されるものではない。
（半導体素子の製造方法）
　図３４Ａ～図３４Ｄ、図３５Ａ～図３５Ｄは、第１０の実施の形態に係る縦型トランジスタ１００の製造工程の一例を表す垂直断面図である。
　まず、図３４Ａに示されるように、下地基板２１上にエピタキシャル層２２を形成する。
　下地基板２１は、第１の実施の形態に係る下地基板１１と同様の基板であり、研磨処理を施す前の厚さは、例えば、６００μｍである。なお、下地基板２１は、ｎ型ドーパントを含んでいなくてもよい。エピタキシャル層２２の形成工程は、第２の実施の形態に係るエピタキシャル層２２の形成工程と同様である。
　次に、図３４Ｂに示されるように、接着層１６を介してエピタキシャル層２２の層２２ｂを支持基板１５に貼り付ける。この支持基板１５の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。接着層１６は、第１の実施の形態において用いられるものと同様のものである。
　次に、図３４Ｃに示されるように、支持基板１５に支持される下地基板２１を研磨処理により薄くし、さらに研磨処理を続けることにより、最終的に除去する。
　なお、この研磨処理にエッチング等の他の処理を組み合わせてもよく、また、研磨処理以外の方法を用いてもよい。
　次に、図３４Ｄに示されるように、エピタキシャル層２２の層２２ａの下面にｎ型ドーパントをイオン注入する。
　次に、図３５Ａに示されるように、層２２ａに注入したｎ型ドーパントをアニール処理により活性化させることにより、イオン注入層１０１を形成する。このアニール処理は、例えば、不活性雰囲気下で８００～１０００℃、３０分の条件で実施される。
　次に、図３５Ｂに示されるように、層２２ａの下面（イオン注入層１０１が形成されている側の面）を支持基板１０２に貼り付ける。ここで、支持基板１０２の材料は、例えば、金属、樹脂、セラミック等であるが、これらに限定されるものではない。
　層２２ａの支持基板１０２への貼り付けには、はんだ（例えばＡｕ－Ｓｎ、Ｓｎ－Ａｇ－Ｃｕ、又はＳｉ－Ｇｅ）やＡｇペースト、樹脂、無機材料等が用いられる。
　次に、図３５Ｃに示されるように、支持基板１０２に支持された状態のエピタキシャル層２２を支持基板１５及び接着層１６から剥離した後、エピタキシャル層２２中にゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、Ｐ＋領域２８を形成し、その後、エピタキシャル層２２上にソース電極２６を形成する。また、エピタキシャル層２２上に電極終端構造やパッシベーション膜を設けてもよい。
　ゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、Ｐ＋領域２８、ソース電極２６の形成工程は、それぞれ第２の実施の形態に係るゲート電極２３、ゲート絶縁膜２４、コンタクト領域２５、Ｐ＋領域２８、ソース電極２６の形成工程と同様である。
　次に、図３５Ｄに示されるように、一方の面に電極１０４を有する支持基板１０３を用意し、ソース電極２６と電極１０４を貼り合わせるようにしてエピタキシャル層２２を支持基板１０３に貼り付ける。そして、支持基板１０３に支持されるエピタキシャル層２２を支持基板１０２から剥離し、層２２ａの下面上にドレイン電極２７を形成する。この支持基板１０３の材料は、特定のものに限定されないが、後述するように、縦型トランジスタ１００の支持基板として支持基板１０３を残す場合は、Ａｌ等の金属、ＡｌＮ、ＳｉＮ、ＧａＮ等の窒化物、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物、ＳｉＣ、Ｓｉ、ＧａＡｓ、ダイヤモンド等の、β－Ｇａ２Ｏ３よりも熱伝導率の高い材料であることが好ましい。
　ドレイン電極２７の形成工程は、第１の実施の形態に係るドレイン電極２７の形成工程と同様である。
　なお、最終製品としての縦型トランジスタ１００の支持基板として支持基板１０３を残してもよい。この場合、ソース電極２６への外部電源の供給は、支持基板１０３の電極１０４を介して行ってもよい。また、支持基板１０３が導電性を有する場合は、支持基板１０３及び電極１０４を介してソース電極２６へ外部電源を供給してもよい。また、縦型トランジスタ１００を支持基板１０３から剥離して他の支持基板に貼り付けてもよい。
（実施の形態の効果）
　上記第１～１０の実施の形態によれば、下地基板を薄くする、下地基板を除去してイオン注入層を形成する、又は下地基板を除去して高熱伝導基板に貼り付けることにより、効果的に放熱することができる。これにより、半導体素子の放熱特性を向上させることができる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　例えば、半導体素子は上記の実施の形態において開示されたものに限られず、Ｇａ２Ｏ３系結晶からなる下地基板とその上にエピタキシャル成長したＧａ２Ｏ３系結晶からなるエピタキシャル層を含む構造、又はその下地基板を除去した後にエピタキシャル層中に形成される高濃度のドーパントを含むイオン注入層を含む構造を有する半導体素子であれば、本発明を適用することができる。
　また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
　また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　放熱特性及び耐電圧性に優れたＧａ２Ｏ３系の半導体素子及びその製造方法、並びにその半導体素子の製造に用いることができる半導体基板及び結晶積層構造体を提供する。
　１０、４０、６０、９０…ショットキーダイオード、　１１、２１、３１、８１…下地基板、　１２、２２、３２、４２、６２、７２、８２…エピタキシャル層、　２０、７０、８０、１００…縦型トランジスタ、　３０…横型トランジスタ、　４１、１０１…イオン注入層、　１５、４６、５１、５２…支持基板、　６１、７１…高熱伝導基板

Claims (19)

  1. 　０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板と、
    　Ｇａ２Ｏ３系結晶からなり、前記下地基板上にエピタキシャル成長したエピタキシャル層と、
    　を有する半導体素子。
  2. 　前記下地基板の厚さが１０μｍ未満である、
    　請求項１に記載の半導体素子。
  3. 　前記下地基板の主面の面方位が（０１０）である、
    　請求項１又は２に記載の半導体素子。
  4. 　前記下地基板及び前記エピタキシャル層が電流経路となる縦型の素子である、
    　請求項１又は２に記載の半導体素子。
  5. 　前記下地基板が電流経路とならない横型の素子である、
    　請求項１又は２に記載の半導体素子。
  6. 　前記下地基板と前記エピタキシャル層のそれぞれが、他の基板に貼り付けられた、
    　請求項１又は２に記載の半導体素子。
  7. 　ｎ型ドーパントを含むＧａ２Ｏ３系結晶からなるエピタキシャル層と、
    　前記エピタキシャル層の表面に形成された、前記エピタキシャル層よりも高濃度のｎ型ドーパントを含むイオン注入層と、
    　前記エピタキシャル層に接続されるアノード電極と、
    　前記イオン注入層に接続されるカソード電極と、
    　を有する、半導体素子。
  8. 　前記エピタキシャル層と前記イオン注入層のそれぞれが、他の基板に貼り付けられた、
    　請求項７に記載の半導体素子。
  9. 　Ｇａ２Ｏ３系結晶からなる下地基板上にＧａ２Ｏ３系結晶をエピタキシャル成長させて、エピタキシャル層を形成する工程と、
    　前記下地基板を薄くして、その厚さを０．０５μｍ以上かつ５０μｍ以下にする工程と、
    　を含む、半導体素子の製造方法。
  10. 　前記下地基板を１０μｍ未満の厚さになるように薄くする、
    　請求項９に記載の半導体素子の製造方法。
  11. 　研磨処理により前記下地基板を薄くする、
    　請求項９に記載の半導体素子の製造方法。
  12. 　研磨処理と前記研磨処理後のエッチングにより前記下地基板を薄くする、
    　請求項９又は１０に記載の半導体素子の製造方法。
  13. 　前記エピタキシャル層はｎ型ドーパントを含み、
    　前記下地基板を薄くして最終的に除去した後、前記下地基板が位置していた側の前記エピタキシャル層の表面にｎ型ドーパントをイオン注入し、前記エピタキシャル層よりも高濃度のｎ型ドーパントを含むイオン注入層を前記表面に形成する、
    　請求項９に記載の半導体素子の製造方法。
  14. 　前記エピタキシャル層を支持基板に貼り付けた状態で前記下地基板を薄くする、
    　請求項９～１１、１３のいずれか１項に記載の半導体素子の製造方法。
  15. 　Ｇａ２Ｏ３系結晶からなり、０．０５μｍ以上かつ５０μｍ以下の厚さを有する、半導体基板。
  16. 　主面の面方位が（０１０）である、
    　請求項１５に記載の半導体基板。
  17. 　０．０５μｍ以上かつ５０μｍ以下の厚さを有する、Ｇａ２Ｏ３系結晶からなる下地基板と、
    　Ｇａ２Ｏ３系結晶からなり、前記下地基板上にエピタキシャル成長したエピタキシャル層と、
    　を有する結晶積層構造体。
  18. 　前記下地基板の厚さが１０μｍ未満である、
    　請求項１７に記載の結晶積層構造体。
  19. 　前記下地基板の主面の面方位が（０１０）である、
    　請求項１７又は１８に記載の結晶積層構造体。
PCT/JP2015/071114 2014-07-25 2015-07-24 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 WO2016013658A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112015003436.6T DE112015003436T5 (de) 2014-07-25 2015-07-24 Halbleiterelement, Verfahren zu dessen Herstellung, Halbleitersubstrat und Kristallschichtstruktur
CN201580041387.8A CN106575608B (zh) 2014-07-25 2015-07-24 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
US15/328,791 US10230007B2 (en) 2014-07-25 2015-07-24 Semiconductor element, method for manufacturing same, semiconductor substrate, and crystal laminate structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-152410 2014-07-25
JP2014152410A JP2016031953A (ja) 2014-07-25 2014-07-25 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Publications (1)

Publication Number Publication Date
WO2016013658A1 true WO2016013658A1 (ja) 2016-01-28

Family

ID=55163180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/071114 WO2016013658A1 (ja) 2014-07-25 2015-07-24 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Country Status (6)

Country Link
US (1) US10230007B2 (ja)
JP (1) JP2016031953A (ja)
CN (1) CN106575608B (ja)
DE (1) DE112015003436T5 (ja)
TW (1) TWI652816B (ja)
WO (1) WO2016013658A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039245A (zh) * 2017-04-20 2017-08-11 中国科学院微电子研究所 提高氧化镓材料导热性的方法
WO2022080335A1 (ja) * 2020-10-12 2022-04-21 株式会社Flosfia 半導体装置
US11616138B2 (en) * 2017-09-29 2023-03-28 Tamura Corporation Field effect transistor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125822B1 (ko) * 2014-07-22 2020-06-23 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP6658171B2 (ja) * 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法
JP6845397B2 (ja) * 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
CN110114888B (zh) * 2016-12-27 2022-06-21 新唐科技日本株式会社 半导体装置
JP7291331B2 (ja) * 2017-02-27 2023-06-15 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
CN107170680A (zh) * 2017-05-23 2017-09-15 中国电子科技集团公司第十三研究所 一种准垂直结构的GaN基肖特基二极管制备方法
CN110809826B (zh) * 2017-06-29 2022-10-28 三菱电机株式会社 氧化物半导体装置以及氧化物半导体装置的制造方法
JP7061747B2 (ja) 2017-07-10 2022-05-02 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
CN109423690B (zh) * 2017-08-21 2022-09-16 株式会社Flosfia 用于制造结晶膜的方法
JP6933339B2 (ja) * 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
US11715774B2 (en) 2018-03-28 2023-08-01 Cornell University Vertical gallium oxide (GA2O3) power FETs
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法
JP7093953B2 (ja) * 2019-02-27 2022-07-01 株式会社デンソー 半導体装置とその製造方法
JP2021106191A (ja) * 2019-12-26 2021-07-26 株式会社ノベルクリスタルテクノロジー 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
WO2023233910A1 (ja) * 2022-05-30 2023-12-07 国立研究開発法人物質・材料研究機構 半導体装置、その用途、およびその製造方法
CN116741639A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 半导体器件的制备方法及半导体器件
CN116741634A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 双极型功率器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243277A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体装置の製造方法
JP2003533051A (ja) * 2000-05-10 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属半導体電界効果トランジスタ及び炭化ケイ素の金属半導体電界効果トランジスタを製造する方法
JP2010126372A (ja) * 2008-11-25 2010-06-10 Hitachi Cable Ltd 発光素子用エピタキシャルウェハおよびその製造方法
WO2013035464A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06155284A (ja) 1992-11-25 1994-06-03 Shin Etsu Chem Co Ltd ウエーハ基板片面研摩方法
JP4336071B2 (ja) 2001-11-08 2009-09-30 古河電気工業株式会社 放熱性に優れた半導体装置
JP2005129825A (ja) 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2006203071A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
JP2007096090A (ja) 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP5027573B2 (ja) 2006-07-06 2012-09-19 株式会社小松製作所 温度センサおよび温調装置
JP2009076694A (ja) 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP5555430B2 (ja) 2009-01-28 2014-07-23 新日本無線株式会社 半導体装置の製造方法
JP5545000B2 (ja) 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
CN102347434B (zh) * 2010-08-03 2014-12-10 上海蓝光科技有限公司 倒装结构的发光二极管芯片及制作方法
US9461124B2 (en) * 2011-09-08 2016-10-04 Tamura Corporation Ga2O3 semiconductor element
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP5750382B2 (ja) 2012-02-15 2015-07-22 シャープ株式会社 窒化物半導体装置
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243277A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体装置の製造方法
JP2003533051A (ja) * 2000-05-10 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属半導体電界効果トランジスタ及び炭化ケイ素の金属半導体電界効果トランジスタを製造する方法
JP2010126372A (ja) * 2008-11-25 2010-06-10 Hitachi Cable Ltd 発光素子用エピタキシャルウェハおよびその製造方法
WO2013035464A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039245A (zh) * 2017-04-20 2017-08-11 中国科学院微电子研究所 提高氧化镓材料导热性的方法
CN107039245B (zh) * 2017-04-20 2020-01-21 中国科学院微电子研究所 提高氧化镓材料导热性的方法
US11616138B2 (en) * 2017-09-29 2023-03-28 Tamura Corporation Field effect transistor
WO2022080335A1 (ja) * 2020-10-12 2022-04-21 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
TW201611265A (zh) 2016-03-16
JP2016031953A (ja) 2016-03-07
TWI652816B (zh) 2019-03-01
CN106575608A (zh) 2017-04-19
US10230007B2 (en) 2019-03-12
US20170213918A1 (en) 2017-07-27
CN106575608B (zh) 2020-11-17
DE112015003436T5 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
WO2016013658A1 (ja) 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
US11735460B2 (en) Integrated circuit devices with an engineered substrate
US9685513B2 (en) Semiconductor structure or device integrated with diamond
JP2019012836A (ja) 半導体素子
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
JP2019153603A (ja) 半導体基板及びその製造方法
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
US20190334015A1 (en) Vertical gallium nitride schottky diode
JP2005311028A (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15824562

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15328791

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015003436

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15824562

Country of ref document: EP

Kind code of ref document: A1