JP5555430B2

JP5555430B2 - 半導体装置の製造方法

Info

Publication number: JP5555430B2
Application number: JP2009017266A
Authority: JP
Inventors: 洋介落合; 高橋　　宏; 政明佐藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2009-01-28
Filing date: 2009-01-28
Publication date: 2014-07-23
Anticipated expiration: 2029-01-28
Also published as: JP2010177378A

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板に起因する寄生容量、寄生抵抗による性能の低下を低減することが可能な半導体装置の製造方法に関する。

半導体素子の高速性能及び／又は高周波性能は、半導体素子の有する寄生容量によって制限される場合が多い。半導体素子の有する寄生容量のうち、特に、個々の半導体素子と半導体基板との間に生じる基板容量を低減することにより、半導体素子の高速性能及び／又は高周波性能を大きく向上できることが知られている。基板容量を低減するために、半導体支持基板の上に絶縁層を介して積層された単結晶シリコン層を有するＳＯＩ（Silicon On Insulator）基板を用いる方法がある。例えば、ＳＯＩ基板の単結晶シリコン層に横型ＭＯＳ半導体装置を形成した後に、ＳＯＩ基板の裏面から中間層として形成された絶縁層の裏面までの間に存在するシリコン基板裏面層を、ＳＯＩ基板の裏面からエッチングすることで、基板容量を大幅に低減することが行われていた。

他方、パワー用途で使用される半導体装置の低消費電力性能、高速性能、及び／又は、高周波性能は、半導体素子の有する寄生抵抗によって制限される場合が多い。半導体装置の有する寄生抵抗のうち、特に、基板抵抗を低減することにより、半導体装置の低消費電力性能、高速性能、及び／又は、高周波性能を大きく向上できることが知られている。基板抵抗を低減するために、基板に半導体素子を形成した後に、バックグラインド装置等を用いてシリコン半導体基板を薄く加工する方法がある。例えば、縦型ＭＯＳ半導体装置のように、半導体素子の電極を半導体基板の裏面から取り出す構造を有する半導体装置では、半導体基板が、直列の寄生抵抗となる。この直列の寄生抵抗を低減するために、半導体素子を形成した後に、バックグラインド装置等を用いてシリコン半導体基板を薄く加工することにより、寄生抵抗の低減を図っていた。

特許文献１には、ＳＯＩを用いて寄生容量及び寄生抵抗を低減する半導体装置及びその製造方法の一例が記載されている。

特開２００７−２６６０４４号公報

上記のようなＳＯＩを用いて半導体装置の基板抵抗及び基板容量を低減する方法では、通常のシリコン半導体基板を用いる場合と比較して、ＳＯＩ基板の価格が高いため、半導体装置の価格も高くなるという問題があった。

他方、半導体基板を薄く加工して寄生抵抗を低減する方法では、半導体基板の厚さが薄くなるに従って、半導体基板の表面に形成される保護膜及び配線膜を構成する材料により発生する応力によって、半導体基板に反りを生じ、半導体装置の機械的な強度が低下するという問題があった。半導体基板を薄くすると半導体装置の機械的な強度が低下するため、半導体基板の厚さを５０μｍ程度まで薄くするのが限界で、基板抵抗を低減する効果にも限界があった。

本発明は、上記課題を解決し、機械的強度の低下を防止しながら、基板容量及び基板抵抗を低減することにより、低コストで、高速及び高周波で動作する半導体装置の製造方法を提供することを目的とする。

上記課題を解決するために、本発明の半導体装置の製造方法は、第１導電型の半導体基板の内部に第２導電型の第１の不純物層を形成することにより、前記半導体基板にＰＮ接合を形成する工程（ａ）と、前記第１の不純物層の上面と前記半導体基板表面との間の半導体基板表面層に、半導体素子と、前記第１の不純物層と電気的に接続され、前記半導体基板の表面に露出する導電層とを形成する工程（ｂ）と、前記第１の不純物層と接続される前記導電層を、エッチング用電源の一方の電極と接続し、対向電極を前記エッチング用電源の他方の電極と接続し、前記半導体基板と前記対向電極とをエッチング液に浸し、前記半導体基板の内部に形成されたＰＮ接合に逆バイアスを印加することにより、前記第１の不純物層をエッチング停止層として、前記第１の不純物層の下面と前記半導体基板裏面との間の半導体基板裏面層を除去する工程（ｃ）と、前記第１の不純物層の下面に、恒久支持基板を取り付ける工程（ｄ）と、を含むことを特徴とする。

本発明の半導体装置の製造方法は、工程（ａ）において、前記半導体基板が単一材料からなる第１導電型の半導体基板であって、前記単一材料からなる第１導電型の半導体基板の内部にイオン注入により第２導電型の第１の不純物層を形成して、前記半導体基板の内部にＰＮ接合を形成することを特徴としても良い。

本発明の半導体装置の製造方法は、工程（ａ）において、前記半導体基板がエピタキシャル基板であって、単一材料からなる第１導電型の半導体基板の上に、第２導電型の第１の不純物層をエピタキシャル成長し、第２導電型の前記第１の不純物層の表面に第１導電型の前記半導体基板表面層を形成することにより前記エピタキシャル基板を形成し、それにより、前記エピタキシャル半導体基板の内部にＰＮ接合を形成することを特徴としても良い。

本発明により、半導体素子（集積回路）の動作に不要な半導体基板の部分を高精度で除去し、放熱性と、絶縁性又は導電性に優れた材料からなる恒久支持基板に置き換えることができる。これにより、従来の半導体素子（集積回路）に比較して、放熱性を向上させることができるので、半導体素子（集積回路）の発熱によって、半導体装置の性能が劣化することを防止することができる。

本発明により、半導体素子（集積回路）の動作に不要な半導体基板の部分が残存する従来の半導体装置に比較して、基板容量を大きく低減することにより、高周波性能を向上することができる。

本発明により、半導体素子（集積回路）の動作に不要な半導体基板の部分が残存する従来半導体装置に比較して、基板抵抗を大きく低減することにより、半導体装置のオン抵抗と消費電力を低減することができる。また、導電性に優れた恒久支持基板を使用することにより、恒久支持基板を半導体装置の電極として使用することが可能となる。これによっても半導体装置のオン抵抗の低減とコストの低減が可能となる。

本発明により、半導体素子が形成される半導体層の厚さが、ウエハ直径が２００ｍｍ以上の大口径で、ウエハ厚さが０．０５μｍ〜５０．０μｍと極めて薄くなっても、ウエハが反ったり破損したりすることがなくなるので、ウエハレベルチップサイズパッケージ技術と組み合わせることにより、超薄型パッケージを実現することが可能となる。

本発明の第１の実施形態に係る半導体装置及び半導体装置の製造方法を示す断面図である。電気化学エッチングを説明する図である。電気化学エッチングの際に、半導体ウエハを収納するウエハホルダーを示す図である。本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法を示す断面図である。

以下、本発明を実施するための形態を図面に基づいて説明する。なお、同一の構成要素には同一の参照符号を付して説明を省略する。図１は、本発明の第１の実施形態に係る半導体装置及び半導体装置の製造方法を示す図である。図１に基づいて、本発明の第１の実施形態に係る半導体装置及びその製造方法について説明する。

第１導電型の半導体基板１を用意する。そして、第１導電型の半導体基板１の表面から、第２導電型の不純物をイオン注入して、第１導電型の半導体基板１の内部に第２導電型の第１の不純物層２を形成する。例えば、半導体基板としてシリコン基板を使用し、第２導電型の不純物としてリン（Ｐ）を用い、イオン注入エネルギー４０ｅＶ、注入量１ｘ１０^１２個／ｃｍ^２（ターゲット深さ０．０５μｍ）の条件で第２導電型の第１の不純物層２としてＮ型の第１の不純物層を形成する。（図１（ａ））

本実施形態を、第１導電型をＰ型とし、第２導電型をＮ型とし、半導体基板としてシリコン基板を使用する場合を例として説明する。なお、第１導電型をＮ型とし、第２導電型をＰ型としも良い。また、半導体基板としてシリコン基板以外の半導体基板を使用しても良い。

図１（ａ）に示される工程により、第１導電型の半導体基板１と第２導電型の第１の不純物層２との間に、ＰＮ接合が形成される。また、Ｐ型半導体基板１の内部にＮ型の第１の不純物層２を形成することにより、Ｐ型半導体基板１の表面と第１の不純物層２との間に半導体基板表面層３が形成され、第１の不純物層２とＰ型半導体基板１の裏面との間に半導体基板裏面層４が形成される。

次に、この半導体基板表面層３に、半導体素子（集積回路）６と、第１の不純物層２に接続する導電層７を形成する。本実施形態では、半導体素子６として横型ＭＯＳトランジスタを形成する場合を例として説明する。なお、導電層７は、第１の不純物層２を導通させるために必要な位置に、必要な数だけ設ければ良い。

フッ化ボロン（ＢＦ_３）をイオン源として、ボロンイオン（Ｂ）を注入してチャネル領域１１を形成する。また、ヒ素イオン（Ａｓ）を注入して、半導体基板表面層３内に、半導体基板表面から第１の不純物層２に達するＮ型の第２の不純物層５を形成する。（図１（ｂ））

Ｎ型の第２の不純物層５に部分的にＬＯＣＯＳ酸化膜１２を形成することにより、素子分離を行う。これにより、ＭＯＳトランジスタのソース領域１３とドレイン領域１４と、半導体基板表面と第１の不純物層とを電気的に接続する導電層７が形成される。前後して適宜、ＭＯＳトランジスタのゲート電極１６、ソース電極１７、ドレイン電極１８、それらの電極と接続される配線層２０、導電層７と接続される導電接続層２１、及び保護膜２２が形成される。（図１（ｂ））

次に、第１の不純物層２と半導体基板表面層３とその上に形成されている配線層２０と保護膜２２により構成される積層体の強度を補うために、保護膜２２の表面に接着用樹脂２４を塗布して、仮支持基板２５を貼り付けても良い。ここで、例えば、接着用樹脂２４にはアクリル系の接着剤を用い、仮支持基板２５には無アルカリガラスを用いる。（図１（ｃ））なお、図１では、仮支持基板２５を半導体素子６上に接着するように示しているが、通常の半導体装置の製造工程では、半導体基板上に複数の半導体素子６を同時に形成するものであり、複数の半導体素子上に仮支持基板を接着するものである。

次に、電気化学エッチング停止法を用いて、Ｎ型の第１の不純物層２が露出するまで、Ｐ型の半導体基板裏面層４を除去する。（図１（ｄ））

図２は、電気化学エッチングを行うエッチング装置を示す。エッチング装置３０は、エッチング槽３１とエッチング用電源３２とを有する。エッチング槽３１は、エッチング液３３で満たされる。エッチング槽３１内には、金属電極３４と半導体基板１とその積層体が設置される。エッチングを効率的に行うために、一般に、金属電極３４は、半導体基板１の裏面に対向して配置される。エッチング液３３には、例えば、水酸化カリウム（ＫＯＨ）の温水溶液が用いられる。

半導体基板内にあるＮ型の第１の不純物層２は、例えば、導電層７、導電接続層２１及び電線３５を介してエッチング用電源３２の正端子と接続される。また、金属電極３４は、電線３５を介してエッチング用電源３２の負端子と接続される。Ｐ型の半導体基板裏面層４とＮ型の第１の不純物層２との間には、ＰＮ接合が形成されている。このため、Ｎ型の第１の不純物層２に正のバイアス電圧を印加するとＰ型の半導体基板裏面層４が存在する間は、Ｐ型の半導体基板裏面層４と金属電極３４の間のエッチング液３３に電流が流れることはなく、エッチング液３３によりＰ型半導体基板裏面層４の化学エッチングが進行する。（図２（ａ））

化学エッチングが進行すると、半導体基板裏面層４が除去されるので、Ｎ型の第１の不純物層２が、エッチング液３３内に露出する。Ｎ型の第１の不純物層２が、エッチング液３３内に露出すると、エッチング液３３内に電流が流れ、第１の不純物層２の裏面（半導体基板裏面層４が存在した際のＰＮ接合界面）で陽極酸化が進行し、Ｎ型の第１の不純物層の裏面に酸化膜が形成される。この酸化膜がエッチングマスクとして機能し、エッチングが停止する。（図２（ｂ））

図３は、半導体ウエハを収納するウエハホルダを示す。電気化学エッチングを行う際に、半導体ウエハをウエハホルダ４１に収納し、エッチング液３３に浸してエッチングを行っても良い。ウエハホルダ４１は、埋め込み電極４２、ウエハ吸着部４３、電流入力部４４、及びリークディテクション部４５を備える。ウエハホルダ４１は、例えば、主にテフロン（登録商標）により作製される。

半導体ウエハをウエハホルダ４１に収納することにより、ＰＮ接合を形成する第１の不純物層２と電気的に接続される導電接続層２１の部分にエッチング液３３が侵入して、導電接続層２１を腐食することが防止される。

なお、ＰＮ接合界面を用いる溶液エッチングでは、エッチングストップ層となる第１の不純物層（Ｎ型もしくはＰ型）に応じて、電気化学エッチング法もしくはパルス電流陽極酸化法を選定すれば良い。

エッチングする半導体基板が厚い場合には、エッチングをする前に、バックグラインド装置を用いて半導体基板の厚さを５０μｍ程度まで程度に薄くしても良く、これによりエッチング溶液を使用するエッチング時間の短縮を図ることが可能となる。

電気化学エッチング停止法では、エッチング停止の制御性、再現性、信頼性はいずれも高い。シリコン基板を用いる場合、エッチング停止の制御性は、非常に高い。また、エッチング液には、水酸化カリウム温水溶液に限らず、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液等の他のアルカリエッチング溶液を用いても良い。

次に、第１の不純物層２の裏面に、恒久支持基板２８を貼り合わせことにより、取り付ける（図１（ｆ））。その前に、必要により、第１の不純物層２の裏面に中間層２６を形成しても良い。中間層２６を形成して裏面を平坦化することにより、後に第１の不純物層２の裏面に恒久支持基板２８を接合する際に、第１の不純物層２の裏面と恒久基板との間の接合性が向上する。また、中間層２６を形成して裏面を平坦化することにより、第１の不純物層２の裏面の露出面の凹凸によって生じる電界集中を緩和し半導体素子の性能の劣化を防止することが可能となる。中間層２６には、絶縁膜、例えば、低温で減圧ＣＶＤ法により低温で形成される酸化膜が用いられる（図１（ｅ））。

第１の不純物層２の裏面が、恒久支持基板２８との接合性の条件を満たし、電界集中による半導体装置の劣化を生じないほど平坦な場合には、中間層２６を設ける必要はない。

そして、第１の不純物層２の裏面に、直接又は中間層２６を介して、恒久支持基板２８を貼り合わせる。恒久支持基板２８は、機械的強度、熱的安定性、電気特性を考慮して選定される。例えば、恒久支持基板２８には、放熱性の良好なエポキシ樹脂フィルムを用い、真空中にて加熱圧着することにより、接着層を用いずに恒久支持基板２８を貼り付けるようにしても良い。この他に、恒久支持基板２８には、サファイアガラス基板又は窒化アルミニウム基板等を用い、イオンビーム照射を用いた活性化接合技術を使用することにより、接着層を用いずに恒久支持基板２８を貼り付けるようにしても良い。（図１（ｆ））

保護膜２２の表面に接着用樹脂２４を塗布して、仮支持基板２５を貼り付けている場合には、半導体ウエハを剥離液に浸して接着用樹脂２４を溶解し、仮支持基板２５を剥離して除去する。剥離液には、例えば、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を成分とする東京応化工業株式会社製のＰＭシンナーを用いる。なお、この仮支持基板２５を除去する際に、半導体装置と恒久支持基板２５とが剥離しないように十分な注意を払う。（図１（ｇ））

通常の半導体装置を形成する場合と同様に、ダイシングソーを用いて保護膜２２から恒久支持基板２８までを切断を切断することにより、導電層７と導電接続層２１を除去するとともに、半導体装置が形成されているチップを取り出して半導体装置を完成する。（図１（ｈ））

図１（ｈ）に示される本発明の第１の実施形態に係る半導体装置は、恒久支持基板２８と、恒久支持基板２８の上に設けられる第２導電型の不純物層２と、第２導電型の不純物層２の上に設けられ、半導体素子６を備える半導体層３と、
半導体層３の上に設けられ、半導体素子６と電気的に接続される配線層２０と、
半導体素子６と配線層２０とを被覆する保護層２２とを備える。

そして、第２導電型の不純物層２は、第１導電型の半導体基板１と第１導電型の半導体基板１内に設けられた第２導電型の不純物層２と半導体基板裏面層４を有する積層体から、電気化学エッチング停止法を用いて、第２導電型の不純物層２をエッチング停止層として、第１導電型の半導体基板裏面層４を除去することにより、残存する第２導電型の不純物層２から構成される。

本発明の第１の実施形態に係る半導体装置及びその製造方法によると、半導体素子（集積回路）の動作に不要な半導体基板の部分を高精度で除去し、放熱性に優れた絶縁材料からなる恒久支持基板に置き換えることができる。これにより、半導体素子（集積回路）の動作に不要な半導体基板の部分が残存する従来の半導体装置に比較して、基板容量を大きく低減することにより、高周波性能を向上することができる。また、従来の半導体素子（集積回路）に比較して、放熱性を向上させることができるので、半導体素子（集積回路）の発熱によって、半導体装置の性能が劣化することを防止することができる。

能動素子及び／又は受動素子を含む半導体素子が形成される半導体層３、又半導体層３と半導体層２の厚さが、ウエハ直径が２００ｍｍ以上の大口径で、ウエハ厚さが０．０５μｍ〜５０．０μｍと極めて薄くなっても、ウエハが反ったり破損したりすることがなくなるので、ウエハレベルチップサイズパッケージ技術と組み合わせることにより、超薄型パッケージを実現することが可能となる。

図４は、本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法を示す図である。図４に基づいて、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。

第１導電型の単一材料からなる半導体基板６１を用意する。そして、第１導電型の半導体基板６１の表面に、エピタキシャル成長により第２導電型の第１の不純物層６２を形成する。次に、第１の不純物層６２の表面に、第２の不純物層６３を形成することによりエピタキシャル基板６４を形成する。このように形成することにより、エピタキシャル基板６４の内部にＰＮ接合が形成される。（図４（ａ））

第１導電型をＰ型とし、第２導電型をＮ型とし、半導体基板としてシリコン基板を使用する場合を一例として説明する。なお、第１導電型をＮ型とし、第２導電型をＰ型としも良い。また、半導体基板としてシリコン基板以外の半導体基板を使用しても良い。

次に、この第２の不純物層６３に、半導体素子（集積回路）６６と、第１の不純物層６２に電気的に接続する導電層６７を形成する。本実施形態では、半導体素子６６として縦型ＭＯＳトランジスタを形成する場合を例とし説明する。（図４（ｂ））

第２の不純物層６３の表面から、異方性エッチングを行うことにより、第１の不純物層６２に達する溝を形成する。溝内部に導電性膜を成膜することによりゲート電極７１を形成する。（図４（ｂ））

第２の不純物層６３に部分的にＬＯＣＯＳ酸化膜１２を形成することにより、素子分離を行う。これにより、ＭＯＳトランジスタのソース領域７７と、エピタキシャル半導体基板６４の表面と第１の不純物層６２とを電気的に接続する導電層６７が形成される。そして適宜、縦型ＭＯＳトランジスタのソース領域７７と接続される配線層８０、導電層６７と接続される導電接続層８１、及び保護膜８２が形成される。（図４（ｂ））

次に、第１の不純物層６２と第２の不純物層６３とその上に形成されている配線層８０と保護膜８２の強度を補うために、保護膜８２の表面に接着用樹脂２４を塗布して、仮支持基板２５を貼り付けても良い。ここで、例えば、接着用樹脂２４にはアクリル系の接着剤を用い、仮支持基板２５には無アルカリガラスを用いる。（図４（ｃ））

次に、電気化学エッチング停止法を用いて、Ｎ型の第１の不純物層６２が露出するまで、Ｐ型の半導体基板６１を除去する。（図４（ｄ））

本発明の第１の実施形態と同様に、本発明の第２の実施形態においても、図２に示されるエッチング装置を用いて、電気化学エッチングを行う。本発明の第２の実施形態の電気化学エッチングを、第２の実施形態と第１の実施形態との対応を示しながら、第１の実施形態を説明する図２を用いて説明する。

エッチング装置３０は、エッチング槽３１とエッチング用電源３２とを有する。エッチング槽３１は、エッチング液３３で満たされる。エッチング槽３１内には、金属電極３４とエピタキシャル半導体基板６４（第１の実施形態の半導体基板１と対応）設置される。エッチングを効率的に行うために、一般に、金属電極３４は、半導体基板６１（第１の実施形態の半導体基板裏面層４と対応）の裏面に対向して配置される。エッチング液３３には、例えば、水酸化カリウム（ＫＯＨ）の温水溶液が用いられる。

エピタキシャル半導体基板６４内にあるＮ型の第１の不純物層６２（第１の実施形態の第１の不純物層２と対応）は、例えば、導電層６７（第１の実施形態の導電層７と対応）、導電接続層８１（第１の実施形態の導電接続層２１と対応）及び電線３５を介してエッチング用電源３２の正端子と接続される。また、金属電極３４は、電線３５を介してエッチング用電源３２の負端子と接続される。Ｐ型半導体基板６１とＮ型の第１の不純物層６２との間には、ＰＮ接合が形成されている。Ｎ型の第１の不純物層６２に正のバイアスを印加するとＰ型半導体基板６１が存在する間は、Ｐ型半導体基板６１と金属電極３４の間のエッチング液３３に電流が流れることはなく、エッチング液３３によりＰ型半導体基板６１の化学エッチングが進行する。（図２（ａ））

化学エッチングが進行すると、Ｐ型半導体基板６１が除去されるので、Ｎ型の第１の不純物層６２が、エッチング液３３内に露出する。Ｎ型の第１の不純物層６２が、エッチング液３３内に露出すると、エッチング液３３内に電流が流れ、第１の不純物層６２の裏面（Ｐ型半導体基板６１が存在した際のＰＮ接合界面）で陽極酸化が進行し、Ｎ型の第１の不純物層の裏面（Ｐ型半導体基板６１が存在した際のＰＮ接合界面）に酸化膜が形成される。この酸化膜がエッチングマスクとして機能し、エッチングが停止する。（図２（ｂ））

本発明の第１の実施形態と同様に、本発明の第２の実施形態においても、電気化学エッチングを行う際に、半導体ウエハを、図３に示されるウエハホルダ４１に収納し、エッチング液３３に浸してエッチングを行っても良い。ウエハホルダ４１は、埋め込み電極４２、ウエハ吸着部４３、電流入力部４４、及びリークディテクション部４５を備える。ウエハホルダ４１は、例えば、主にテフロン（登録商標）により作製される。

半導体ウエハをウエハホルダ４１に収納することにより、ＰＮ接合を形成する第１の不純物層６２と電気的に接続される導電接続層８１の部分にエッチング液３３が侵入して、導電接続層８１を腐食することが防止される。

エッチングする半導体基板が厚い場合には、エッチングをする前に、バックグラインド装置を用いて半導体基板の厚さを５０μｍ以下に薄くしても良く、これによりエッチング溶液を使用するエッチング時間の短縮を図ることが可能となる。

電気化学エッチング停止法では、エッチング停止の制御性、再現性、信頼性はいずれも高い。シリコン基板を用いる場合、エッチング停止の制御性は、約０．１μｍと非常に高い。また、エッチング液には、水酸化カリウム温水溶液に限らず、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液等の他のアルカリエッチング溶液を用いても良い。

次に、第１の不純物層２の裏面に、恒久支持基板２８を取り付ける。ここで、第１の不純物層２と恒久支持基板２８は、例えば、銀ペーストを用いて、接着層８６によって加熱接合される。恒久支持基板２８は、機械的強度、熱的安定性、電気特性を考慮して選定される。第２の実施形態では、恒久支持基板２８には、例えば、導電性と放熱性に優れた銅板が使用される。（図４（ｅ））

保護膜２２の表面に接着用樹脂２４を塗布して、仮支持基板２５を貼り付けている場合には、半導体ウエハを剥離液に浸して接着用樹脂２４を溶解し、仮支持基板２５を剥離して除去する。剥離液には、例えば、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を成分とする東京応化工業株式会社製のＰＭシンナーを用いる。なお、この仮支持基板２５を除去する際に、半導体装置と恒久支持基板２５とが剥離しないように十分な注意を払う。（図４（ｆ））

通常の半導体装置の形成と同様に、ダイシングソーを用いて保護膜から恒久支持基板までを切断を切断することにより、導電層と導電接続層を除去するとともに、半導体装置が形成されているチップを取り出して半導体装置を完成する。（図４（ｇ））

図４（ｇ）に示される本発明の第２の実施形態に係る半導体装置は、恒久支持基板２８と、恒久支持基板２８の上に設けられる第２導電型の不純物層６２と、第２導電型の不純物層６２の上に設けられ、半導体素子６６を備える半導体層６３と、半導体層６３の上に設けられ、半導体素子６６と電気的に接続される配線層８０と、半導体素子６６と配線層８０を被覆する保護層８２とを備える。

第２導電型の不純物層６２は、単一材料からなる第１導電型の半導体基板６１と第１導電型の半導体基板６１の上にエピタキシャル成長により形成された第２導電型の不純物層６２とを有するエピタキシャル基板６４からなる積層体から、電気化学エッチング停止法を用いて、第２導電型の不純物層６２をエッチング停止層として、第１導電型の半導体基板６１を除去することにより、残存する前記第２導電型の不純物層６２から構成される。

本発明の第２の実施形態に係る半導体装置及びその製造方法によると、半導体素子（集積回路）の動作に不要な半導体基板の部分を高精度で除去し、導電性と放熱性に優れた材料からなる恒久支持基板に置き換えることができる。これにより、半導体素子（集積回路）の動作に不要な半導体基板の部分が残存する従来の半導体装置に比較して、基板抵抗を大きく低減することにより、半導体装置のオン抵抗を低減することができる。また、恒久支持基板を半導体装置の電極として使用することが可能となり、これによっても半導体装置のオン抵抗の低減とコストの低減が可能となる。さらに、従来の半導体素子（集積回路）に比較して、放熱性を向上させることができるので、半導体素子（集積回路）の発熱によって、半導体装置の性能が劣化することを防止することができる。

能動素子及び／又は受動素子を含む半導体素子が形成される半導体層６３、又半導体層６３と半導体層６２の厚さが、ウエハ直径が２００ｍｍ以上の大口径で、ウエハ厚さが０．０５μｍ〜５０．０μｍと極めて薄くなっても、ウエハが反ったり破損したりすることがなくなるので、ウエハレベルチップサイズパッケージ技術と組み合わせることにより、超薄型パッケージを実現することが可能となる。

１：半導体基板、２：第１の不純物層、３：半導体基板表面層、４：半導体基板裏面層、５：第２の不純物層、６：半導体素子、７：導電層、１１：チャネル層、１２：ＬＯＣＯＳ酸化膜、１３：ソース領域、１４：ドレイン領域、１６：ゲート電極、１７：ソース電極、１８：ドレイン電極、２０：配線層、２１：導電接続層、２２：保護膜、２４：接着用樹脂、２５：仮支持基板、２６：中間層、２８：恒久支持基板、３０：エッチング装置、３１：エッチング槽、３２：エッチング用電源、３３：エッチング液、３４：金属電極、３５：電線、
４１：エッチング用ウエハホルダ、４２：埋め込み電極、４３：ウエハ吸着部、４４：電流入力部、４５：リークディテクション部、６１：半導体基板、６２：第１の不純物層、６３：第２の不純物層、６４：エピタキシャル半導体基板、６６：半導体素子、６７：導電層、７１：ゲート電極、７２：ＬＯＣＯＳ酸化膜、７３：ソース領域、７７：ソース電極、８０：配線層、８１：導電接続層、８２：保護膜、８６：接着層

Claims

第１導電型の半導体基板の内部に第２導電型の第１の不純物層を形成することにより、前記半導体基板にＰＮ接合を形成する工程（ａ）と、
前記第１の不純物層の上面と前記半導体基板表面との間の半導体基板表面層に、半導体素子と、前記第１の不純物層と電気的に接続され、前記半導体基板の表面に露出する導電層とを形成する工程（ｂ）と、
前記第１の不純物層と接続される前記導電層を、エッチング用電源の一方の電極と接続し、対向電極を前記エッチング用電源の他方の電極と接続し、前記半導体基板と前記対向電極とをエッチング液に浸し、前記半導体基板の内部に形成されたＰＮ接合に逆バイアスを印加することにより、前記第１の不純物層をエッチング停止層として、前記第１の不純物層の下面と前記半導体基板裏面との間の半導体基板裏面層を除去する工程（ｃ）と、
前記第１の不純物層の下面に、恒久支持基板を取り付ける工程（ｄ）と、
を含むことを特徴とする半導体装置の製造方法。
工程（ａ）において、前記半導体基板が単一材料からなる第１導電型の半導体基板であって、前記単一材料からなる第１導電型の半導体基板の内部にイオン注入により第２導電型の第１の不純物層を形成して、前記半導体基板の内部にＰＮ接合を形成することを特徴とする請求項１記載の半導体装置の製造方法。
工程（ａ）において、前記半導体基板がエピタキシャル基板であって、単一材料からなる第１導電型の半導体基板の上に、第２導電型の第１の不純物層をエピタキシャル成長し、第２導電型の前記第１の不純物層の表面に第１導電型の前記半導体基板表面層を形成することにより前記エピタキシャル基板を形成し、それにより、前記エピタキシャル半導体基板の内部にＰＮ接合を形成することを特徴とする請求項１記載の半導体装置の製造方法。