JPH02228049A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02228049A
JPH02228049A JP4885589A JP4885589A JPH02228049A JP H02228049 A JPH02228049 A JP H02228049A JP 4885589 A JP4885589 A JP 4885589A JP 4885589 A JP4885589 A JP 4885589A JP H02228049 A JPH02228049 A JP H02228049A
Authority
JP
Japan
Prior art keywords
wafer
etching
type region
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4885589A
Other languages
English (en)
Inventor
Toshihide Kuriyama
敏秀 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4885589A priority Critical patent/JPH02228049A/ja
Publication of JPH02228049A publication Critical patent/JPH02228049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に誘電体分離
構造を持つ半導体装置の製造方法に関する。
〔従来の技術〕
従来、誘電体骨N′!fII造を持つ半導体装置の製造
方法としては、サファイア基板上に設けられた島状シリ
コン層を用いて半導体素子を形成する方法(Silic
on on 5apphire、S OSと記す)、シ
リコン基板に酸素をイオン注入した後にシリコン層をエ
ピタキシャル成長し、このシリコン層を島状として、そ
こに半導体素子を形成する方法(5eparaLion
 by In+planted Oxygen、 S 
I M OXと記す)などが知られていた。しかしなが
ら、SO8ではシリコン層の結晶性が通常のバルク状シ
リコンに比べて悪く、電子や正孔の移動度が低いという
欠点があり、S IMOXでは多量の酸素をイオン注入
する必要があり、基板の形成が困難であるという欠点が
あった。
最近、二枚のシリコン基板を用い、少なくとも一方の基
板の表面に酸化膜を形成した後、酸化膜を間に介して画
板を貼り合わせることにより誘電体分離構造を持つ半導
体装置が形成できることが報告されている。この技術は
、単結晶シリコンを半導体素子の形成に用いることがで
きるため、SO8における移動度の低下はなく、また、
貼り合わせの工程も熱処理や電圧をかけるだけでよく、
SIMOXにおける多量のイオン注入を必要としないと
いう利点を持っている。
〔発明が解決しようとする課題〕
しかし、この貼り合わせ技術においては、半導体素子を
形成するためのシリコン層を薄く形成することが重要と
なるが、従来報告された方法ではコントロール良く容易
に薄いシリコン層を形成することが困難であった0例え
ば、研磨により薄膜化する方法は、コストはかからない
が、精度良く均一なシリコン層を得ることは困難である
。また、エピタキシャルウェーハを用い、選択エツチン
グによりシリコンを薄くする方法も知られているが、エ
ピタキシャルウェーハのコストが高いという欠点がある
最近、高ホウ素濃度ウェーハを酸化することにより表面
に低ホウ素濃度層を形成したウェーハを用い、高希釈の
フッ硝酢酸で選択エツチングを行い低ホウ素層を残す方
法が報告されている(有本由弘他、貼り合わせSOI基
板の薄膜化、第35回応用物理学関係連合講演会講演予
稿集、579頁、1988年春季)が、均一な薄膜を精
度良く得ることは困難であった。
また、シリコン表面にホウ素を高濃度拡散したシリコン
ウェーハを用い、エチレンジアミンピロカテコールによ
る選択エツチングにより高ホウ素濃度のシリコン層を残
す方法も知られている(今井和雄他、接着技術によるS
OI構造の形成、第49回応用物理学会学術講演会講演
予稿集、頁624.1988年秋季)が、その後ホウ素
濃度を下げることが困難で半導体素子を形成するのには
適していなかった。
本発明の目的は、大幅な工程の増加を伴わないで、均一
な厚さのシリコン層を精度良く形成できる誘電体分離ウ
ェーハを主とする半導体装置を製造方法を提供すること
にある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、p型シリコン基板の
一主面にn型領域を形成した後表面に酸化シリコン膜を
形成して第1のウェーハを作成する工程と、前記p型シ
リコン基板とは別の第2のシリコン基板の表面に酸化シ
リコン膜を形成して第2のウェーハを作成する工程と、
前記第1のウェーハの前記n型頭域側に前記第2のウェ
ーハを密着させ熱処理を施すことにより前記第1と第2
のウェーハの酸化シリコン膜を接着させて貼合わせる工
程と、アルカリ性の異方性エツチングが停止する電位に
保ち前記p型シリコン基板のn型領域の電位をエツチン
グが行われる電位に保って電気化学エツチングすること
により前記n型領域をエツチング除去する工程とを含ん
で構成される。
〔作用〕
本発明の半導体装置の製造方法において、第1のウェー
ハの表面のn型領域には、アルカリ性の異方性エツチン
グ液によりエツチングが行われないように陽極酸化によ
り酸化膜が生成される電位が与えられ、また、第1のウ
ェーハのn型領域には、陽極酸化が起こらずアルカリ性
の異方性エツチング液によりエツチングされるような電
位が与えられているため、第1のウェーハと第2のウェ
ーハをシリコン酸化膜を介して貼り合わせた後、アルカ
リ性の異方性エツチング液を用いて電気化学エツチング
を行うことにより、第1のウェーハのn型領域のみをエ
ツチングにより除去でき、n型領域を残すことができる
。従って、精度良く誘電体分離された薄い単結晶シリコ
ン層を形成することができる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(e)は本発明の一実施例を説明するた
めに工程順に示した半導体ウェーハの断面図である。
まず、第1図(a)に示すように、p型シリコン型基板
1に砒素を表面からドープしてn型領域2を設け、熱酸
化して表面に二酸化シリコン膜4aを形成して、これを
第1のウェーハとする。また、別のシリコン基板3を熱
酸化して表面に二酸化シリコン膜4bを形成してこれを
第2のウェーハとする。
次に、第1図(b)に示すように、第1のウェーハの第
2のウェーハとを二酸化シリコン膜4aと4bの表面で
貼り合わせ、熱処理により化学的に結合させる。結合し
た二酸化シリコン膜を番号4で示す。この方法は、例え
ば、アイイーイーイー、インターナショナル エレクト
ロン デバイス ミーティング(I E E E 、 
International Erectron  D
evices Meeting )のテクニカル ダイ
ジェスト(Technical Digest) 68
4−687頁(1985年)に報告されている。また、
同様の技術は、特公昭39−.17869号公報にも報
告されている。
次に、第1図(c)に示すように、第1のウェーハの二
酸化シリコン膜を電Ff15の近傍だけに残して他の領
域部分はエツチングにより除いた後、p型シリコン型基
板1およびn型領域2に電極5を形成する。
第2図は第1図(C)に示すウェーハを電気化学エツチ
ングするための装置を説明するための断面模式図である
石英容器6の中には異方性エツチング液として、例えば
ヒドラジン水和物7が充たされており、上記のウェーハ
が浸されている。第1のウェーハのn型領域2およびn
型領域には、ポテンショスタット8と参照電極9および
プラチナ対!f110により、それぞれエツチングがス
トップする電位およびエツチングがストップしない電位
が加えられている。エツチング液としてヒドラジン水和
物7を使用する場合、n型領域2には、参照電極9に対
し5ボルト(V)以上の電圧、n型領域は参照電極9に
対し約−1,4ボルト(V)の電位が加えられている。
第1のウェーハのn型領域を十分に取り除くためには、
ウェーハの電極部分とは反対側からエツチングが進むこ
とが除ましく、上記ウェーハを電極部分と反対側から徐
々にエツチング液に浸していくことが有効である。
次に、第1図(d )に示すように、第2図に示す装置
を用いて電気化学エツチングして第1のシリコン基板1
の電極部分を残してn型領域をエツチングにより除去す
る。
次に、第1図(e)に示すように、リード線11をはず
し、電極部分をダイシングにより取り除くことにより、
誘電体分離されたシリコンウェーハが得られる。
このようにしてn型領域2の厚さを薄くすることにより
、誘電体分離された薄いシリコン層を精度良く形成する
ことができ、シリコンの局所酸化(L OG  OS 
 :  Local  0xidation  of 
 5ilicon)  やシリコンに溝を設けることに
より、容易に互いに誘電対分離された半導体素子を形成
することができる。
〔発明の効果〕
以上説明したように、本発明は、誘電体で分離された半
導体ウェーハをウェーハの貼り合わせ技術を使用して容
易に製造でき、電気化学エツチングにより厚さが均一で
精度良くコントロールされた誘電体分離シリコン層を形
成することができるという効果を有する。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した半導体ウェーハの断面模式図、第2
図はシリコンウェーハを部分的にエツチングするための
装置の断面模式図である。 1・・・p型シリコン基板、2・・・n型領域、3・・
・シリコン基板、4.4a、4b・・・二酸化シリコン
膜、5・・・電極、6・・・石英容器、7・・・ヒドラ
ジン水和物、8・・・ポテンショスタット、9・・・参
照電極、10・・・プラチナ対極、11・・・リード線

Claims (1)

    【特許請求の範囲】
  1. p型シリコン基板の一主面にn型領域を形成した後表面
    に酸化シリコン膜を形成して第1のウェーハを作成する
    工程と、前記p型シリコン基板とは別の第2のシリコン
    基板の表面に酸化シリコン膜を形成して第2のウェーハ
    を作成する工程と、前記第1のウェーハの前記n型領域
    側に前記第2のウェーハを密着させ熱処理を施すことに
    より前記第1と第2のウェーハの酸化シリコン膜を接着
    させて貼合わせる工程と、アルカリ性の異方性エッチン
    グ液中で前記n型領域の電位を電気化学エッチングにお
    いてエッチングが停止する電位に保ち前記p型シリコン
    基板のp型領域の電位をエッチングが行われる電位に保
    って電気化学エッチングすることにより前記p型領域を
    エッチング除去する工程とを含むことを特徴とする半導
    体装置の製造方法。
JP4885589A 1989-02-28 1989-02-28 半導体装置の製造方法 Pending JPH02228049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4885589A JPH02228049A (ja) 1989-02-28 1989-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4885589A JPH02228049A (ja) 1989-02-28 1989-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02228049A true JPH02228049A (ja) 1990-09-11

Family

ID=12814883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4885589A Pending JPH02228049A (ja) 1989-02-28 1989-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02228049A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177378A (ja) * 2009-01-28 2010-08-12 New Japan Radio Co Ltd 半導体装置及びその製造方法
WO2011024358A1 (ja) * 2009-08-24 2011-03-03 信越半導体株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137330A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
JPS6390147A (ja) * 1986-10-03 1988-04-21 Toshiba Corp 誘電体分離基板の製造方法
JPS63299236A (ja) * 1987-05-29 1988-12-06 Nissan Motor Co Ltd 半導体の電解エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137330A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
JPS6390147A (ja) * 1986-10-03 1988-04-21 Toshiba Corp 誘電体分離基板の製造方法
JPS63299236A (ja) * 1987-05-29 1988-12-06 Nissan Motor Co Ltd 半導体の電解エッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177378A (ja) * 2009-01-28 2010-08-12 New Japan Radio Co Ltd 半導体装置及びその製造方法
WO2011024358A1 (ja) * 2009-08-24 2011-03-03 信越半導体株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Soiウエーハの製造方法
JPS61180446A (ja) 分離されたn型エピタキシヤルアイランドの形成方法
US4193836A (en) Method for making semiconductor structure
JP2976929B2 (ja) 半導体装置の製造方法
JP3570218B2 (ja) 半導体圧力センサの製造方法
JPH04206766A (ja) 半導体装置の製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH02228049A (ja) 半導体装置の製造方法
JP2680800B2 (ja) Soiウェーハおよびその製造方法
JP2833519B2 (ja) 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置
JP2801704B2 (ja) 半導体基板の製造方法
JP3160966B2 (ja) Soi基板の製造方法
US20210057270A1 (en) Semiconductor wafer and method for manufacturing thereof
JPH1197654A (ja) 半導体基板の製造方法
JPS5931865B2 (ja) 半導体装置
JPH025545A (ja) 半導体装置の製造方法
JPH02205339A (ja) 半導体装置の製造方法
US20240153764A1 (en) Method for preparing silicon-on-insulator
JPS60189235A (ja) 半導体装置の製造方法
JPH02218109A (ja) 珪素層を絶縁層に形成する方法
JPS6245042A (ja) 半導体集積回路の製造方法
JPH08279605A (ja) 張り合わせ基板の製造方法
JPH07211876A (ja) 半導体基体の作成方法
KR100491272B1 (ko) 소이 기판의 제조 방법
JPH10125882A (ja) 薄膜soi基板の製造方法