JPS6390147A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS6390147A JPS6390147A JP23435986A JP23435986A JPS6390147A JP S6390147 A JPS6390147 A JP S6390147A JP 23435986 A JP23435986 A JP 23435986A JP 23435986 A JP23435986 A JP 23435986A JP S6390147 A JPS6390147 A JP S6390147A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- type
- dielectric
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000002955 isolation Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 47
- 238000005530 etching Methods 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- -1 boron ions Chemical class 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 230000013011 mating Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002565 electrocardiography Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は酸化物層によって基板と電気的に分離されたシ
リコンなどの半導体層を有する誘電体分離基板の製造方
法に関する。
リコンなどの半導体層を有する誘電体分離基板の製造方
法に関する。
（従来の技術）
同一基板上に多数の能動素子を有する半導体集積素子に
おいては、各素子を電気的に分離する事が必要である。
おいては、各素子を電気的に分離する事が必要である。
この目的のためにｐ−ｎ接合が逆方向電流を遮断する事
を利用した接合分離が使われるが、この方法では高耐圧
が期待できない他、素子の構造などにも制約が必要にな
る。誘電体層の上に単結晶層を形成し、そこに素子群を
形成させれば、素子間分離はその間の半導体層を除去す
る事によって完全に達成されるから簡単であり、接合分
離に伴なう種々の制約も解消する。このような目的のた
めサファイヤ単結晶の上にシリコンをエピタキシャル成
長させたいわゆるＳＯ８基板が従来から用いられている
が、サファイアはシリコンと熱的、機械的な性質が大き
く異なるために良質なシリコン結晶が冑難く、チップ化
などにも問題があった。シリコンの酸化膜上に多結晶シ
リコンなどの層を形成させ、レーザ光や電子線を照射し
て単結晶化する方法が公知であるが、無欠陥の良質な結
晶層を得る事は困難である。酸化膜層を形成させた面を
接触させ、融着するか、或いは酸化雰囲気中で加熱する
事によって酸化膜を成長させて融合し、接着する方法も
公知である。この方法はきわめて良質の結晶層を得る事
ができるが、接着界面に未接着部分（ボイドと呼ぶ）を
生じ易く、全面接着が困難であった。そのために素子形
成時にはがれ落ちるなどの問題を生じた。鏡面研磨され
たシリコン基板を洗滌、乾燥後、鏡面同士を接触させて
接着するいわゆるシリコン直接接着法を用いれば、ボイ
ドレス接着が容易に達成でき、鏡面を熱酸化した基板に
この技術を適用すれば良質で全面接着された誘電体分離
基板を得る事ができる。得られた誘電体上のシリコン層
を目標の厚さに調整する方法としては、機械的又はメカ
ノケミカルな研磨がエツチング法などに比べて速度、精
度共優れているが、その厚さを高精度に制御する事はか
なり困難である。即ち、接着ウェハの反りや仝厚のバラ
ツキがそのまま残し厚のバラツキとなるので数ｐ程度の
バラツキが不可否的に生ずる。これを解決する一手段と
して、一方の基板上に高抵抗のエピタキシャル層を形成
させ、その基板を酸化膜層を形成させた基板と融着させ
た後に、エツチング速度の差異を利用してエピタキシャ
ル層のみを残して残りのシリコンを溶解、除去する方法
が公知である。しかしこの方法はエピタキシャル成長層
の表面粗さが大きくなるため、ボイドレス接着には必須
な上記のシリコン直接接着法に適用するのは困難である
。
を利用した接合分離が使われるが、この方法では高耐圧
が期待できない他、素子の構造などにも制約が必要にな
る。誘電体層の上に単結晶層を形成し、そこに素子群を
形成させれば、素子間分離はその間の半導体層を除去す
る事によって完全に達成されるから簡単であり、接合分
離に伴なう種々の制約も解消する。このような目的のた
めサファイヤ単結晶の上にシリコンをエピタキシャル成
長させたいわゆるＳＯ８基板が従来から用いられている
が、サファイアはシリコンと熱的、機械的な性質が大き
く異なるために良質なシリコン結晶が冑難く、チップ化
などにも問題があった。シリコンの酸化膜上に多結晶シ
リコンなどの層を形成させ、レーザ光や電子線を照射し
て単結晶化する方法が公知であるが、無欠陥の良質な結
晶層を得る事は困難である。酸化膜層を形成させた面を
接触させ、融着するか、或いは酸化雰囲気中で加熱する
事によって酸化膜を成長させて融合し、接着する方法も
公知である。この方法はきわめて良質の結晶層を得る事
ができるが、接着界面に未接着部分（ボイドと呼ぶ）を
生じ易く、全面接着が困難であった。そのために素子形
成時にはがれ落ちるなどの問題を生じた。鏡面研磨され
たシリコン基板を洗滌、乾燥後、鏡面同士を接触させて
接着するいわゆるシリコン直接接着法を用いれば、ボイ
ドレス接着が容易に達成でき、鏡面を熱酸化した基板に
この技術を適用すれば良質で全面接着された誘電体分離
基板を得る事ができる。得られた誘電体上のシリコン層
を目標の厚さに調整する方法としては、機械的又はメカ
ノケミカルな研磨がエツチング法などに比べて速度、精
度共優れているが、その厚さを高精度に制御する事はか
なり困難である。即ち、接着ウェハの反りや仝厚のバラ
ツキがそのまま残し厚のバラツキとなるので数ｐ程度の
バラツキが不可否的に生ずる。これを解決する一手段と
して、一方の基板上に高抵抗のエピタキシャル層を形成
させ、その基板を酸化膜層を形成させた基板と融着させ
た後に、エツチング速度の差異を利用してエピタキシャ
ル層のみを残して残りのシリコンを溶解、除去する方法
が公知である。しかしこの方法はエピタキシャル成長層
の表面粗さが大きくなるため、ボイドレス接着には必須
な上記のシリコン直接接着法に適用するのは困難である
。
（発明が解決しようとする問題点）
以上のように誘電体層を介して半導体基板同士を接着し
て構成する誘電体分離基板においては、ボイドレス接着
できてかつシリコン層の厚さを高精度に制御できる手段
がなかった。
て構成する誘電体分離基板においては、ボイドレス接着
できてかつシリコン層の厚さを高精度に制御できる手段
がなかった。
本発明はこれらの問題点を解決し、きわめて高品質な単
結晶層を高精度で形成できる誘電体分離型半導体基板の
製造方法を提供するものである。
結晶層を高精度で形成できる誘電体分離型半導体基板の
製造方法を提供するものである。
（問題点を解決するための手段）
本発明は少なくとも一方に酸化物層が形成された二つの
半導体基板の清浄な鏡面同士を、清浄な雰囲気の下で接
触させて接着し、熱処理する誘電体分離基板の製造方法
において、酸化物層に接した一方の半導体基板の面に内
部と異なる導電型の層が形成しておき、この層を残して
残りの半導体層を選択エツチングにより除去する事を特
徴とする （作 用） 本発明においては誘電体層の上に形成させようとする半
導体層に対応する部分を、残部と異なる導電体層として
接着すべき面に高精度で形成させておき、誘電体層を介
して接着した後、両者のエツチング速度が異なる事を利
用して選択エッチする事により、基板の全厚ヤ反りに関
係なく、高精度に厚さを制御する方法である。また、鏡
面の平滑性を損なう事なしにこの異なる導電層を形成さ
せる事により、ボイドレス接着できる直接接着法を適用
可能にしたものである。具体的には、まず、シリコン半
導体の鏡面の側にイオン注入又は熱拡散などの手法で異
なる導電体を形成すべき不純物を導入する。これらの手
法によれば鏡面の状態を損なわずに高い深さ精度で不純
物の層を導入する事ができる。この不純物層の形成時又
は形成後にざらに熱酸化膜層を鏡面に形成しても良い。
半導体基板の清浄な鏡面同士を、清浄な雰囲気の下で接
触させて接着し、熱処理する誘電体分離基板の製造方法
において、酸化物層に接した一方の半導体基板の面に内
部と異なる導電型の層が形成しておき、この層を残して
残りの半導体層を選択エツチングにより除去する事を特
徴とする （作 用） 本発明においては誘電体層の上に形成させようとする半
導体層に対応する部分を、残部と異なる導電体層として
接着すべき面に高精度で形成させておき、誘電体層を介
して接着した後、両者のエツチング速度が異なる事を利
用して選択エッチする事により、基板の全厚ヤ反りに関
係なく、高精度に厚さを制御する方法である。また、鏡
面の平滑性を損なう事なしにこの異なる導電層を形成さ
せる事により、ボイドレス接着できる直接接着法を適用
可能にしたものである。具体的には、まず、シリコン半
導体の鏡面の側にイオン注入又は熱拡散などの手法で異
なる導電体を形成すべき不純物を導入する。これらの手
法によれば鏡面の状態を損なわずに高い深さ精度で不純
物の層を導入する事ができる。この不純物層の形成時又
は形成後にざらに熱酸化膜層を鏡面に形成しても良い。
この半導体基板は鏡面を有し、その鏡面上に熱酸化膜層
が形成されている他の半導体基板と公知の直接接着法に
より接着される。然る後に誘電体となる酸化股上のシリ
コン基板を不純物導入層を残してエツチング除去する。
が形成されている他の半導体基板と公知の直接接着法に
より接着される。然る後に誘電体となる酸化股上のシリ
コン基板を不純物導入層を残してエツチング除去する。
たとえば基板がｎ型であり、表面に形成された層をｐ型
とすれば、良く知られたアルカリ系のエッチャントで処
理すればｐ型の層のみが精度良く残る。尚基板がｐで表
面層がｎ型であれば、電解酸化の方法を使えばｎ型を残
す事ができる。
とすれば、良く知られたアルカリ系のエッチャントで処
理すればｐ型の層のみが精度良く残る。尚基板がｐで表
面層がｎ型であれば、電解酸化の方法を使えばｎ型を残
す事ができる。
（実施例）
３インチ径、厚さ２５０／Ｊ／７１の高不純物濃度のｐ
型シリコン（ｏ、ｏｏｉΩ・ｃｍ）の一方の面を鏡面に
研磨し、水蒸気酸化法によって１．５ＪＪＩ！ｔの酸化
膜を表面に形成させた。これに組合せる基板として、鏡
面研磨された３０Ω・ｃｍのｎ型シリコン（３“径）を
用意し、その表面にホウ素をイオン注入した。
型シリコン（ｏ、ｏｏｉΩ・ｃｍ）の一方の面を鏡面に
研磨し、水蒸気酸化法によって１．５ＪＪＩ！ｔの酸化
膜を表面に形成させた。これに組合せる基板として、鏡
面研磨された３０Ω・ｃｍのｎ型シリコン（３“径）を
用意し、その表面にホウ素をイオン注入した。
ざらに熱処理を加え、１ Ｘ １０１５２ ／ ｃｔＡ
の不純物濃度で深さ３−のｐ型層を形成させた。両者を
良く洗滌し、乾燥後クラス２以下の清浄な雰囲気中で鏡
面同士を接善し、１ｏｏｏ℃で１時間熱処理した。
の不純物濃度で深さ３−のｐ型層を形成させた。両者を
良く洗滌し、乾燥後クラス２以下の清浄な雰囲気中で鏡
面同士を接善し、１ｏｏｏ℃で１時間熱処理した。
得られた接着体のｎ型シリコン側の表面を稀弗酸で処理
した後、４０％ＫＯＨ溶液中で加熱し、Ｐ層を残してエ
ツチング溶解した。残ったＰ層は２．５ｐ±０．５ＪＪ
ＪＩ＆であった。はじめのウェハの厚さのバラツキは±
３−であったので、通常の機械研磨ではこのような高精
度は遠し冑なかった。
した後、４０％ＫＯＨ溶液中で加熱し、Ｐ層を残してエ
ツチング溶解した。残ったＰ層は２．５ｐ±０．５ＪＪ
ＪＩ＆であった。はじめのウェハの厚さのバラツキは±
３−であったので、通常の機械研磨ではこのような高精
度は遠し冑なかった。
以上に述べたように本発明によれば、厚さ精度の良くそ
ろったきわめて良質な半導体単結晶層が、広い面積に渡
って未接着部なしに心電された誘電体分離型半導体基板
がきわめて容易に形成できるので、ＩＣなどの高性能化
に対する寄与はきわめて大きい。
ろったきわめて良質な半導体単結晶層が、広い面積に渡
って未接着部なしに心電された誘電体分離型半導体基板
がきわめて容易に形成できるので、ＩＣなどの高性能化
に対する寄与はきわめて大きい。
Claims (2)
- （１）少なくとも一方に酸化物層が形成された半導体基
板の鏡面同士を清浄な雰囲気の下で接触させる事によつ
て接着し、熱処理する工程からなる酸化物層を介在した
誘電体分離基板の製造方法において、酸化物層に接した
少なくとも一方の半導体基板の面に内部と異なる導電型
の層を形成させておき、かつこの層を残して残りの半導
体をエッチング除去する事を特徴とする半導体誘電体分
離基板の製造方法。 - （２）内部と異なる導電体層が拡散又はイオン注入によ
つて形成れる事を特徴とする特許請求の範囲第１項記載
の半導体誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23435986A JPS6390147A (ja) | 1986-10-03 | 1986-10-03 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23435986A JPS6390147A (ja) | 1986-10-03 | 1986-10-03 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6390147A true JPS6390147A (ja) | 1988-04-21 |
Family
ID=16969767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23435986A Pending JPS6390147A (ja) | 1986-10-03 | 1986-10-03 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6390147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228049A (ja) * | 1989-02-28 | 1990-09-11 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-10-03 JP JP23435986A patent/JPS6390147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228049A (ja) * | 1989-02-28 | 1990-09-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5086011A (en) | Process for producing thin single crystal silicon islands on insulator | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| GB2206445A (en) | Method of manufacturing dielectrically isolated integrated circuits and circuit elements | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| KR100576684B1 (ko) | 절연체 상의 변형 결정층 제조방법, 그 방법을 위한반도체 구조 및 그 방법으로 제조된 반도체 구조 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPS6390147A (ja) | 誘電体分離基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH01251635A (ja) | 誘電体分離型半導体装置 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH0370155A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPH0348658B2 (ja) | ||
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH0645429A (ja) | 半導体装置の製造方法 | |
| JP2789965B2 (ja) | 半導体装置用貼り合わせ基板およびその製造方法 | |
| JPH02228061A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6095936A (ja) | 半導体基体の製造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPS61292935A (ja) | 半導体装置の製造方法 |