JP2002076326A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002076326A JP2002076326A JP2000267070A JP2000267070A JP2002076326A JP 2002076326 A JP2002076326 A JP 2002076326A JP 2000267070 A JP2000267070 A JP 2000267070A JP 2000267070 A JP2000267070 A JP 2000267070A JP 2002076326 A JP2002076326 A JP 2002076326A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- semiconductor substrate
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 238000000034 method Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 7
- 239000012670 alkaline solution Substances 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
- H01L2224/83365—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】電流を半導体基板の表面と裏面の間に流す構造
において、半導体基板の厚さを極限まで薄くして大口径
のシリコン基板で低損失な半導体装置を実現する。 【解決手段】貼り合わせた半導体基板の一方の面に半導
体装置を形成し、その反対裏面をエッチングすることで
極めて薄いシリコン層の半導体装置が実現できる。裏面
に金属電極を形成し、厚く残されたデバイスの周辺のシ
リコン基板による額縁を有して分割されているため取り
扱いが通常の半導体チップと同じように出来るほか、デ
バイス部のシリコン層が薄くできるので余分な活性層が
大幅に減少し、デバイスの高速動作が可能でライフタイ
ムキラーを必要とせずデバイスの耐圧設計に余裕をとる
必要もない半導体装置を提供できる。
において、半導体基板の厚さを極限まで薄くして大口径
のシリコン基板で低損失な半導体装置を実現する。 【解決手段】貼り合わせた半導体基板の一方の面に半導
体装置を形成し、その反対裏面をエッチングすることで
極めて薄いシリコン層の半導体装置が実現できる。裏面
に金属電極を形成し、厚く残されたデバイスの周辺のシ
リコン基板による額縁を有して分割されているため取り
扱いが通常の半導体チップと同じように出来るほか、デ
バイス部のシリコン層が薄くできるので余分な活性層が
大幅に減少し、デバイスの高速動作が可能でライフタイ
ムキラーを必要とせずデバイスの耐圧設計に余裕をとる
必要もない半導体装置を提供できる。
Description
【０００１】
【発明の属する分野】本発明は、電流を半導体基板の表
面と裏面の間に流す半導体装置において、特に薄膜シリ
コン基板を用いた、低損失の半導体装置の電極構造に関
するものである。
面と裏面の間に流す半導体装置において、特に薄膜シリ
コン基板を用いた、低損失の半導体装置の電極構造に関
するものである。
【０００２】
【従来の技術】パワーMOSFET、IGBT、ダイオードは低損
失を目的として様々な改良や提案がなされている。それ
ぞれの基本的な概念図を以下に示す。図９に通常のｐｎ
ダイオード（ａ）と高速ダイオード（ｂ）を、図１０に
通常のパワーMOSFET（ａ）とその改良のトレンチMOSFET
（ｂ）を示す。図１１は各種のタイプのIGBTで、図１２
はGTOである。電源の高効率化はスイッチング方式によ
るため、低損失のスイッチング用のパワーデバイスが切
望されている。上記に示した種々のパワーデバイスが提
案されている。
失を目的として様々な改良や提案がなされている。それ
ぞれの基本的な概念図を以下に示す。図９に通常のｐｎ
ダイオード（ａ）と高速ダイオード（ｂ）を、図１０に
通常のパワーMOSFET（ａ）とその改良のトレンチMOSFET
（ｂ）を示す。図１１は各種のタイプのIGBTで、図１２
はGTOである。電源の高効率化はスイッチング方式によ
るため、低損失のスイッチング用のパワーデバイスが切
望されている。上記に示した種々のパワーデバイスが提
案されている。
【０００３】従来の改良は、前記に示した種々のデバイ
スのチャネル抵抗や活性層抵抗やJFET抵抗などの低減が
中心的なものであった。活性層の厚さが１００μｍ前後
でも５００V以上の逆耐圧は得られるが、現在の半導体
工程では大口径化が急速に進展し、それに伴い半導体基
板の厚さが飛躍的に厚くなってきている。
スのチャネル抵抗や活性層抵抗やJFET抵抗などの低減が
中心的なものであった。活性層の厚さが１００μｍ前後
でも５００V以上の逆耐圧は得られるが、現在の半導体
工程では大口径化が急速に進展し、それに伴い半導体基
板の厚さが飛躍的に厚くなってきている。
【０００４】大口径半導体基板の通常工程は、厚い半導
体基板で工程をスタートさせて半導体デバイスをすべて
製作した後に、裏面を削ることにより所望の厚さの半導
体デバイスを得ていた。半導体デバイス製造工程で処理
できる半導体基板の厚さは２００μｍまでの厚さが限度
で、それ以下の薄い半導体基板では機械的強度が極端に
下がり破壊しやすくなるという欠点があった。
体基板で工程をスタートさせて半導体デバイスをすべて
製作した後に、裏面を削ることにより所望の厚さの半導
体デバイスを得ていた。半導体デバイス製造工程で処理
できる半導体基板の厚さは２００μｍまでの厚さが限度
で、それ以下の薄い半導体基板では機械的強度が極端に
下がり破壊しやすくなるという欠点があった。
【０００５】その上、半導体基板の大口径化は年々推進
しているので薄膜の半導体デバイスを製作または処理す
ることは益々困難な状況になってきている。実際、5イ
ンチφのシリコン基板を使用する場合、１００μｍ前後
のシリコン基板を処理することは事実上不可能となって
いる。
しているので薄膜の半導体デバイスを製作または処理す
ることは益々困難な状況になってきている。実際、5イ
ンチφのシリコン基板を使用する場合、１００μｍ前後
のシリコン基板を処理することは事実上不可能となって
いる。
【０００６】一般的に１００μｍ以下の薄い活性層のシ
リコンデバイスを製作するには、厚い高濃度基板層を介
して電極を付けることでシリコン基板の総厚さを２００
μｍ以上にして大口径基板でも処理できるようにしてい
る。しかし、厚い高濃度基板層のためデバイスのスイッ
チング速度が遅くなってしまうのでライフタイムの制御
が必要になり、電子線照射などの処理を行わなければな
らなくなる。この処理はデバイスの逆耐圧を低下させる
ので耐圧設計上あらかじめ考慮しなければならないとい
う問題があった。
リコンデバイスを製作するには、厚い高濃度基板層を介
して電極を付けることでシリコン基板の総厚さを２００
μｍ以上にして大口径基板でも処理できるようにしてい
る。しかし、厚い高濃度基板層のためデバイスのスイッ
チング速度が遅くなってしまうのでライフタイムの制御
が必要になり、電子線照射などの処理を行わなければな
らなくなる。この処理はデバイスの逆耐圧を低下させる
ので耐圧設計上あらかじめ考慮しなければならないとい
う問題があった。
【０００７】
【本発明が解決しようとする課題】本発明は、上記問題
を解決し電流を基板表面と裏面の間に流す、薄膜シリコ
ン基板を使用した種々のパワーデバイスを通常の厚さの
大口径化シリコン基板上に製作可能にする半導体装置を
提供することにある。
を解決し電流を基板表面と裏面の間に流す、薄膜シリコ
ン基板を使用した種々のパワーデバイスを通常の厚さの
大口径化シリコン基板上に製作可能にする半導体装置を
提供することにある。
【０００８】
【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、面方位の異なる大口
径のシリコン基板を貼り合わせた一方の面に半導体装置
を形成し、他方の面の一部をエッチングでチップ周辺部
を残して開口してそこに金属電極を設けることを特徴と
し、電流を半導体基板の表面と裏面の電極の間に流すこ
とにより半導体における損失を削減し、さらにチップ周
辺部の基板が残されているため強度を保つことが可能で
大口径のシリコン基板を通常の半導体製造工程で実施で
きる。
めになされた請求項記載の発明は、面方位の異なる大口
径のシリコン基板を貼り合わせた一方の面に半導体装置
を形成し、他方の面の一部をエッチングでチップ周辺部
を残して開口してそこに金属電極を設けることを特徴と
し、電流を半導体基板の表面と裏面の電極の間に流すこ
とにより半導体における損失を削減し、さらにチップ周
辺部の基板が残されているため強度を保つことが可能で
大口径のシリコン基板を通常の半導体製造工程で実施で
きる。
【０００９】一般に面方位の異なる半導体基板を加熱処
理により貼り合わせることは可能である。貼り合わせた
状態で表面を研磨することで、表面側の面方位半導体基
板の厚さを所望の厚さにすることにより極めて薄い１０
０μｍ以下の半導体層の成形が可能である。裏面側の半
導体基板の厚さを十分にとることにより総厚さで２００
μｍ以上にすることができ、大口径でも半導体製造工程
で取り扱い可能な厚さを確保することができる。
理により貼り合わせることは可能である。貼り合わせた
状態で表面を研磨することで、表面側の面方位半導体基
板の厚さを所望の厚さにすることにより極めて薄い１０
０μｍ以下の半導体層の成形が可能である。裏面側の半
導体基板の厚さを十分にとることにより総厚さで２００
μｍ以上にすることができ、大口径でも半導体製造工程
で取り扱い可能な厚さを確保することができる。
【００１０】半導体基板の表面を面方位（１１１）とし
裏面を（１００）もしくは（１１０）とすることで裏面
を選択的にKOHなどのアルカリ溶液でエッチングし開口
部を設けると、面方位の異なる（１１１）面が露出した
ところでそれ以上のエッチングは進まない。また面方位
の異なる半導体基板の間に酸化膜などの絶縁物を形成し
て貼り合わせることも可能であり、この場合も絶縁物が
露出したところでエッチングは停止し、この部分の酸化
膜などの絶縁物を除去し面方位（１１１）の裏面を露出
することが可能である。
裏面を（１００）もしくは（１１０）とすることで裏面
を選択的にKOHなどのアルカリ溶液でエッチングし開口
部を設けると、面方位の異なる（１１１）面が露出した
ところでそれ以上のエッチングは進まない。また面方位
の異なる半導体基板の間に酸化膜などの絶縁物を形成し
て貼り合わせることも可能であり、この場合も絶縁物が
露出したところでエッチングは停止し、この部分の酸化
膜などの絶縁物を除去し面方位（１１１）の裏面を露出
することが可能である。
【００１１】表面の面方位（１１１）半導体基板に半導
体装置を形成し裏面の開口部に金属電極を蒸着、めっ
き、もしくはスパッタなどの方法で金属層の形成もしく
は充填して設けることで表面と裏面の間に電流を流す半
導体装置を形成することができ、薄いシリコン基板の半
導体層をもつ半導体装置が形成できる。
体装置を形成し裏面の開口部に金属電極を蒸着、めっ
き、もしくはスパッタなどの方法で金属層の形成もしく
は充填して設けることで表面と裏面の間に電流を流す半
導体装置を形成することができ、薄いシリコン基板の半
導体層をもつ半導体装置が形成できる。
【００１２】薄いシリコン基板の裏面の露出した部分に
は不純物の拡散層を設けることも可能であり、そこに金
属層の形成もしくは充填することが可能である。また別
の例では、導電性の金属を蒸着、めっき、スパッタ等で
充填し接続が可能であるが、導電性金属電極にかえてシ
ョットキー接合金属電極とすることもできる。
は不純物の拡散層を設けることも可能であり、そこに金
属層の形成もしくは充填することが可能である。また別
の例では、導電性の金属を蒸着、めっき、スパッタ等で
充填し接続が可能であるが、導電性金属電極にかえてシ
ョットキー接合金属電極とすることもできる。
【００１３】裏面の開口部の周辺に残された額縁状の半
導体基板のあるところで切断し、半導体装置を分割して
半導体チップとした後も、額縁状の半導体基板で薄い半
導体層を補強しており、分割された半導体チップは通常
の製造工程の半導体チップと同様に取り扱いができる。
導体基板のあるところで切断し、半導体装置を分割して
半導体チップとした後も、額縁状の半導体基板で薄い半
導体層を補強しており、分割された半導体チップは通常
の製造工程の半導体チップと同様に取り扱いができる。
【００１４】デバイスのシリコン層が薄くできるので余
分な活性層が大幅に減少し低損失化した上、デバイスの
高速動作が可能で、さらにライフタイムキラーを必要と
しないためデバイスの耐圧設計で余裕をとる必要がなく
なる。
分な活性層が大幅に減少し低損失化した上、デバイスの
高速動作が可能で、さらにライフタイムキラーを必要と
しないためデバイスの耐圧設計で余裕をとる必要がなく
なる。
【００１５】
【発明の実施の形態】本発明は種々のパワーデバイスの
低損失を目指すために、その半導体基板の一部の厚さを
極限まで薄くすることで実現しようとするものである。
以下にその例を示す。
低損失を目指すために、その半導体基板の一部の厚さを
極限まで薄くすることで実現しようとするものである。
以下にその例を示す。
【００１６】図１、図２本発明の実施例を示すもので、
面方位の異なる大口径の基板を貼り合わせることで裏面
の電極形成部の半導体基板を薄くした本発明の実施例で
ある。図１は貼り合わせ基板を用いたダイオードの実施
例で、図２はIGBTの場合である。
面方位の異なる大口径の基板を貼り合わせることで裏面
の電極形成部の半導体基板を薄くした本発明の実施例で
ある。図１は貼り合わせ基板を用いたダイオードの実施
例で、図２はIGBTの場合である。
【００１７】面方位の異なる半導体基板を貼り合わせる
ことにより、例えば、半導体デバイスが形成される表面
基板に（１１１）面方位の半導体基板と、（１００）の
面方位を持つ裏面基板となる半導体基板を貼り合わせ、
表面基板の厚さを研磨することで極めて薄い基板とする
ことができる。一方（１００）の面方位を持つ裏面基板
はウェハが製造工程で取り扱える厚さにして半導体基板
の表面には種々の半導体が形成することができる。
ことにより、例えば、半導体デバイスが形成される表面
基板に（１１１）面方位の半導体基板と、（１００）の
面方位を持つ裏面基板となる半導体基板を貼り合わせ、
表面基板の厚さを研磨することで極めて薄い基板とする
ことができる。一方（１００）の面方位を持つ裏面基板
はウェハが製造工程で取り扱える厚さにして半導体基板
の表面には種々の半導体が形成することができる。
【００１８】裏面基板は（１００）の面方位なのでKOH
などのアルカリ溶液による化学的な異方性エッチング法
により面方位に依存してエッチングが可能になり、さら
に表面基板は（１１１）なので自動的にこの面でのエッ
チングを停止する。極めて制御性がよく再現性のよい形
状が製作可能となる。
などのアルカリ溶液による化学的な異方性エッチング法
により面方位に依存してエッチングが可能になり、さら
に表面基板は（１１１）なので自動的にこの面でのエッ
チングを停止する。極めて制御性がよく再現性のよい形
状が製作可能となる。
【００１９】裏面基板に面方位（１１０）を用いれば裏
面基板の異方性エッチングされる側壁が面方位（１０
０）基板では裏面異方性エッチングさえれた側壁が傾斜
しているのに比べ、裏面補強基板に（１１０）の面方位
基板を使用することで裏面異方性エッチングされた側壁
が垂直になるので補強部となる面積が減り、デバイスの
配置密度を上げることができる。高密度に半導体チップ
を配列する場合、チップの額縁部が少なくできるので有
利である。
面基板の異方性エッチングされる側壁が面方位（１０
０）基板では裏面異方性エッチングさえれた側壁が傾斜
しているのに比べ、裏面補強基板に（１１０）の面方位
基板を使用することで裏面異方性エッチングされた側壁
が垂直になるので補強部となる面積が減り、デバイスの
配置密度を上げることができる。高密度に半導体チップ
を配列する場合、チップの額縁部が少なくできるので有
利である。
【００２０】上記の方法で半導体基板表面に形成された
半導体装置の反対面の一部を開口し、上記半導体基板の
厚さより薄くした開口部裏面部分に電極を設けることに
より、全体として極めて薄い半導体基板のパワーデバイ
スが製作可能となる。本発明によれば、大口径の基板か
ら工程を始めても、半導体基板の厚さが１００μｍ以下
の半導体デバイスが容易に製作可能である。
半導体装置の反対面の一部を開口し、上記半導体基板の
厚さより薄くした開口部裏面部分に電極を設けることに
より、全体として極めて薄い半導体基板のパワーデバイ
スが製作可能となる。本発明によれば、大口径の基板か
ら工程を始めても、半導体基板の厚さが１００μｍ以下
の半導体デバイスが容易に製作可能である。
【００２１】図３に（１１１）と（１００）の異なる面
方位の基板を用い、トレンチIGBTを製作する例を示す。
（１１１）と（１００）の面方位の異なるｎ型シリコン
基板を貼り合わせ、（１１１）面方位基板を所定の厚さ
に減らす（ａ）。面方位（１１１）のシリコン基板にト
レンチ加工し、所定のｎ−活性層を有するトレンチIGBT
を製作する。（ｂ）。
方位の基板を用い、トレンチIGBTを製作する例を示す。
（１１１）と（１００）の面方位の異なるｎ型シリコン
基板を貼り合わせ、（１１１）面方位基板を所定の厚さ
に減らす（ａ）。面方位（１１１）のシリコン基板にト
レンチ加工し、所定のｎ−活性層を有するトレンチIGBT
を製作する。（ｂ）。
【００２２】半導体装置を形成した後面方位（１００）
のシリコン基板をKOHなどのアルカリ溶液でエッチング
を行うと面方位依存性があるので、酸化膜などをマスク
にして裏面を選択的にエッチングし、面方位（１１１）
のシリコン基板に到達すると自動的にエッチングが停止
し、所望の厚さのIGBTが出現する（ｃ）。
のシリコン基板をKOHなどのアルカリ溶液でエッチング
を行うと面方位依存性があるので、酸化膜などをマスク
にして裏面を選択的にエッチングし、面方位（１１１）
のシリコン基板に到達すると自動的にエッチングが停止
し、所望の厚さのIGBTが出現する（ｃ）。
【００２３】請求項２のように裏面の電極は開口部の全
面に金属電極を充填してもよいし、また表面に金属層を
設けることで電極とすることができる。図１では開口部
のみ電極面が露出した図を示しているが、裏面全体に電
極を形成することも可能である。
面に金属電極を充填してもよいし、また表面に金属層を
設けることで電極とすることができる。図１では開口部
のみ電極面が露出した図を示しているが、裏面全体に電
極を形成することも可能である。
【００２４】さらに、請求項３にあるように、エッチン
グされた裏面開口部の底部と側壁に必要な不純物を注入
し、金属電極を形成することで個々のIGBTをシリコン基
板全体に均一に製作できる。開口部が薄くなったIGBT部
は、裏面の周辺部が厚いシリコン基板で補強され、工程
を進めるのに十分な強度を持っているので、量産工程に
耐えられる。
グされた裏面開口部の底部と側壁に必要な不純物を注入
し、金属電極を形成することで個々のIGBTをシリコン基
板全体に均一に製作できる。開口部が薄くなったIGBT部
は、裏面の周辺部が厚いシリコン基板で補強され、工程
を進めるのに十分な強度を持っているので、量産工程に
耐えられる。
【００２５】図４は（１１１）と（１１０）の異なる面
方位の基板を用いてトレンチIGBTを製作する例を示して
いる。図３の（１００）基板では裏面異方性エッチング
さえれた側壁が傾斜しているのに比べ、裏面補強基板に
（１１０）を使用することで裏面異方性エッチングされ
た側壁が垂直になるので補強部となる面積が減り、デバ
イスの配置密度を上げることができる。高密度に半導体
チップを配列する場合、チップの額縁部が少なくできる
ので有利である。
方位の基板を用いてトレンチIGBTを製作する例を示して
いる。図３の（１００）基板では裏面異方性エッチング
さえれた側壁が傾斜しているのに比べ、裏面補強基板に
（１１０）を使用することで裏面異方性エッチングされ
た側壁が垂直になるので補強部となる面積が減り、デバ
イスの配置密度を上げることができる。高密度に半導体
チップを配列する場合、チップの額縁部が少なくできる
ので有利である。
【００２６】図５は（１１１）と（１００）の異なる面
方位基板を用いて、裏面エッチング停止に絶縁膜を用い
たトレンチIGBTを製作する例を示している。酸化膜など
の絶縁膜を介して異なる面方位の基板を貼り合わせるこ
とで、SOI基板が製作可能である。（１００）面方位の
シリコン基板へのアルカリ溶液による化学的異方性エッ
チングは、絶縁膜で自動的に停止させることができるの
で、図３および図４ですでに説明した工程と同じような
方法で、デバイスの周辺に厚いシリコン基板による補強
の額縁を有した極めて薄いシリコン層厚さのパワーデバ
イスが製作可能である。
方位基板を用いて、裏面エッチング停止に絶縁膜を用い
たトレンチIGBTを製作する例を示している。酸化膜など
の絶縁膜を介して異なる面方位の基板を貼り合わせるこ
とで、SOI基板が製作可能である。（１００）面方位の
シリコン基板へのアルカリ溶液による化学的異方性エッ
チングは、絶縁膜で自動的に停止させることができるの
で、図３および図４ですでに説明した工程と同じような
方法で、デバイスの周辺に厚いシリコン基板による補強
の額縁を有した極めて薄いシリコン層厚さのパワーデバ
イスが製作可能である。
【００２７】請求項４の発明は図６、図７に示すように
本発明の半導体デバイスをウェハ上に配列と個々のチッ
プへの分割法で実現される。貼り合わせた半導体基板の
一方の面に半導体装置を製作し、その反対裏面をエッチ
ングすることで薄膜の半導体装置が実現できる。裏面に
金属電極を形成し、図７に示すように厚く残された基板
でそれぞれの半導体デバイスに分割する。この構造は半
導体デバイスの周辺部分が厚い基板の額縁構造で補強さ
れているので、取り扱いが通常の半導体チップと同じよ
うに取り扱うことができる。
本発明の半導体デバイスをウェハ上に配列と個々のチッ
プへの分割法で実現される。貼り合わせた半導体基板の
一方の面に半導体装置を製作し、その反対裏面をエッチ
ングすることで薄膜の半導体装置が実現できる。裏面に
金属電極を形成し、図７に示すように厚く残された基板
でそれぞれの半導体デバイスに分割する。この構造は半
導体デバイスの周辺部分が厚い基板の額縁構造で補強さ
れているので、取り扱いが通常の半導体チップと同じよ
うに取り扱うことができる。
【００２８】請求項５のように裏面の電極金属としてシ
ョットキー接合を形成する金属を用いて接続することも
可能で、このようにすることでさらに低損失な半導体装
置を提供できるのでその効果は大きい。
ョットキー接合を形成する金属を用いて接続することも
可能で、このようにすることでさらに低損失な半導体装
置を提供できるのでその効果は大きい。
【００２９】本発明の方法を用いることにより、ワンチ
ップのブリッジダイオードを実現できる。図８は本発明
によるワンチップブリッジダイオードの構成法を示す。
上記の貼り合わせ基板を用いて各々のダイオードが電気
的に絶縁できるようにエッチングした側面を絶縁物で被
った後、電極を形成し配線を施すことにより、ダイオー
ドを個々に分割することなくワンチップでブリッジ回路
を構成できる。
ップのブリッジダイオードを実現できる。図８は本発明
によるワンチップブリッジダイオードの構成法を示す。
上記の貼り合わせ基板を用いて各々のダイオードが電気
的に絶縁できるようにエッチングした側面を絶縁物で被
った後、電極を形成し配線を施すことにより、ダイオー
ドを個々に分割することなくワンチップでブリッジ回路
を構成できる。
【００３０】上記の例ではダイオードについて示した
が、上記図８の方法で電気的に分離された島状半導体層
の中に、一般的な半導体集積回路も容易に製作可能であ
り、基板の厚さ方向に電流が流れるパワーデバイスと集
積回路との混成の集積回路が製作できる。
が、上記図８の方法で電気的に分離された島状半導体層
の中に、一般的な半導体集積回路も容易に製作可能であ
り、基板の厚さ方向に電流が流れるパワーデバイスと集
積回路との混成の集積回路が製作できる。
【００３１】
【発明の効果】本発明の構造により、半導体基板の厚さ
を極限まで薄くできるので低損失半導体装置を容易に実
現できると同時に、大口径のシリコン基板でもその厚さ
を薄くすることなく他の半導体装置と同じ生産設備で扱
うことができるので、大量生産が可能になり安価な半導
体装置を提供できるようになりその効果は大である。ま
た、デバイス部のシリコン層が薄くできるので余分な活
性層が大幅に減少しデバイスの高速動作が可能になり、
さらにライフタイムキラーを必要とせず、デバイスの耐
圧設計で余裕をとる必要がなくなるのでその効果は大で
ある。
を極限まで薄くできるので低損失半導体装置を容易に実
現できると同時に、大口径のシリコン基板でもその厚さ
を薄くすることなく他の半導体装置と同じ生産設備で扱
うことができるので、大量生産が可能になり安価な半導
体装置を提供できるようになりその効果は大である。ま
た、デバイス部のシリコン層が薄くできるので余分な活
性層が大幅に減少しデバイスの高速動作が可能になり、
さらにライフタイムキラーを必要とせず、デバイスの耐
圧設計で余裕をとる必要がなくなるのでその効果は大で
ある。
【００３２】
【図１】本発明によるダイオードの実施例
【図２】本発明によるIGBTの実施例
【図３】異なる面方位の基板（１１１）と（１００）を
用いた、トレンチIGBTの製作例
用いた、トレンチIGBTの製作例
【図４】異なる面方位の基板（１１１）と（１１０）を
用いた、トレンチIGBTの製作例
用いた、トレンチIGBTの製作例
【図５】異なる面方位を持つSOI基板を用いたトレンチI
GBTの製作例
GBTの製作例
【図６】本発明による半導体デバイスのウェハ上配列例
【図７】本発明による半導体デバイスのチップへの分割
法
法
【図８】本発明によるワンチップブリッジダイオードの
構成法
構成法
【図９】従来のダイオード
【図１０】従来のMOSFET
【図１１】従来のIGBT
【図１２】従来のGTO
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６５３ Ｈ０１Ｌ 21/78 Ｌ ６５５ 29/50 Ｂ 21/336 29/78 ６５８Ｋ 21/329 ６５８Ｇ 29/91 Ａ
Claims (5)
- 【請求項１】半導体基板表面に形成された半導体装置の
電流の方向が、半導体基板表面と裏面の間に流れるよう
な構成の半導体装置において、表面に形成された半導体
装置の裏面の一部を開口して前記半導体基板の厚さを薄
くし、前記半導体基板の薄くした部分に金属電極を設
け、前記厚さの薄い半導体基板は裏面に厚い基板を周辺
部に備えて支持する額縁構造を有していることを特徴と
する半導体装置。 - 【請求項２】請求項１の半導体装置において、半導体基
板の裏面の開口した部分に導電性の金属を充填、もしく
は金属層を設け金属電極とした事を特徴とする半導体装
置。 - 【請求項３】請求項１の半導体装置において、半導体基
板の薄くした部分の裏面もしくは開口部に不純物の拡散
層を設けた後に、前記拡散層と電気的に接続するための
金属電極を設けたことを特徴とする半導体装置。 - 【請求項４】請求項１の半導体装置において、半導体基
板を分割してなる半導体チップが周辺を中央部より厚く
した額縁構造部分で切断したことを特徴とする半導体装
置。 - 【請求項５】請求項１の半導体装置において、半導体基
板の薄くした部分の裏面にショットキー接合を設けたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267070A JP2002076326A (ja) | 2000-09-04 | 2000-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267070A JP2002076326A (ja) | 2000-09-04 | 2000-09-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076326A true JP2002076326A (ja) | 2002-03-15 |
Family
ID=18754046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267070A Pending JP2002076326A (ja) | 2000-09-04 | 2000-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076326A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066394A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2005056930A (ja) * | 2003-08-06 | 2005-03-03 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| JP2006179632A (ja) * | 2004-12-22 | 2006-07-06 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2007073741A (ja) * | 2005-09-07 | 2007-03-22 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
| JP2009135394A (ja) * | 2007-11-01 | 2009-06-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
| US7713794B2 (en) | 2007-11-01 | 2010-05-11 | Fuji Electric Device Technology Co., Ltd. | Manufacturing method of a semiconductor device |
| JP2010205761A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2011165771A (ja) * | 2010-02-05 | 2011-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012104568A (ja) * | 2010-11-08 | 2012-05-31 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| WO2013073042A1 (ja) * | 2011-11-17 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN104981896A (zh) * | 2013-02-12 | 2015-10-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP2017034255A (ja) * | 2015-07-31 | 2017-02-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 半導体デバイスの形成方法および半導体デバイス |
| US9711434B2 (en) | 2015-09-17 | 2017-07-18 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US20170278931A1 (en) * | 2016-03-22 | 2017-09-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2019016738A (ja) * | 2017-07-10 | 2019-01-31 | トヨタ自動車株式会社 | 半導体装置 |
| CN111326572A (zh) * | 2020-02-17 | 2020-06-23 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件的背面结构 |
| US11342189B2 (en) | 2015-09-17 | 2022-05-24 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities and related methods |
| US11462486B2 (en) | 2019-07-10 | 2022-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
-
2000
- 2000-09-04 JP JP2000267070A patent/JP2002076326A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1601020A1 (en) * | 2003-01-20 | 2005-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPWO2004066394A1 (ja) * | 2003-01-20 | 2006-05-18 | 三菱電機株式会社 | 半導体装置 |
| EP1601020A4 (en) * | 2003-01-20 | 2008-01-02 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| CN100414713C (zh) * | 2003-01-20 | 2008-08-27 | 三菱电机株式会社 | 半导体器件 |
| WO2004066394A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| US7635892B2 (en) | 2003-01-20 | 2009-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP4554898B2 (ja) * | 2003-08-06 | 2010-09-29 | 本田技研工業株式会社 | 半導体装置の製造方法 |
| JP2005056930A (ja) * | 2003-08-06 | 2005-03-03 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
| JP2006179632A (ja) * | 2004-12-22 | 2006-07-06 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2007073741A (ja) * | 2005-09-07 | 2007-03-22 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
| JP2009135394A (ja) * | 2007-11-01 | 2009-06-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7713794B2 (en) | 2007-11-01 | 2010-05-11 | Fuji Electric Device Technology Co., Ltd. | Manufacturing method of a semiconductor device |
| JP2010205761A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2011165771A (ja) * | 2010-02-05 | 2011-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012104568A (ja) * | 2010-11-08 | 2012-05-31 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US8890239B2 (en) | 2010-11-08 | 2014-11-18 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for producing the same |
| JP5679073B2 (ja) * | 2011-11-17 | 2015-03-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2013073042A1 (ja) * | 2011-11-17 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2013073042A1 (ja) * | 2011-11-17 | 2015-04-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN104981896A (zh) * | 2013-02-12 | 2015-10-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP2017034255A (ja) * | 2015-07-31 | 2017-02-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | 半導体デバイスの形成方法および半導体デバイス |
| CN106449507A (zh) * | 2015-07-31 | 2017-02-22 | 英飞凌科技股份有限公司 | 用于形成半导体器件的方法以及半导体器件 |
| US10020226B2 (en) | 2015-07-31 | 2018-07-10 | Infineon Technologies Ag | Method for forming a semiconductor device and a semiconductor device |
| US10014245B2 (en) | 2015-09-17 | 2018-07-03 | Semiconductor Components Industries, Llc | Method for removing material from a substrate using in-situ thickness measurement |
| US9893058B2 (en) | 2015-09-17 | 2018-02-13 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor device having reduced on-state resistance and structure |
| US9711434B2 (en) | 2015-09-17 | 2017-07-18 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US10163772B2 (en) | 2015-09-17 | 2018-12-25 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US10741484B2 (en) | 2015-09-17 | 2020-08-11 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US11342189B2 (en) | 2015-09-17 | 2022-05-24 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities and related methods |
| US11908699B2 (en) | 2015-09-17 | 2024-02-20 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities |
| US20170278931A1 (en) * | 2016-03-22 | 2017-09-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10559664B2 (en) | 2016-03-22 | 2020-02-11 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer |
| JP2019016738A (ja) * | 2017-07-10 | 2019-01-31 | トヨタ自動車株式会社 | 半導体装置 |
| US11462486B2 (en) | 2019-07-10 | 2022-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| CN111326572A (zh) * | 2020-02-17 | 2020-06-23 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件的背面结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002076326A (ja) | 半導体装置 | |
| US20150243592A1 (en) | Method for manufacturing semiconductor devices having a metallisation layer | |
| JP2006278646A (ja) | 半導体装置の製造方法 | |
| JP2007019412A (ja) | 半導体装置およびその製造方法 | |
| JP2006278610A (ja) | 半導体装置及びその製造方法 | |
| JP2009141270A (ja) | 半導体装置 | |
| US11929365B2 (en) | Semiconductor device | |
| EP1906452A1 (en) | Semiconductor device and method for manufacturing same | |
| CN104332441B (zh) | 生产半导体器件的方法 | |
| JP2009283717A (ja) | 半導体装置の製造方法 | |
| JP6368921B2 (ja) | 半導体装置 | |
| JP2007036211A (ja) | 半導体素子の製造方法 | |
| JPH08107049A (ja) | 電源装置のウェーハボンディングの方法 | |
| CN103579103A (zh) | 三维叠层封装方法以及影像传感器的制作方法 | |
| JP5555430B2 (ja) | 半導体装置の製造方法 | |
| JP2004079988A (ja) | 半導体装置 | |
| JP2007266044A (ja) | 半導体装置の製造方法 | |
| CN115548110B (zh) | 半导体器件及其制造方法 | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| JP2001044414A (ja) | 半導体装置 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JP2003158131A (ja) | 半導体素子の製造方法 | |
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| TWI857265B (zh) | 半導體裝置及其製程 | |
| CN112420630B (zh) | 一种堆叠键合式igbt器件 |