CN110491778A - 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片 - Google Patents

用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片 Download PDF

Info

Publication number
CN110491778A
CN110491778A CN201910397969.XA CN201910397969A CN110491778A CN 110491778 A CN110491778 A CN 110491778A CN 201910397969 A CN201910397969 A CN 201910397969A CN 110491778 A CN110491778 A CN 110491778A
Authority
CN
China
Prior art keywords
chip
band gap
wide band
monocrystalline
supporting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910397969.XA
Other languages
English (en)
Inventor
F.J.桑托斯罗德里格斯
G.德尼夫尔
T.F.W.赫希鲍尔
M.胡贝尔
W.莱纳特
R.鲁普
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110491778A publication Critical patent/CN110491778A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor

Abstract

提出了一种用于处理宽带隙半导体晶片的方法（100）。该方法（100）包括在宽带隙半导体晶片的背侧处沉积（110）非单晶支撑层（320）。该方法（100）进一步包括在宽带隙半导体晶片的前侧处沉积（120）外延层。沿着拆分区域拆分（130）宽带隙半导体晶片，以获得包括至少一部分外延层的器件晶片，和包括非单晶支撑层（320）的剩余晶片。

Description

用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片
技术领域
示例涉及用于处理宽带隙半导体晶片的方法、用于形成多个薄宽带隙半导体晶片的方法以及宽带隙半导体晶片。
背景技术
薄半导体晶片（例如具有小于250 μm的厚度）可能显示出晶片弯曲或翘曲。因此，也许并不可能完全自动地处理薄半导体晶片，因为工艺设备可能无法处理这样的薄半导体晶片。可以通过晶片拆分来减薄半导体晶片，例如以使得能够实现再用。
发明内容
一个示例涉及用于处理宽带隙半导体晶片的方法。将非单晶支撑层沉积在宽带隙半导体晶片的背侧处。另外，将外延层沉积在宽带隙半导体晶片的前侧处。该方法包括：沿着拆分区域拆分宽带隙半导体晶片，以获得包括至少一部分外延层的器件晶片，并且获得包括非单晶支撑层的剩余晶片。
一个示例涉及一种用于形成多个薄宽带隙半导体晶片的方法。该方法包括：在宽带隙半导体晶锭上沉积第一非单晶支撑层。沿第一分离区域分离该宽带隙半导体晶锭，以获得包括非单晶支撑层和薄宽带隙半导体层的第一薄宽带隙半导体晶片，并且获得第一剩余宽带隙半导体晶锭。例如，宽带隙半导体晶锭的厚度是薄宽带隙半导体层的厚度的至少2倍。在第一剩余宽带隙半导体晶锭上沉积另外的非单晶支撑层。沿着另外的分离区域来分离第一剩余宽带隙半导体晶锭，以获得另外的薄宽带隙半导体晶片，并且获得剩余宽带隙半导体晶锭。
一个示例涉及宽带隙半导体晶片。该宽带隙半导体晶片包括单晶宽带隙半导体层。该单晶宽带隙半导体层的厚度为至少250 μm。该宽带隙半导体晶片进一步包括位于单晶半导体衬底表面处的非单晶支撑层。该非单晶支撑层的厚度为至少150 μm。该非单晶支撑层的热膨胀系数与单晶宽带隙半导体层的热膨胀系数相差达该单晶宽带隙半导体层的热膨胀系数的至多5％。
附图说明
将在下文中仅作为示例并且参考附图来描述装置和/或方法的一些示例，在附图中：
图1示出了用于处理宽带隙半导体晶片的方法的流程图；
图2示出了用于形成多个薄宽带隙半导体晶片的方法的流程图；
图3示出了具有非单晶支撑层的宽带隙半导体晶片的示意性横截面；以及
图4a至4i示出了用于处理宽带隙半导体晶片的方法的示例。
具体实施方式
现在将参考其中图示了一些示例的附图来更全面地描述各种示例。在附图中，为了清楚起见，线的粗度、层和/或区域的厚度可能被夸大。
因此，虽然另外的示例能够具有各种修改和替换形式，但是在图中示出并且随后将详细描述其一些特定示例。然而，该详细描述并不将另外的示例限于所描述的特定形式。另外的示例可以覆盖落在本公开的范围内的全部修改方案、等同方案和替换方案。遍及附图的描述，相同或相似的数字指代相似或类似的元件，这些元件可以以相同方式来实现或者以彼此相比较时的经修改的形式来实现，同时提供相同或类似的功能。
将理解的是，当元件被称为被“连接”或“耦合”到另一个元件时，该元件可以被直接连接或耦合，或者经由一个或多个介于中间的元件来连接或耦合。如果两个元件A和B通过使用“或”来组合，则这要被理解成公开了全部可能的组合，即，仅有A、仅有B以及A和B，如果没有另行明确或隐含定义的话。针对相同的组合的替换措辞是“A和B中的至少一个”或者“A和/或B”。加上必要的变更，这同样也适用于多于两个元件的组合。
出于描述特定示例的目的而在本文中使用的术语并不意图对于另外的示例是限制性的。无论何时使用诸如“一”、“一个”和“该”之类的单数形式，以及既没有明确地也没有隐含地将使用仅单个元件定义为是强制的，则另外的示例还可以使用复数个元件来实现相同的功能。同样地，当随后将功能性描述为使用多个元件来实现时，另外的示例可以通过使用单个元件或处理实体来实现相同的功能。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在被使用时指定所陈述的特征、整体、步骤、操作、过程、动作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、过程、动作、元件、部件和/或其任何分组的存在或添加。
除非另行定义，否则全部术语（包括技术术语和科学术语）在本文中以它们在示例所属于的领域的普通含义来使用。
在下文中，“半导体晶锭”可以是半导体铸块和/或厚半导体晶片。例如，半导体晶锭可以具有细长杆或细长条的形状。厚半导体晶片可以具有圆盘或圆柱的形状。厚半导体晶片的厚度可以是至少2 mm。另外，“半导体晶片”可以是半导体材料的圆盘。所述圆盘的厚度可以比所述圆盘垂直于厚度的延伸小至少一个数量级、例如小至少两个数量级。在厚半导体晶片的情况下，厚度可以比厚半导体晶片垂直于厚度的延伸小大约一个数量级。
图1示出了用于处理宽带隙半导体晶片的方法100的实施例的流程图。方法100可以包括在宽带隙半导体晶片上沉积110非单晶支撑层。例如，在宽带隙半导体晶片的背侧处沉积110非单晶支撑层。非单晶支撑层可以是晶体层，例如多晶层或非晶层。非单晶支撑层可以包括半导体材料，例如，宽带隙半导体。例如，非单晶支撑层可以直接沉积在宽带隙半导体晶片的背侧表面上。替换地，可以在非单晶支撑层与宽带隙半导体晶片的背侧表面之间形成中间层。
例如，方法100可以包括在与宽带隙半导体晶片的背侧相反的宽带隙半导体晶片的前侧处沉积120外延层。例如，外延层可以直接外延生长在宽带隙半导体晶片的前侧表面上。例如，只有宽带隙半导体晶片可以位于非单晶支撑层与外延层之间。例如，外延层可以生长在与非单晶支撑层相同的宽带隙半导体材料上。例如，外延层可以直接生长在宽带隙半导体晶片的单晶部分上。
方法100可以进一步包括沿着拆分区域拆分130宽带隙半导体晶片。可以实行拆分130以获得包括至少一部分外延层的器件晶片。例如，拆分区域可以位于外延层内，使得外延层的仅一部分保留用于器件晶片。替换地，拆分区域可以位于宽带隙半导体晶片内，使得器件晶片可以包括完整的外延层。
例如，拆分区域可以位于宽带隙半导体晶片的单晶部分（例如，单晶层）内。器件晶片可以包括单晶宽带隙半导体材料（例如，器件晶片可以是单晶半导体晶片）。例如，器件晶片可以是单晶宽带隙半导体晶片，例如，在拆分130器件晶片之后，器件晶片可以包括小于10％（或小于5％、小于3％、小于1％或小于0.5％）的非单晶半导体材料。例如，器件晶片可以包括（例如，单晶）外延层和经拆分的宽带隙半导体晶片的（例如，单晶）部分。
另外，可以通过拆分130宽带隙半导体晶片来获得剩余晶片。该剩余晶片可以包括非单晶支撑层。另外，剩余层可以包括宽带隙半导体晶片的剩余部分，例如，宽带隙半导体晶片的单晶层。例如，可以在沉积110非单晶支撑层之后实行拆分130。
例如，器件晶片具有的厚度可以是剩余晶片的厚度的多于2倍（或多于3倍、多于5倍或多于10倍）。例如，剩余晶片的剩余宽带隙半导体晶片的厚度可以是经拆分的器件晶片的厚度的至少2倍。
例如，提供非单晶支撑层可以使得能够进一步拆分剩余晶片或剩余晶片的单晶宽带隙半导体晶片衬底。非单晶支撑层可以为宽带隙半导体晶片提供机械支撑，和/或可以增加宽带隙半导体晶片的总厚度，以使得能够实现对宽带隙半导体晶片的处理。非单晶支撑层可以使得能够进一步使用宽带隙半导体晶片衬底，例如，可以使用完整的宽带隙半导体晶片衬底。例如，在另外的拆分过程中，可以形成另外的器件晶片。使用完整的宽带隙半导体晶片衬底可以降低成本，因为用于新器件晶片（例如，薄宽带隙半导体晶片）的成本可能高于用于形成非单晶支撑层的成本。例如，非单晶支撑层可以比单晶宽带隙半导体晶片更容易和/或更快速和/或更便宜地形成。
例如，拆分宽带隙半导体晶片可能比通过研磨来减薄晶片更复杂。然而，例如，拆分可以使得能够进一步使用宽带隙半导体晶片的剩余部分。例如出于经济原因，研磨可以被用于减薄其他材料，例如，非单晶晶片或非单晶层（例如，非晶层）。
例如，非单晶支撑层的热膨胀系数可以与宽带隙半导体晶片的热膨胀系数相差达宽带隙半导体晶片的热膨胀系数的至多10％（或至多5％、至多3％、至多1％或至多0.1％）。通过为非单晶支撑层提供与宽带隙半导体晶片的热膨胀系数类似或相等的热膨胀系数，可以避免由非单晶支撑层所支撑的宽带隙半导体晶片的变形。例如，类似的热膨胀系数可以使得能够在不同温度下处理由非单晶支撑层所支撑的宽带隙半导体晶片。
例如，可以用至少40 μm/小时（或至少50 μm/小时、至少60 μm/小时、至少80 μm/小时或至少100 μm/小时）的沉积速率来沉积非单晶支撑层。例如，化学气相沉积（CVD）、激光CVD和/或近空间外延（Close Space Epitaxy）可以被用于沉积非单晶支撑层。例如，高沉积速率可以是可用的，因为可能仅需要非单晶支撑层的机械稳定性，而可能对非单晶支撑层的没有电学要求。高沉积速率可以使得能够实现快速处理，并因此可以降低制造成本。
例如，在沉积非单晶支撑层期间，保护层可以位于宽带隙半导体晶片的前侧处。在沉积非单晶支撑层之前，保护层（例如，碳盖）可以形成在前侧处或沉积在前侧上。在沉积非单晶支撑层之后可以去除保护层，例如以使得能够在前侧处沉积外延层。例如，保护层可以在沉积非单晶支撑层的同时防止在宽带隙半导体晶片的前侧处的层生长。
例如，如果宽带隙半导体晶片是碳化硅晶片，则非单晶支撑层可以是多晶碳化硅层和钼层中的一种。例如，非单晶支撑层可以包括至少两个不同材料的子层。例如，非单晶支撑层可以包括多晶碳化硅的第一子层以及钼和/或碳（例如石墨）的第二子层。
例如，包括非单晶支撑层（以及例如宽带隙半导体晶片的剩余部分）的剩余晶片的总厚度可以是至少200 μm（或至少300 μm、至少400 μm或至少500 μm）和/或至多1500 μm（或至多1300 μm、至多1000 μm或至多700 μm）。例如，可以用预定义的厚度来沉积非单晶支撑层，使得在拆分宽带隙半导体晶片之后可以实现剩余晶片的足够的总厚度。例如，可以通过沉积非单晶支撑层来适配剩余晶片的总厚度，以使得能够利用标准半导体设备进一步处理剩余晶片。
例如，该方法可以包括在剩余晶片的非单晶支撑层上（例如，直接在剩余晶片的非单晶支撑层上）沉积另外的非单晶支撑层。例如，在沉积非单晶支撑层之后，宽带隙半导体晶片（或相应的剩余晶片）可以被拆分若干次以获得若干个器件晶片。例如，如果例如在拆分另外的器件晶片之后，相应的剩余晶片的厚度将低于处理晶片所需的宽带隙半导体晶片的最小总厚度，则可以沉积另外的非单晶支撑层。沉积另外的非单晶支撑层可以使得能够例如在拆分另外的器件晶片之后，进一步处理相应的剩余晶片。
例如，另外的非单晶支撑层的材料可以与非单晶支撑层的材料不同。例如，使用不同的材料可以便于沉积相应的非单晶支撑层，和/或可以降低沉积非单晶支撑层的成本。
例如，包括非单晶支撑层和另外的非单晶支撑层的剩余晶片的厚度可以与在拆分宽带隙半导体晶片之前（例如，在沉积外延层之前或之后）的剩余宽带隙半导体晶片的厚度相差至多400 μm（或至多300 μm，或至多200 μm）。例如，另外的非单晶支撑层的厚度可以类似于器件晶片的厚度，使得宽带隙半导体晶片或相应的剩余晶片的总厚度可以在将器件晶片从宽带隙半导体晶片或相应的剩余晶片中拆分出来的同时保持近似恒定。例如，另外的非单晶支撑层的厚度可以取决于器件晶片的厚度和/或外延层的厚度，使得宽带隙半导体晶片的总厚度可以在将器件晶片从宽带隙半导体晶片拆分出来的同时保持恒定。例如，在沉积非单晶支撑层之后，可以从宽带隙半导体晶片拆分两个或更多个器件晶片，并且另外的非单晶支撑层可以具有取决于两个或更多个器件晶片的总厚度的厚度。
例如，该方法可以包括在剩余晶片的前侧处沉积另外的外延层。该方法可以进一步包括沿着另外的拆分区域拆分剩余晶片，以获得包括另外的外延层的另外的器件晶片，并且获得包括非单晶支撑层的另外的剩余晶片。该方法可以包括例如在进一步拆分剩余晶片之后，在另外的剩余晶片的非单晶支撑层上沉积另外的非单晶支撑层。另外的非单晶支撑层的厚度具有的厚度可以是另外的器件晶片的总厚度的至少70％（或至少80％或至少90％）和/或至多130％（或至多120％或至多110％）。例如，器件晶片的厚度可以是至多300μm（或至多200 μm、至多110 μm、至多50 μm或至多20 μm）。例如，可以在拆分剩余晶片以获得另外的器件晶片之前沉积另外的非单晶支撑层。
根据示例，该方法可以进一步包括在宽带隙半导体晶片中（例如，在外延层中）形成宽带隙半导体器件的掺杂区域。可以在沉积非单晶支撑层之后形成该掺杂区域。该掺杂区域可以是二极管的阳极区域或阴极区域、或者是晶体管（例如，MOSFET或IGBT）的源极区域、本体区域、漏极区域、发射极区域、基极区域或集电极区域。掺杂区域可以是n掺杂或p掺杂区域。例如，可以在拆分宽带隙半导体晶片之前形成掺杂区域。例如，可以同时形成要在宽带隙半导体晶片上形成的对应的多个宽带隙半导体器件的多个掺杂区域。
例如，该方法可以进一步包括例如在沉积非单晶支撑层之后，在宽带隙半导体晶片的前侧处形成宽带隙半导体器件的金属喷镀（metallization）结构。例如，可以形成用于多个宽带隙半导体器件的相应的金属喷镀结构。例如，可以在拆分宽带隙半导体晶片之前形成金属喷镀结构。
例如，可以在拆分之前，在高于1000 ℃的温度下实行半导体过程。例如，在拆分之后，在至多1000 ℃的温度下处理器件晶片，从而避免更改在拆分之前在前侧处形成的结构。
例如，可以在宽带隙半导体晶片上形成一个或多个宽带隙半导体器件。例如，每个宽带隙半导体器件包括晶体管。可以在拆分之前形成晶体管的栅极沟槽和栅电极中的至少一个。
晶体管可以是场效应晶体管（例如，金属氧化物半导体场效应晶体管（MOSFET）或绝缘栅双极晶体管（IGBT））。晶体管的栅极可以位于延伸到宽带隙半导体衬底中的栅极沟槽中，或者可以位于宽带隙半导体衬底的侧表面上。晶体管可以包括一个或多个晶体管单元。例如，宽带隙半导体衬底可以包括晶体管的一个或多个源极区域、一个或多个本体区域和漂移区域。一个或多个源极区域和漂移区域可以均具有第一导电类型（例如，n掺杂）。一个或多个本体区域可以具有第二导电类型（例如，p掺杂）。
晶体管可以是在宽带隙半导体衬底的前侧表面与宽带隙半导体衬底的背侧表面之间传导电流的垂直晶体管结构。例如，宽带隙半导体器件的晶体管可以包括：连接到源极布线结构的多个源极掺杂区域、连接到栅极布线结构和背侧漏极金属喷镀或背侧集电极金属喷镀的多个栅电极或栅电极栅格。
例如，宽带隙半导体晶片可以是以下中的任一个：宽带隙半导体基底衬底、具有在宽带隙半导体基底衬底上生长的宽带隙半导体外延层的宽带隙半导体基底衬底、或宽带隙半导体外延层。宽带隙半导体晶片可以是单晶晶片，或者可以包括至少单晶宽带隙半导体层。
例如，宽带隙半导体晶片可以具有大于硅的带隙（1.1 eV）的带隙。特别地，宽带隙半导体晶片具有大于2 eV（例如，大于3 eV）的带隙。例如，宽带隙半导体晶片可以是碳化硅半导体（SiC）晶片、或砷化镓（GaAs）半导体晶片、或氮化镓（GaN）半导体晶片。
宽带隙半导体晶片的前侧可以是被用来实现比在半导体衬底的背侧处更精致和复杂的结构（例如，晶体管的栅极）的侧面。可以限制用于在背侧处形成结构的过程参数（例如，温度）和处理，以避免更改在前侧处形成的结构。
要在宽带隙半导体晶片上形成的宽带隙半导体器件可以是功率半导体器件。例如，功率半导体器件或功率半导体器件的电学结构（例如，半导体器件的晶体管布置）可以具有多于100 V的击穿电压或阻断电压（例如，200 V、300 V或500 V的击穿电压）或多于500V的击穿电压或阻断电压（例如，600 V、700 V、800 V或1000 V的击穿电压）或多于1000 V的击穿电压或阻断电压（例如，1200 V、1500 V、1700 V、2000 V、3300 V或6500 V的击穿电压）。
图2示出了用于形成多个薄宽带隙半导体晶片的方法200的流程图。方法200可以包括在宽带隙半导体晶锭上沉积210第一非单晶支撑层。例如，该非单晶支撑层可以是多晶层和/或非晶层。
另外，方法200可以包括沿着第一分离区域（例如，拆分区域或锯切区域）分离220（例如，拆分220和/或锯切220）宽带隙半导体晶锭，以获得第一薄宽带隙半导体晶片。作为对拆分220的替换或附加，可以通过例如部分地锯切220宽带隙半导体晶锭来获得第一薄宽带隙半导体晶片。该薄宽带隙半导体晶片可以包括非单晶支撑层和薄宽带隙半导体层。例如，非单晶支撑层的厚度可以是至少100 μm（或至少150 μm）。例如，薄宽带隙半导体层可以具有至少50 μm（至少100 μm或至少250 μm）和/或至多500 μm的厚度。另外，可以获得第一剩余宽带隙半导体晶锭。例如，宽带隙半导体晶锭的厚度可以是薄宽带隙半导体层的厚度的至少2倍（或至少5倍，或至少10倍）。
另外，方法200可以包括在第一剩余宽带隙半导体晶锭（例如，包括非单晶支撑层）上沉积230另外的（例如，第二）非单晶支撑层。例如，在沿着第一分离区域分离220（例如，拆分或锯切）宽带隙半导体晶锭之后，可以沉积230另外的非单晶支撑层。
方法200可以进一步包括沿着第二分离区域（例如，拆分区域或锯切区域）分离240（例如，拆分240或锯切240）第一剩余宽带隙半导体晶锭。例如，可以获得另外的（例如，第二）薄宽带隙半导体晶片和另外的（例如，第二）剩余宽带隙半导体晶锭。例如，另外的薄宽带隙半导体晶片可以包括另外的非单晶支撑层和另外的薄宽带隙半导体层。可以重复该过程序列若干次。
例如，可以在第二剩余宽带隙半导体晶锭上沉积另外的（例如，第三）非单晶支撑层。例如，可以沿着另外的分离区域（例如，拆分区域或锯切区域）分离（例如，拆分或锯切）第二剩余宽带隙半导体晶锭，以获得另外的（例如，第三）薄宽带隙半导体晶片，和另外的剩余宽带隙半导体晶锭。另外的薄宽带隙半导体晶片可以包括另外的非单晶支撑层和薄宽带隙半导体层。因此，可以在相应的另外的剩余宽带隙半导体晶锭上沉积另外的非单晶支撑层，以形成多个薄宽带隙半导体晶片。该过程可以重复例如若干次，例如，直到剩余宽带隙半导体晶锭的厚度太小以至于不能拆分剩余宽带隙半导体晶锭为止，例如，如果它比薄宽带隙半导体晶片更薄的话。
方法200可以被用来从宽带隙半导体晶锭提供或拆分或锯切薄宽带隙半导体晶片。由此，可以减少对于薄宽带隙半导体晶片而言所需的宽带隙半导体材料的量。也许有可能的是，由非单晶支撑层来提供机械稳定性（例如，用于进一步处理）。例如，宽带隙半导体晶锭可以具有至少2 mm（或至少3 mm或至少5 mm）的厚度。宽带隙半导体晶锭可以是宽带隙半导体铸块和/或厚宽带隙半导体晶片。例如，宽带隙半导体晶锭可以具有细长杆或细长条的形状。例如，方法200可以使得能够在减少宽带隙半导体晶片材料的所需量的同时提供薄宽带隙半导体晶片。
结合上文或下文描述的实施例提及更多的细节和方面。图2中所示的实施例可以包括：一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如，图1和3-4i）描述的一个或多个实施例所提及的一个或多个方面。
图3示出了宽带隙半导体晶片300的图示。宽带隙半导体晶片300可以包括单晶宽带隙半导体层310。该单晶宽带隙半导体层的厚度可以是至少50 μm（或至少70 μm、至少90μm、至少100 μm、至少150 μm、至少250 μm、至少350 μm、至少500 μm、至少700 μm或至少1000 μm）和/或至多2000 μm（或至多1300 μm、至多1000 μm或至多800 μm）。例如，具有多于300 μm厚度的单晶宽带隙半导体层可以被用于从单晶宽带隙半导体层310拆分多个薄单晶半导体晶片。
宽带隙半导体晶片300可以进一步包括非单晶支撑层。该非单晶支撑层可以是晶体层，例如非晶层或多晶层。例如，非单晶支撑层可以包括半导体材料，例如，宽带隙半导体。非单晶支撑层可以位于单晶半导体层的表面处。非单晶支撑层的厚度可以是至少100 μm（或至少150 μm、至少200 μm、至少250 μm、至少300 μm、至少400 μm、至少500 μm、至少700μm或至少1000 μm）和/或至多1500 μm（或至多1200 μm、至多1000 μm、至多750 μm、至多500μm、至多350 μm或至多200 μm）。非单晶支撑层的大于300 μm（例如，大于350 μm）的厚度例如可以使得能够从单晶宽带隙半导体层310拆分另外的薄半导体晶片。
例如，非单晶支撑层增加了宽带隙半导体晶片300的总厚度，并且可以机械地支撑薄单晶宽带隙半导体层，例如，其中单晶宽带隙半导体层的厚度小于250 μm。例如，宽带隙半导体晶片300的总厚度是至少200 μm（或至少250 μm）和/或至多1500 μm（或至多1300 μm）。宽带隙半导体晶片300的总厚度可以使得能够使用标准半导体设备来处理宽带隙半导体晶片300。
提供非单晶支撑层可以使得能够处理和/或使用完整的单晶宽带隙半导体层。该单晶宽带隙半导体层可以包括昂贵的材料，而非单晶支撑层的材料可以较为便宜。例如，宽带隙半导体晶片300可以是碳化硅晶片，并且单晶宽带隙半导体层可以是碳化硅层。例如，非单晶支撑层可以是多晶碳化硅层。通过提供非单晶支撑层，可以完整地使用或处理单晶宽带隙半导体层，例如通过从单晶宽带隙半导体层拆分薄宽带隙半导体晶片。为此，一旦达到用于进一步处理晶片的临界厚度，就可以在支撑层上沉积附加的多晶碳化硅层。可以减小单晶宽带隙半导体层的不可用的剩余部分（例如，减小到小于60 μm或小于30 μm的厚度），使得通过更有效地使用单晶宽带隙半导体层，例如，可以减少薄宽带隙半导体晶片的总体制造成本。
例如，至少一部分非单晶支撑层的热膨胀系数可以与单晶宽带隙半导体层的热膨胀系数相差达单晶宽带隙半导体层的热膨胀系数的至多10％（或至多5％、至多3％、至多1％或至多0.1％）。例如，非单晶支撑层的一部分可以是非单晶支撑层的子层。两层的类似的热膨胀系数可以导致例如在不同温度下处理宽带隙半导体晶片300时，防止宽带隙半导体晶片300的晶片弯曲。
例如，非单晶支撑层的第一子层可以包括第一材料，并且非单晶支撑层的第二子层可以包括第二材料，其中第一材料可以与第二材料不同。例如，第一和第二材料可以具有不同的热膨胀系数。例如，紧邻单晶宽带隙半导体层的子层的热膨胀系数可以与单晶宽带隙半导体层的热膨胀系数相差达单晶宽带隙半导体层的热膨胀系数的至多10％，并且例如另一个子层的热膨胀系数可以与单晶宽带隙半导体层的热膨胀系数相差大于10％。
结合上文或下文描述的实施例提及更多的细节和方面。图3中所示的实施例可以包括：一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如，图1-2和4a-4i）描述的一个或多个实施例所提及的一个或多个方面。
图4a至4i示出了用于处理宽带隙半导体晶片400的方法的示例。可以提供宽带隙半导体晶片400作为起始晶片。外延层410可以沉积在起始晶片上。例如，前侧结构或金属喷镀结构420、422可以形成在外延层410上。例如，在形成前侧结构（例如，以提供半导体器件）之后，可以拆分宽带隙半导体晶片400。例如，如图4d中所示，可以在拆分之后获得剩余的块体晶片430，该剩余的块体晶片430包括起始晶片的至少第一部分。例如，可以在拆分之后获得器件晶片440。该器件晶片440可以包括外延层410和金属喷镀结构420、422。例如，器件晶片440可以进一步包括起始晶片的第二部分。例如，该起始晶片的第二部分可以比外延层410更薄。
可以转动块体晶片430，以使得块体晶片430的前侧450面向下。块体晶片430可以通过在块体晶片430与前侧450相反的背侧处沉积形成的支撑层460来加厚。块体晶片430和支撑层460可以形成新的起始晶片470。例如，可以转动新的起始晶片470，以使得前侧450面向上，例如以使得能够进一步处理前侧。可以在第一侧450上实行用于减小表面粗糙度的过程，比如例如CMP、蚀刻、抛光。可以在前侧450处形成另外的外延层，例如在新的起始晶片470的后处理之后，并且可以实行该方法的迭代，其中新的起始晶片470可以替代起始晶片400。
结合上文或下文描述的实施例提及更多的细节和方面。图4a至4i中所示的实施例可以包括：一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如图1-3）描述的一个或多个实施例所提及的一个或多个方面。
例如，对于涉及拆分和再用的一些概念而言，可能出现有关再用循环的限制，并且也许不可能完整地处理薄半导体晶片的衬底。例如，在拆分半导体晶片之后，剩余晶片部分可能具有低于250 μm的厚度。由于其低厚度，也许不可能进一步使用剩余部分。为了保证剩余部件的所需厚度，例如大于250 μm，可以在拆分之前，在半导体晶片上生长厚的外延层，该外延层导致增加的成本。存在对于处理半导体晶片的改进概念的需要。
根据其他概念，也许不可能完整地处理250 μm厚度以下的晶片。对于旨在对晶片进行拆分和/或再用的概念，因此可能产生有关再用循环的限制。例如，起始衬底（例如，起始晶片）具有350 μm的起始厚度，并且可以使用110 μm的拆分厚度。根据一些概念，可以实现起始衬底的最大2倍的拆分（例如，包括> 30 μm Epi（Epi：外延）沉积），即使仍然可以使用块体的其余部分。
例如，通过使用所提供的概念，也可以完整地使用块体的剩余部分。所提出的方法例如可以在晶片背侧上提供对耐温和/或低成本沉积的使用。该沉积例如可以仅用于使圆盘（例如，晶片或衬底）变厚，并且可能没有电相关性，因为例如在所得到的器件晶片（例如，其被拆分掉）中不会再次找到该层。仍然，该附加的层可能不会在处理期间关于晶片弯曲/翘曲和粗糙度两者对晶片的可制造性产生负面影响。
例如，在晶片背侧上沉积多晶碳化硅（poly-SiC）可以从气相中进行，例如，可以使用类似的气体系统，如在SiC外延中（例如，碳氢化合物、硅烷和/或硅烷衍生物和/或以正确的比例含有碳和硅（Si）的气体）。而且，使用含氯（Cl）的气体可能明智的（例如，三氯硅烷），例如以便获取高表面扩散速率并且因此获取高生长速率。另外的替换方案可以是例如使用激光化学气相沉积（CVD）或近空间外延。
例如，单晶晶片前侧可以由可移除的覆盖层（例如，碳盖）来保护，例如以在那里抑制不期望的生长。可能的实现方式将是，例如，通过适配所使用的处理设备来将起始晶片的总体厚度选择成明显比350微米更厚，并且可能地使晶片弯曲最小化以及促进晶片处理。在这方面，例如，在处理初始晶片的开始，可以向初始晶片提供对应厚度的多晶碳化硅层，该对应厚度可以在之后的再用过程期间增加，使得晶片可以被再用若干次。可以重复该过程，直到原始的单晶SiC层被用尽为止。例如在多晶碳化硅的情况下，可能不必在每次拆分过程之后执行增厚，而是例如仅在所使用的处理设备使其成为必要时执行增厚。
示例涉及一种用于增厚SiC晶片的方法。一个方面可以涉及与SiC过程兼容的层的晶片背侧沉积，以便利用借助于拆分掉层的SiC晶片再用概念来随之防止达不到临界晶片厚度。这种拆分掉的层可以不仅满足热要求，而且还满足机械要求。这样的层的示例可以是多晶SiC层。
使用所提出的概念可以使得能够降低用于SiC技术的制造成本，因为衬底可以被再用若干次。所提出的概念也可以被集成用于甚至更薄的拆分层和/或可括缩到不同的晶片直径。
晶片前侧上的厚外延层沉积可以使得能够实现圆盘/层的增厚。与其他概念相比，所提出的概念可以容易地实现，和/或可以容易地包括到生产过程中，和/或可以使得能够实现当前所需的测试概念的实现方式。
与先前详述的示例和附图中的一个或多个一起提及和描述的方面和特征也可以与一个或多个其它示例相组合，以便替代其它示例的相似特征或以便附加地将特征引入到其它示例。
该描述和附图仅仅图示了本公开的原理。此外，在本文中记载的全部示例主要意图明确地仅出于说明性目的来帮助读者理解本公开的原理和由（一个或多个）发明人为促进现有技术所贡献的概念。本文中记载本公开的原理、方面和示例的全部陈述及其具体示例意图涵盖其等同方式。
要理解的是，在本说明书或权利要求中公开的多个动作、过程、操作、步骤或功能的公开可以不被解释为在具体的次序内，除非例如由于技术原因而另行明确或隐含地声明。因此，多个动作或功能的公开将不把这些限制于特定的次序，除非这样的动作或功能由于技术原因而是不可互换的。另外，在一些示例中，单个动作、功能、过程、操作或步骤可以分别包括或者可以被分解成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则这样的子动作可以被包括并且可以是此单个动作的公开的部分。
另外，所附权利要求据此被结合到详细描述中，其中每个权利要求可以独立作为单独的示例。虽然每个权利要求可以独立作为单独的示例，但是要指出的是，尽管从属权利要求在权利要求书中可以指代与一个或多个其他权利要求的具体组合，但是其他示例也可以包括该从属权利要求与每个其他从属或独立权利要求的主题的组合。这些组合在本文中被明确提出，除非陈述并不意图一种具体组合。此外，意图还将一个权利要求的特征包括到任何其他独立权利要求，即使该权利要求不直接从属于该独立权利要求。

Claims (22)

1.一种用于处理宽带隙半导体晶片的方法（100），所述方法（100）包括：
在宽带隙半导体晶片的背侧处沉积（110）非单晶支撑层（320）；
在所述宽带隙半导体晶片的前侧处沉积（120）外延层；以及
沿着拆分区域拆分（130）所述宽带隙半导体晶片，以获得包括至少一部分外延层的器件晶片，和包括所述非单晶支撑层（320）的剩余晶片。
2.根据权利要求1所述的方法（100），
其中所述非单晶支撑层（320）的热膨胀系数与所述宽带隙半导体晶片的热膨胀系数相差达所述宽带隙半导体晶片的热膨胀系数的至多10％。
3.根据权利要求1或2所述的方法（100），
其中以至少50 μm/小时的沉积速率来沉积（110）所述非单晶支撑层（320）。
4.根据前述权利要求之一所述的方法（100），
其中所述非单晶支撑层（320）是多晶碳化硅层或钼层。
5.根据前述权利要求之一所述的方法（100），
其中包括所述非单晶支撑层（320）的剩余晶片的总厚度为至少200 μm且至多1500 μm。
6.根据前述权利要求之一所述的方法（100），
其中在沉积（110）所述非单晶支撑层（320）期间，保护层位于所述宽带隙半导体晶片的前侧处。
7.根据前述权利要求之一所述的方法（100），进一步包括：
在所述剩余晶片的非单晶支撑层（320）上沉积另外的非单晶支撑层。
8.根据权利要求7所述的方法（100），
其中所述另外的非单晶支撑层的材料与所述非单晶支撑层（320）的材料不同。
9.根据权利要求7或8所述的方法（100），
其中包括所述非单晶支撑层（320）和所述另外的非单晶支撑层的剩余晶片的厚度与在拆分（130）所述宽带隙半导体晶片之前的宽带隙半导体晶片的厚度相差至多300 μm。
10.根据权利要求7至9之一所述的方法（100），
其中所述另外的非单晶支撑层具有的厚度是另外的器件晶片的总厚度的至少90％且至多110％。
11.根据前述权利要求之一所述的方法（100），进一步包括：
在所述剩余晶片的前侧处沉积另外的外延层；以及
沿着另外的拆分区域拆分所述剩余晶片，以获得包括所述另外的外延层的另外的器件晶片和包括所述非单晶支撑层（320）的另外的剩余晶片。
12.根据前述权利要求之一所述的方法（100），进一步包括：
在沉积（110）所述非单晶支撑层（320）之后，在所述宽带隙半导体晶片中形成宽带隙半导体器件的掺杂区域。
13.根据前述权利要求之一所述的方法（100），进一步包括：
在沉积（110）所述非单晶支撑层之后，在所述宽带隙半导体晶片的前侧处形成所述宽带隙半导体器件的金属喷镀结构。
14.根据前述权利要求之一所述的方法（100），
其中在拆分（130）之前，在所述宽带隙半导体晶片的前侧处形成晶体管的栅极沟槽和栅电极中的至少一个。
15.根据前述权利要求之一所述的方法（100），
其中在拆分（130）之后，在至多1000 ℃的温度下处理所述器件晶片。
16.根据前述权利要求之一所述的方法（100），
其中所述宽带隙半导体晶片是碳化硅晶片。
17.一种用于形成多个薄宽带隙半导体晶片的方法（200），所述方法（200）包括：
在宽带隙半导体晶锭上沉积（210）第一非单晶支撑层；
沿着第一分离区域分离（220）所述宽带隙半导体晶锭，以获得第一薄宽带隙半导体晶片，和第一剩余宽带隙半导体晶锭，其中所述第一薄宽带隙半导体晶片包括所述第一非单晶支撑层和薄宽带隙半导体层，其中所述宽带隙半导体晶锭的厚度是所述薄宽带隙半导体层的厚度的至少2倍；
在所述第一剩余宽带隙半导体晶锭上沉积（230）第二非单晶支撑层；以及
沿第二分离区域分离（240）所述第一剩余宽带隙半导体晶锭，以获得第二薄宽带隙半导体晶片和第二剩余宽带隙半导体晶锭，其中所述第二薄宽带隙半导体晶片包括所述第二非单晶支撑层和薄宽带隙半导体层。
18.根据权利要求17所述的方法（200），进一步包括：
在所述第二剩余宽带隙半导体晶锭上沉积第三非单晶支撑层；以及
沿第三分离区域分离所述第二剩余宽带隙半导体晶锭，以获得第三薄宽带隙半导体晶片和第三剩余宽带隙半导体晶锭，其中所述第三薄宽带隙半导体晶片包括所述第三非单晶支撑层和薄宽带隙半导体层。
19.根据权利要求17或18所述的方法（200），
其中分离包括拆分和锯切中的至少一种。
20.一种宽带隙半导体晶片（300），其包括
单晶宽带隙半导体层（310），其中所述单晶宽带隙半导体层（310）的厚度为至少250 μm；以及
位于所述单晶半导体层（310）的表面处的非单晶支撑层（320），其中所述非单晶支撑层（320）的厚度为至少150 μm，
其中所述非单晶支撑层（320）的至少一部分的热膨胀系数与所述单晶宽带隙半导体层（310）的热膨胀系数相差达所述单晶宽带隙半导体层（310）的热膨胀系数的至多10%。
21.根据权利要求20所述的宽带隙半导体晶片（300），
其中所述非单晶支撑层（320）的第一子层包括第一材料，并且所述非单晶支撑层（320）的第二子层包括第二材料，其中所述第一材料与所述第二材料不同。
22.根据权利要求20或21之一所述的宽带隙半导体晶片（300），
其中所述宽带隙半导体晶片（300）是碳化硅晶片。
CN201910397969.XA 2018-05-14 2019-05-14 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片 Pending CN110491778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018111450.8A DE102018111450A1 (de) 2018-05-14 2018-05-14 Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102018111450.8 2018-05-14

Publications (1)

Publication Number Publication Date
CN110491778A true CN110491778A (zh) 2019-11-22

Family

ID=68336626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910397969.XA Pending CN110491778A (zh) 2018-05-14 2019-05-14 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片

Country Status (4)

Country Link
US (2) US11107732B2 (zh)
JP (1) JP7381221B2 (zh)
CN (1) CN110491778A (zh)
DE (1) DE102018111450A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
US11355630B2 (en) * 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153163A1 (en) * 2001-12-21 2003-08-14 Fabrice Letertre Support-integrated donor wafers for repeated thin donor layer separation
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
JP2012146695A (ja) * 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
TW201349321A (zh) * 2012-04-26 2013-12-01 Disco Corp 舉離方法（二）
CN103956417A (zh) * 2014-05-08 2014-07-30 中国科学院半导体研究所 制备非极性面或半极性面单晶半导体自支撑衬底的方法
US20160093763A1 (en) * 2013-04-29 2016-03-31 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
US20160104622A1 (en) * 2014-10-09 2016-04-14 Infineon Technologies Ag Method for Manufacturing a Semiconductor Wafer, and Semiconductor Device Having a Low Concentration of Interstitial Oxygen
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20180076321A1 (en) * 2016-09-09 2018-03-15 Infineon Technologies Ag Metallization Layers for Semiconductor Devices and Methods of Forming Thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
ES2418142T3 (es) * 2008-12-23 2013-08-12 Siltectra Gmbh Procedimiento para producir capas independientes delgadas de materiales en estado sólido con superficies estructuradas
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
JP6136732B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2016058512A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付ＧａＮ膜複合基板およびその製造方法
DE102016014821A1 (de) * 2016-12-12 2018-06-14 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
JP6773506B2 (ja) 2016-09-29 2020-10-21 株式会社ディスコ ウエーハ生成方法
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153163A1 (en) * 2001-12-21 2003-08-14 Fabrice Letertre Support-integrated donor wafers for repeated thin donor layer separation
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
JP2012146695A (ja) * 2011-01-06 2012-08-02 Denso Corp 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
TW201349321A (zh) * 2012-04-26 2013-12-01 Disco Corp 舉離方法（二）
US20160093763A1 (en) * 2013-04-29 2016-03-31 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
CN103956417A (zh) * 2014-05-08 2014-07-30 中国科学院半导体研究所 制备非极性面或半极性面单晶半导体自支撑衬底的方法
US20160104622A1 (en) * 2014-10-09 2016-04-14 Infineon Technologies Ag Method for Manufacturing a Semiconductor Wafer, and Semiconductor Device Having a Low Concentration of Interstitial Oxygen
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20180076321A1 (en) * 2016-09-09 2018-03-15 Infineon Technologies Ag Metallization Layers for Semiconductor Devices and Methods of Forming Thereof

Also Published As

Publication number Publication date
DE102018111450A1 (de) 2019-11-14
US11887894B2 (en) 2024-01-30
JP7381221B2 (ja) 2023-11-15
US20210351077A1 (en) 2021-11-11
JP2019201205A (ja) 2019-11-21
US20190348328A1 (en) 2019-11-14
US11107732B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
JP5978548B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
CN101442030B (zh) Ⅲ族氮化物半导体晶体基板和半导体器件
TWI323943B (en) Highly uniform group iii nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
CN108884593B (zh) 多晶SiC基板及其制造方法
CN102939642B (zh) 半导体晶片及其制造方法
KR20130045492A (ko) 웨이퍼 및 박막 제조 방법
CN110491778A (zh) 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片
US8823141B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
CN110291645B (zh) 用于垂直型功率器件的方法和系统
CN107002282A (zh) 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
SE533083C2 (sv) Förfarande för framställning av halvledaranordning
CN104937699B (zh) 外延晶片和使用其的开关元件及发光元件
Leach et al. Towards manufacturing large area GaN substrates from QST® seeds
EP4289995A1 (en) Nitride semiconductor substrate and method for producing same
EP4086941A1 (en) Method for producing semiconductor element, and semiconductor device
EP4289994A1 (en) Nitride semiconductor substrate and method for producing same
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN110582852B (zh) 垂直型氮化镓肖特基二极管
WO2023058355A1 (ja) ヘテロエピタキシャル膜の作製方法
JP2009187993A (ja) Ｓｏｉウエハの製造方法
CN113199397A (zh) 一种氮化镓单晶片固定装置及抛光方法
CN117642871A (zh) 硅衬底上绝缘的垂直氮化镓晶体管和用于其制造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination