JP5268354B2 - 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法 - Google Patents

低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法 Download PDF

Info

Publication number
JP5268354B2
JP5268354B2 JP2007501768A JP2007501768A JP5268354B2 JP 5268354 B2 JP5268354 B2 JP 5268354B2 JP 2007501768 A JP2007501768 A JP 2007501768A JP 2007501768 A JP2007501768 A JP 2007501768A JP 5268354 B2 JP5268354 B2 JP 5268354B2
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial silicon
thin film
film layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007501768A
Other languages
English (en)
Other versions
JP2007525402A (ja
Inventor
ジョン オルーリン マイケル
ジョン スマケリス ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007525402A publication Critical patent/JP2007525402A/ja
Application granted granted Critical
Publication of JP5268354B2 publication Critical patent/JP5268354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03BMANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00Re-forming shaped glass
    • C03B23/02Re-forming glass sheets
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

政府の支援に関する声明
本発明は、少なくとも一部が海軍研究局契約第N00014−02−C−0302号の下に政府支援によって行われたものである。合衆国政府は本発明に対して一定の権利を有する。
本発明は、エピタキシャル堆積法に関し、さらに詳細には、基板上に炭化珪素のエピタキシャル薄膜を堆積してエピタキシャル構造を得る方法に関する。
堆積システムおよび方法は、基板上に、エピタキシャル薄膜などの半導体物質層を形成するために一般に使用される。例えば、化学蒸着(CVD)反応炉システムおよび処理を使用して基板上に炭化珪素(SiC)などの半導体物質の層を形成することができる。CVD処理は、エピタキシャル層などの層に、制御された特性、厚み、および/または配置を形成するために特に有効であり得る。典型的には、CVDシステムなどの堆積システムでは、基板が、サセプタ(susceptor)内部の反応室の中に配置され、基板上に堆積すべき反応物または反応体を含有する1つまたは複数のプロセスガスが基板に隣接する反応室の中に導入される。均一なまたは制御された濃度の反応物または反応体を基板に供給するためにプロセスガスを反応室に通過させることができる。
CVD反応炉などの堆積システムは、2H、4H、6H、15R、3Cまたは同様のものなど、所定の多形を有する単結晶炭化珪素の基板上に炭化珪素のエピタキシャル層を形成するために使用可能である。「多形(polytype)」という用語は、結晶構造内部の原子層の秩序化(ordering)および配置を指す。したがって、炭化珪素の異なる多形は、化学量的には同一であるが、それらは異なる結晶構造を有し、その結果として担体移動度および絶縁破壊電界強度などの異なる物質特性を有する。文字H、R、およびCは、多形の全体的な結晶構造、すなわち、それぞれに六方晶、菱面体晶、および立方晶を指す。多形の呼称中の数字は層配置の反復周期を指す。したがって、4H結晶は、結晶中の原子配置が4つの二重層ごとに反復する六方晶の結晶構造を有する。
図9は、仮想結晶の立方晶単位格子を例示する。単位格子60は、1対の対向する六角形面61A、61Bを含む。これらの六角形面は、六方晶結晶中の方位を指定するためのミラー/ブラヴェ指数システムによって画成された<0001>方位に沿って延びるc−軸に対して直角である。したがって、六角形面は、結晶のc−平面または基底面を画成するc−面と呼ばれることもある。c−平面に垂直な平面は角柱面と呼ばれる。
炭化珪素は、半導体性能およびデバイスに有利な幾つもの物理的かつ電子的特性を有する。これらには、広いバンドギャップ、高い熱伝導率、高い飽和電子ドリフト速度、高い電子移動度、優れた機械強度、および放射線硬度が含まれる。しかし、炭化珪素薄膜中に結晶欠陥が存在すると、これらの欠陥の種類、場所、密度に応じて、薄膜中に製造される電子デバイスの性能を限定する恐れがある。したがって、炭化珪素薄膜中の欠陥を低減することに多大な研究が集中されてきた。マイクロパイプ状などの幾つかの欠陥は、デバイス性能を著しく限定しかつ妨害さえすることが知られている。刃状欠陥(threading faults)などの他の欠陥は、電気的に活性ではないと考えられており、したがってエピタキシャル薄膜に通常見られる密度ではデバイス性能に悪影響を及ぼし得ない。
高電圧遮断能力が必要な応用例(例えば、電力切換え応用例)では、炭化珪素薄膜を通常「オフアクシス(off−axis)」で成長させる。すなわち、基板結晶は法線結晶軸(c−軸と呼ばれる)に対して僅かに斜めの角度で薄切りにされる。例を挙げると、4Hまたは6Hなどの六方晶多形では、切断傾斜角が、図10に例示した標準的な結晶学的方位、すなわち、
の方位(六角形単位格子の頂点に向かう)、または
の方位(六角形単位格子の平坦な辺の中心に向かう)の一方で形成されるか、あるいは異なる方位に沿って形成され得る。
したがって、エピタキシャル層が基板上で成長するとき、堆積された原子は、結晶層の段の露出縁部で原子に付着し、それによって段がいわゆるステップフロー(step−flow)様態で横方向に成長する。図11にステップフロー成長を例示する。それぞれの層または段は、結晶が元々オフアクシスで切断された方位(図11に例示された場合では
の方位)へ成長する。
表面形態学的欠陥、すなわち、エピタキシャル薄膜の表面形状内の欠陥は、透過型電子顕微鏡写真(TEM)およびノマルスキー顕微鏡写真などの従来の撮像技法を使用して炭化珪素エピタキシャル層内で観察されてきた。表面形態学的欠陥は、一般に物質中の結晶学的欠陥によって引き起こされるものと考えられる。したがって、表面形態学的欠陥の原因研究は、結晶の成長に関する物理的性質に集中するのが一般である。
表面形態学的欠陥は、一般にそれらの物理的外見に従って分類される。したがって、このような欠陥は、それらの顕微鏡下の外見に基づいて「彗星状」、「ニンジン状(carrot)」、および「三角形状」欠陥として分類されてきた。ニンジン状欠陥は、炭化珪素薄膜の表面中のほぼニンジン形状の形状構成である。この形状構成は、薄膜のステップフロー方向に沿って整列し、それらが内部に形成される層の深さよりも著しく長い。例えば、40μmの厚みを有する薄膜は、オフアクシス角に応じて約250μmの長さを有するニンジン状欠陥を含み得る。ニンジン状欠陥が生じる仕組みは現時点では不明である。ワハブ(Wahab)らは、ニンジン状欠陥が、成長時に基板の表面にくぎ付けされる(pinned)完全ならせん転位(screw dislocations)によって引き起こされ、かつこの転位が基底面内に伝播し、薄膜中に部分的な棚状突起を形成する部分に分離するのではないかと推測する。(例えば、非特許文献1を参照されたい。)ワハブ(Wahab)らは、ニンジン状欠陥がショットキーダイオードの絶対絶縁破壊電圧には有害ではないと報告したが、ニンジン状欠陥の存在によって逆の漏れ電流が増加した。ニンジン状欠陥は、特に欠陥がショットキー接触の縁部下方などの敏感な箇所に位置するとき、他のデバイス特徴に対しても有害な影響を及ぼし得る。
米国特許公開第2003/0079689号公報 米国特許出願第10/414787号 米国特許出願第09/756548号 米国特許出願第10/117858号 Wahabら,"Influence of epitaxial growth and substrate induced defects on the breakdown of 4H-SiC Schottky diodes, "Appl. Phys. Let. Vol. 76 no. 19, pp. 2725-2727 (2000). Okadaら,"Crystallographic defects under surface morphological defects of 4H-SiC homoepitaxial films, "ICSCRM 2003 Poster Session
したがって、炭化珪素のエピタキシャル薄膜中に見られるニンジン状欠陥の集中を低減または最小化することが望ましい。
本発明の幾つかの実施形態は、オフアクシス基板をエピタキシャル成長反応炉の中に配置し、この基板上にエピタキシャル炭化珪素の第1の層を成長させ、エピタキシャル炭化珪素の第1の層の成長を中断し、第1の層の厚みを減少させるためにエピタキシャル炭化珪素の第1の層をエッチングし、次いでエピタキシャル炭化珪素の第1の層の上にエピタキシャル炭化珪素の第2の層を成長させることによって、この基板上に単結晶炭化珪素エピタキシャル層を製造することを実現する。エピタキシャル炭化珪素の第1の層を成長させるステップは、基板上に珪素および炭素を含有するソースガスを流すステップを含み得る。エピタキシャル炭化珪素の第1の層の成長を中断するステップは、ソースガスの流れを停止および/または低減させるステップを含み得る。エピタキシャル炭化珪素の第1の層をエッチングするステップは、H、HCl、Ar、Cl、および/またはプロパンのような炭素含有ガスなどのエッチング剤ガスを基板上に流すステップを含み得る。基板/エピキタシー境界面で発生するニンジン状欠陥は、エピタキシャル成長処理を中断し、成長した層をエッチングし、次いでエピタキシャル炭化珪素の第2の層を再成長させる工程によって終止させることができる。成長中断/エッチング/成長の処理は複数回反復することが可能である。
本発明の幾つかの実施形態では、炭化珪素エピタキシャル層内部で終止する少なくとも1つのニンジン状欠陥を有するエピタキシャル層が提供される。
本発明の他の実施形態は、オフアクシス炭化珪素基板と、この基板上の炭化珪素のエピタキシャル層と、基板とエピタキシャル層との間の境界面の近傍に核形成点(nucleation point)を有するニンジン状欠陥とを含み、このニンジン状欠陥がエピタキシャル層内部で終止する半導体構造を提供する。
ここで、本発明の実施形態が示されている添付の図面を参照して、以降に本発明をさらに完全に説明する。しかし、本発明は数多くの異なる形態で実施可能であり、本明細書に記載された実施形態に限定されるものと考えるべきではない。さらに正確に言えば、これらの実施形態は、本開示が完璧かつ完全になるように、また当業者に本発明の範囲が十分に伝わるように提供されている。図面では、明瞭化のために領域または層の相対的サイズが誇張される場合がある。層、領域、または基板などの要素が別の要素の「上に」存在すると言及されるとき、それはその他の要素の上に直接存在し得るか、または介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直接上に」存在すると言及されるときには介在する要素は存在しない。同様の符号は同様の要素を指す。本明細書で使用されるように、「および/または」という用語は、関連する列挙された項目の1つまたは複数のいずれかの組合せおよびすべての組合せを含む。
第1および第2という用語は、本明細書では様々な要素、成分、領域、層、および/または区間を指すために使用可能であるが、これらの要素、成分、領域、層、および/または区間は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、1つの要素、成分、領域、層、または区間を別の領域、層、または区間から区別するためにのみ使用される。よって、本発明の教示から逸脱することなく、以下で論じる第1の領域、層、または区間は第2の領域、層、または区間と呼ばれる場合もあり、また第2のものも同様であり得る。
本発明の実施形態が実施可能な堆積システム101が、図1の平面図で模式的に示されている。堆積システム101は、図示のように、サセプタ組立体100、貫通路180Aを画成する石英管180、電磁周波数(EMF)発生器182(例えば、電源および管180を囲繞するRFコイルを含む)、およびプロセスガス源160を含む水平ホットウォール通過型(flow through)CVDシステムであり得る。石英管180に追加してまたはそれに代えて、絶縁被覆をサセプタ組立体100回りに設けてもよい。堆積システム101を使用して基板20(図2)の上に層または薄膜を形成することができる。図2には単一の基板20のみが例示されているが、本システム101は、並行して多基板20の上に薄膜を形成するように適応可能である。
基板20は、ウェーハか、または堆積すべき層の構造と同じ物質もしくは異なる物質から作製された他の構造でもよい。基板20は、例えば、SiC、サファイア、III族窒化物、珪素、ゲルマニウム、および/あるいはIII〜V族またはII〜VI族化合物もしくはインタアロイ(interalloy)、あるいは同様物から作製可能である。薄膜が上に堆積される基板表面は、基部基板または基部基板上に積層された第1もしくは後続の層であり得る。例えば、堆積薄膜を受け取る基板20の表面は、堆積システム101または別法による装置を使用して先に堆積された層であり得る。本開示に照らして当業者には理解されるように、本発明の実施形態は、本明細書で特に言及するもの以外の半導体物質でも有利に使用可能である。
一般に、プロセスガス源160は、下で説明するように、サセプタ組立体100の中へまたはそれに通してプロセスガスを供給する。EMF発生器182は、堆積反応が行われるサセプタ組立体100の中にホットゾーンを設けるために、サセプタ組立体100を誘導的に加熱する。プロセスガスは、例えば、このプロセスガスの残存成分および反応副産物を含み得る排出ガスとしてサセプタ組立体100を通過しかつそれから退出し続ける。本発明の実施形態は、ホットウォールCVDシステム以外の種類の堆積システムでも使用可能である。本明細書の説明を読めば、本発明のシステムおよび方法に対する他の変更も当業者には明白であろう。
プロセスガスは、反応物、反応体、化学種、担体、および同様物などの1つまたは複数の成分を含む。SiC層を基板上に形成することが望ましい場合には、プロセスガスは、精製水素ガス(H)などの担体ガスと一緒に、シラン(SiH)およびプロパン(C)などの前駆物質ガスを含み得る。プロセスガス源160は、必要に応じて流量制限装置および/または計量装置を備える1つまたは複数の加圧式ガス容器から供給可能である。
図2に例示的な従来のサセプタ100を示す。サセプタ100は、例えば、通過型ホットウォールCVD反応炉に使用可能である。サセプタ100は、上部サセプタ部材100Aおよび下部サセプタ部材105を有する。サセプタ100は、上部ライナ103および下部ライナ105も有し、それらの間に反応室107を画成する。半導体ウェーハなどの基板20が、反応室107の中に位置決めされ、例えば、大皿(回転可能である)の内部表面上に配置され得る。プロセスガスPは、反応室107の一方の端部に導入され、基板20を通り越して反応室107を通過し、最後に反応室107の対向端から排出される。本明細書で使用されるように、プロセスガスという用語は、1つまたは複数のガスを指す。図2に示した反応室107中の矢印によって示すように、プロセスガスが反応室107を通過するとき、プロセスガスの一部が、意図通りに基板20に接触し、それによって反応物または反応体を基板20上に堆積し、その上に層を形成する。幾つかのシステムでは、反応室107は、約0.1と1メートルの間の長さ、約0.05と0.5メートルの間の幅、および約1と10cmの間の高さを有し得る。しかし、反応室107はこれらの寸法に限定されるものではない。サセプタ部材は高品質の黒鉛を含み得る。改良型のサセプタ設計を含めて、CVD堆積システムの実施例が開示されている(例えば、特許文献1および特許文献2を参照されたい。尚、両方とも参照によりその全体が本明細書に組み込まれる)。
幾つかの実施形態では、サセプタ部材100A、100Bは、当業者によく知られている物質および誘導性加熱配置などのEMF発生器182によって、その内部に生成された渦電流に応答して熱を発生するのに適切な物質から作製される。これらの部材は、黒鉛、より好ましくは、高純度の黒鉛から作製可能である。
大皿154または同様物は、基板20を支持するために下部部材100Bと基板20との間に配置可能である。幾つかの実施形態によれば、大皿154は、適切な機構(図示せず)によって回転自在に駆動可能である。例えば、このようなシステムには、本出願人が開示したものに説明されかつ参照により本明細書に全体が組み込まれているガス駆動式回転システムが含まれ得る(例えば、特許文献3および/または特許文献4参照)。別法として、大皿154は静止型でもよい。大皿154は、1つまたは複数の基板20を保持するように適応可能である。大皿154は、SiC被覆黒鉛、中実のSiC、および/または中実のSiC合金などの任意適切な物質から作製可能である。基板が下部部材140、ライナ105、または他の適切な支持体の上に静止するように、大皿154を割愛してもよい。
使用に際して、プロセスガス160は、吸入口102を介して一定流量のプロセスガスPを反応室107に供給する。プロセスガスPは全体的に流れ方向Rへ流動する。図示のように、プロセスガスおよびその中の反応物の幾らかの部分が基板20に接触して基板20の露出表面上に望ましい層(例えば、エピ層)を形成する。
以上の堆積システム101および方法は水平ホットウォールCVDの通過型堆積処理に関して説明されているが、本発明の様々な態様は、他の種類の堆積システムおよび処理にも使用可能である。特定の実施形態が、「上部」、「下部」等に言及して説明されているが、他の配向および構成も本発明に従って使用可能である。例えば、堆積システムおよび処理は、コールドウォールおよび/または非水平の通過型システムおよび処理であってもよい。堆積システムおよび処理は、CVDシステムまたは処理ではなく、気相エピタキシー(VPE)、液相エピタキシー(LPE)、またはプラズマ促進化学蒸着CVD(PECVD)堆積システムおよび処理でもよい。
上で論じたように、ニンジン状欠陥として知られる表面形態学的欠陥は炭化珪素エピタキシャル薄膜中に形成され得る。図3は、炭化珪素エピタキシャル層中のニンジン状欠陥を示す光学画像である。この欠陥は、物質の表面中にニンジン形状の畝のように見える。厳密な仕組みは知られていないが、全部ではなくても殆どのニンジン状欠陥は、基板とエピタキシャル層との間の境界面に形成され、次いでエピタキシャル成長を通じて伝播するものと現時点で考えられている。オカダ(Okada)らは、ニンジン状欠陥は、それらの終端において<0001>平面上の幾組かの積層欠陥(stacking faults)を特徴とし、積層欠陥の境界を画する部分的な転位が観察されることを報告する(例えば、非特許文献2参照)。本発明者らは、ニンジン状欠陥が、結晶基板とエピタキシャル層との間の境界面に存在し得るような、高密度の刃状転位(threading dislocations)が存在する領域にまたはその近傍に形成される傾向にあることを発見した。ニンジン状欠陥は、結晶体の切取り(off−cut)方向へ段状様態で成長する、角柱面内の積層欠陥として伝播するように見える。側面から眺めると、これらの欠陥は、基板/エピタキシー境界面にかつ成長表面上の対向側に頂点を有する三角形状の積層欠陥として見える。
図4にニンジン状欠陥の形成を模式的に例示するが、それはエピタキシャル層20が上に形成されている基板10を示す。ニンジン状欠陥A1およびB1が、エピタキシャル層20の中に存在する。図に隣接する時間尺度が示すように、層20のエピタキシャル成長は時間tから始まり、時間tで終止する。ニンジン状欠陥A1は、境界面12の点Xで核を形成し始め、エピタキシャル層20が成長するにつれて上向きに伝播する。図4に例示するように、ニンジン状欠陥A1は、<0001>方位の刃状転位31によって一側が境界を画され、かつ
の方位に整列した基底面内転位(basal plane dislocation)32によって一側が境界を画される。エピタキシャル成長が時間tで終わるとき、ニンジン状欠陥は、エピタキシャル層20の表面に沿って点Yから点Zまで達する。参照を容易にするために、図3に示した欠陥の上に、対応する終点YおよびZを標示する。
図4で分かるように、ニンジン状欠陥の表面形状構成の長さは、エピタキシャル層の厚みおよび図11に例示したオフアクシス角αに関連する。実際、成長平面中のニンジン状欠陥の長さはオフアクシス角αの正接に逆比例する。
本発明を使用しない典型的なエピタキシャル成長システムでは、1平方センチメートル当たり2.5を超えるニンジン状欠陥の密度を有するのが一般である。本発明者らは、炭化珪素のエピタキシャル層中のニンジン状欠陥の密度が、エピタキシャル成長時に、このような欠陥の伝播を阻止することによって低減可能であることを発見した。本発明の幾つかの実施形態によれば、ニンジン状欠陥の伝播は、通常のエピタキシャル成長時に珪素および炭素のソースガスの流れを停止および/または減少させ、成長したエピタキシャル層の所定の厚みをエッチングし、次いでエピタキシャル層を望ましい最終的な厚みまで再び成長させるために珪素および炭素のソースガスの流れを再開することによって阻止可能である。炭化珪素をエッチングし、次いで成長させる処理は、1回行ってもよいし、または複数回反復してもよい。
反応ガスの流れが停止されるとき、依然として流れている担体ガスまたは他のガスは、基板20上に成長したエピ層をエッチングする傾向を有する。さらには、成長中断時にエッチング剤ガスを反応室中に導入することが可能である。したがって、本発明の実施形態に係る方法は、エピタキシャル堆積室内部においてインサイチューで実行可能である。この結果は幾つもの利点を有し得る。すなわち、本方法は、基板を成長室から取り出す(それは時間が掛かり、しかも基板を汚染にさらす恐れがあり得る)ことなく実行可能であり、本方法は、追加的な機器または設備を必要とすることなく実行可能であり、かつ本方法は、著しく原料の処理量を低下させることなく実行可能である。さらには、本発明の特定の実施形態では、第1および第2の成長工程は、その間に成長工程が介在することなく実行可能である。
エッチングをインサイチューで実行する利点にも拘わらず、特に、エピタキシャル堆積が上で説明したCVDシステム以外のシステムで行われる場合には、基板をエピタキシャル成長室から取り出し、別体のシステムの中でエッチングを実行する必要があるか、またはそれが望ましい場合もあり得る。したがって、本発明の範囲には、エピタキシャル層のインサイシューおよびエクスシチューのエッチングが共に含まれる。
幾つかの実施形態では、ニンジン状欠陥が、例えば、得られるデバイスの活性領域を形成し得るより軽度のドープ層内に達しないように、ニンジン状欠陥の伝播がエピタキシャル構造の高度ドープ緩衝層の内部で阻止される。このような様態で、デバイス性能に対するニンジン状欠陥の影響を低減または最小化することが可能である。しかも、高度ドープ緩衝層内部でエッチング/成長段階を実行することによって、エピタキシャル成長の停止および再開の悪影響を低減、最小化、または排除することさえ可能である。デバイス性能に主として関わる後続のエピタキシャル層は、ニンジン状欠陥が終止した結果としてより低い欠陥密度を有し得る。
特定の実施形態では、炭化珪素エピタキシャル成長が、炭化珪素の高度ドープ緩衝層を成長させるように開始される。例えば、約1E18cm−3以上の濃度で窒素、燐、ホウ素、および/またはアルミニウムによってドープされた炭化珪素エピタキシャル層の成長が、適切なソースガス(例えば、シラン、プロパン、およびドーパントガス)を担体ガスと一緒にCVD反応室に通過させることによって開始される。炭化珪素の第1の層を望ましい厚みまで成長させる。幾つかの実施形態では、この第1の層を少なくとも約2.5ミクロンの厚みに成長させるが、この第1の層を2.5ミクロンよりも厚くまたは薄く成長させてもよい。典型的な実施形態では、第1の層が約4ミクロンの厚みに成長する。次いで、担体ガスを流し続けながら、ソースガスが遮断されるかまたは実質的に低減される。ソースガスが遮断されている間に、エッチング剤ガスおよび/または担体ガスが、第1のエピタキシャル層をエッチングして、第1のエピタキシャル層の厚みを減少させる。エッチング剤ガスには、H、HCl、Ar、Cl、および/またはプロパンなどの炭素含有ガスが含まれ得る。上で論じた典型的な実施形態では、第1のエピタキシャル層が、例えば、約3ミクロンもエッチング可能である。本発明者らは、第1のエピタキシャル層がわずか0.4ミクロンしかエッチングされないときに、ニンジン状欠陥が阻止され得ることを発見した。
次いで、ソースガスの流れが再開され、第2のエピタキシャル層が第1のエピタキシャル層の上に成長する(または第1のエピタキシャル層の成長が再開される)。ソースガスを停止し、成長したエピタキシャル層をエッチングし、次いでソースガスを再開する段階は、複数回にわたって反復可能である。最終的なエッチング段階の後で、幾つかの実施形態では、エピタキシャル層が約2ミクロンの炭化珪素を含む追加的なエピタキシャル層によって被覆され得る。次いで、この構造のエピタキシャル層の残りの部分を成長させることができる。ソースガスの流れを停止し、成長した炭化珪素層をエッチングし、次いで、エッチングした表面上に追加的な炭化珪素を成長させることによって、層全体に伝播するニンジン状欠陥の大部分が終止し、後続の成長層の中へ伝播し続けないことが判明した。
再び図4を参照すると、そこにはニンジン状欠陥B1の場合におけるニンジン状欠陥の終止が模式的に例示されている。ニンジン状欠陥A1に関する場合と同様に、ニンジン状欠陥B1は、基板10とエピタキシャル層20との間の境界面12から発生する。成長開始から所定時間後に、ソースガスの流れが中断され、エピタキシャル層20の成長が停止される。次いで、エピタキシャル層20のエッチングが開始される。エピタキシャル層20が僅かにエッチングされた後で、時間tでソースガスの流れが再開され、時間tまでエピタキシャル層20の成長が継続する。図4に例示したように、成長の中断およびエピタキシャル層20のエッチングは、ニンジン状欠陥B1を境界面22で終止させる。
ニンジン状欠陥B1は依然としてエピタキシャル層20内に存在するが、それはエピタキシャル層20の内部で終止するので、もはや後続のエピタキシャル層内に形成されたデバイスの電気的特性に影響を与えることはあり得ない。ニンジン状欠陥B1のような終止した欠陥が、エピタキシャル層の表面上に形態学的な構造を依然として発生させ得ることがあっても、このような欠陥の電気的影響は最小化または排除され得る。
しかし、本発明の幾つかの実施形態では、すべてのニンジン状欠陥が本発明の方法によって排除されるわけではない。例えば、図4に例示するように、ニンジン状欠陥A1のような幾つかの欠陥は、時間tでは、成長中断/エッチング/成長の周期全体を通して伝播が継続し得る。しかも、成長中断後に新たなニンジン状欠陥が形成され得る。しかし、エピタキシャル層の表面まで伝播するニンジン状欠陥の数の大幅な減少が実現可能である。
図5は、本発明の態様に係るニンジン状欠陥の終止を例示するノマルスキー顕微鏡写真である。この図は、厚み40ミクロンのエピタキシャル層の表面を示す。図5に、2つのニンジン状欠陥が近接して示されている。下方のニンジン(B2)は、10ミクロンの成長後に成長中断で終止した。上方のニンジン(A2)は、40ミクロンの層全体に伝播した。この場合も、形態学的な形状構成がニンジン状欠陥B2に関して視認可能であっても、欠陥の電気的活性部分は層表面まで達していない。図4の模式図中の欠陥A1およびB1との比較を容易にするために、欠陥A2の終点Y、Zおよび欠陥B2の終点Y、Zを標示する。
他の欠陥の挙動も観察された。上で論じたように、新たなニンジン状欠陥が、図6の欠陥D1によって例示するように、成長中断/エッチング段階で発生し得る。さらには、図6の欠陥C1によって示すように、<0001>における刃状転位41が、中断/エッチング段階の間に、ほぼ
の方位に伝播して例示の形状をもたらす基底面内転位43に転換され得る。
ニンジン状欠陥A1、B1、C1、およびD1に関して上で説明した欠陥の挙動が、図7(A)、7(B)、7(C)、および7(D)の顕微鏡写真に例示されている。図7(A)〜(D)に例示した方法では、炭化珪素層が、約8度の角度で切り取られたバルク基板上に
の方位に向かってエピタキシャル成長した。10ミクロン成長した後に、ソースガスの流れが中断され、この層は約2分の1ミクロンだけエッチングされた。エピタキシャル層の成長が再開され、この層は追加的に30ミクロン成長した。次いで、この層は、物質中の欠陥を強調するために溶融KOHでエッチングされた。図7(A)〜(D)は、これらのエッチングされた層の顕微鏡写真である。
図7(A)は、成長中断/エッチング段階を通じて伝播し続けた欠陥A1と同様のニンジン状欠陥を例示する。このニンジン状欠陥は、層表面で243ミクロンの長さに達した。
図7(B)は、成長中断/エッチング段階で終止した欠陥B1と同様のニンジン状欠陥を例示する。このニンジン状欠陥は、終止前に62ミクロンの幅に成長した。注目に値することであるが、KOHエッチングは、ニンジンの形態学的残部が出現する深い溝をエッチングしておらず、それは結晶体の積層欠陥がエピタキシャル層の表面まで伝播していないことを示す。
図7(C)は、<0001>方位における刃状転位がほぼ
の方位へ伝播する転位に変換されるように、成長中断/エッチング段階で変更された欠陥C1と同様のニンジン状欠陥を例示する。
図7(D)は、成長中断/エッチング段階で発生した欠陥D1と同様のニンジン状欠陥を例示する。
本方法の有効性を検討するために、同じSiCボウル(boule)に由来するほぼ同一のウェーハ(「姉妹ウェーハ(sister wafer)」)が、本発明に係る方法を使用して、またそれを使用せずに処理された。これらのウェーハのそれぞれの上のニンジン状欠陥の密度が測定されかつ比較された。ウェーハ中のニンジン状欠陥の数はボウルに強く依存するので、同じボウルに由来するウェーハ中のニンジン状欠陥の減少を比較することが有用であり得る。このような比較では、本発明者らは、共に姉妹ウェーハ上において、本発明を使用しないで成長させたエピ層中のニンジン状欠陥の数に対する、本発明を使用して成長させたエピ層中のニンジン状欠陥の数の比率を計算した。それぞれの場合において、成長中断/エッチング/成長の周期を経ることなく1組のウェーハを成長させ、他方で、1組のウェーハは中断/エッチング/成長の周期を含んだ。
それぞれの成長作業では、3つのウェーハがCVD反応炉の中に装填された。この反応炉は、一定流量の担体ガス(H)のみの下で成長温度まで加熱された。炭化珪素の成長が、約3ミクロン/時間のエッチング率に一致する温度で、シラン(SiH)およびプロパン(C)反応剤ガスを導入することによって開始された。適切な成長温度は、システム依存性であり、余分な実験法を使用しなくても当業者によって決定され得る。
対照実験では、このような成長が、約40ミクロンの炭化珪素エピタキシャル層が成長するまで継続された。他の実験では、成長は対照実験と同じ様態で開始されたが、シランおよびプロパンの流れを共に停止することによって1回または2回中断された。約12分間持続した中断時に、担体ガス中の水素が、先に成長したエピタキシャル層から約0.6ミクロンのエッチングを行った。成長中断の最後に、炭化珪素の成長を再開するためにシランおよびプロパンが再導入された。
第1の実験では、最初のエピタキシャル層が約5ミクロンの厚みであり、単一回の成長中断が存在し、かつ最終的なエピタキシャル層は約35ミクロンの厚みであった。第2の実験では、最初のエピタキシャル層は約2.5ミクロンの厚みであり、単一回の成長中断が存在し、かつ最終的なエピタキシャル層は約37.5ミクロンの厚みであった。第3の実験では、最初のエピタキシャル層は約2.5ミクロンの厚みであり、2回の成長中断が存在してその間に追加的な厚み2.5ミクロンのエピタキシャル層が成長し、かつ最終的なエピタキシャル層は約35ミクロンの厚みであった。成長後に、それぞれのウェーハ上のニンジンのすべてが、ノマルスキー顕微鏡を使用して計数された。これらの実験的作業におけるそれぞれのウェーハ上のニンジンの数が計数され、対照実験におけるその姉妹ウェーハ上のニンジンの数と比較された。この実験の目的では、ニンジン状欠陥がエピタキシャル層内部で終止していなければ(すなわち、それらが伝播し続けて表面に達していれば)、それらは計数された。それぞれの場合において、ニンジン状欠陥の数の大幅な減少が見られた。
図8にニンジン減少率の柱状図を提示する。図8の横座標(x−軸)は、本発明の実施形態に係る方法を使用しないウェーハに対する、本発明の実施形態に係る方法を使用して作製されたウェーハ中のニンジン状欠陥密度の比率を表す。縦座標(y−軸)は、欠陥減少の指示値域内に入る標本の百分率を表す。したがって、図8は、本発明の方法を使用して成長させたウェーハの大部分が、対照ウェーハ中に見つけられたニンジン状欠陥の数の10から30%しか有していないことを示す。中央値のニンジン密度が、2.76cm−2から0.67cm−2まで減少した。
図8に例示したように、上で説明した本方法を使用することによって、ニンジンの数を期待値のほぼ70〜80%だけ減少させることができる。
半導体ウェーハなどの基板上に層を堆積するための処理に関して本システムおよび方法を説明してきたが、本発明は他の種類の基板上に層または同様物を堆積するための処理にも使用可能である。本発明のシステムおよび方法は、基板上にエピタキシャル層を形成するための処理で特に有用であり得る。
本発明に従って他の様々な変更がなされ得る。例えば、加熱システムは、誘導加熱以外を使用してもよいし、またはそれに追加して使用してもよい。
本明細書で使用されているように、「システム」は、1つまたは複数の要素もしくは形状構成を含み得る。添付の特許請求の範囲では、「堆積システム」、「堆積制御システム」、「緩衝ガス供給システム」、「プロセスガス供給システム」、および同様物は、以上に論じた成分、態様、要素、もしくは形状構成、または対応する成分、態様、要素、もしくは形状構成のすべてを含むシステムに限定されるものではない。
以上は本発明の例示であり、その限定と考えるべきではない。本発明の幾つかの典型的な実施形態を説明してきたが、本発明の新規の教示および利点から実質的に逸脱することなく、数多くの変更がこれらの典型的な実施形態に可能であることは当業者なら容易に理解しよう。したがって、このような変更のすべてを本発明の範囲内に包含しようとするものである。それ故に、以上は本発明の例示であり、開示された特定の実施形態に限定されるものと考えるべきではなく、また開示された実施形態に対する変更も他の実施形態と同様に、本発明の範囲内に包含しようとするものであることが理解されるべきである。
本発明の幾つかの実施形態に係る堆積システムを示す模式図である。 図1の堆積システムの一部を構成するサセプタ組立体を示す断面図である。 炭化珪素エピタキシャル層中のニンジン状欠陥を示す平面図である。 炭化珪素エピタキシャル層中に形成されたニンジン状欠陥を示す模式的な側面図である。 炭化珪素エピタキシャル層中の1対のニンジン状欠陥を示すノマルスキー顕微鏡写真である。 炭化珪素エピタキシャル層中に形成されたニンジン状欠陥を示す模式的な側面図である。 KOHエッチング後の炭化珪素層中のニンジン状欠陥を示す顕微鏡写真である。 KOHエッチング後の炭化珪素層中のニンジン状欠陥を示す顕微鏡写真である。 KOHエッチング後の炭化珪素層中のニンジン状欠陥を示す顕微鏡写真である。 KOHエッチング後の炭化珪素層中のニンジン状欠陥を示す顕微鏡写真である。 本発明の実施形態の効果を示す柱状図である。 六方晶単位格子を示す模式図である。 標準的な結晶学的方位を例示する六方単位格子を示す上面図である。 オフアクシス炭化珪素結晶を示す模式的な側面図である。

Claims (27)

  1. オフアクシスの炭化珪素基板上に低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造を製造する方法であって、
    前記基板上にエピタキシャル炭化珪素の第1の薄膜層を成長させるステップと、
    エピタキシャル炭化珪素の前記第1の薄膜層をエッチングして、前記第1の薄膜層の厚みを減少させるステップであって、前記基板とエピタキシャル炭化珪素の前記第1の薄膜層との間の境界面の近傍に核形成点を有するニンジン状欠陥が前記第1の薄膜層の内部で終止する前記ステップと、
    エッチングしたエピタキシャル炭化珪素の前記第1の薄膜層の上にエピタキシャル炭化珪素の第2の薄膜層を成長させるステップとを含むことを特徴とする方法。
  2. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップの前に、エピタキシャル炭化珪素の前記第1の薄膜層の前記成長を中断するステップをさらに含むことを特徴とする請求項1に記載の方法。
  3. エピタキシャル炭化珪素の第1の薄膜層を成長させるステップは、前記基板上に珪素および炭素を含有するソースガスを流すステップを含み、エピタキシャル炭化珪素の前記第1の薄膜層の前記成長を中断するステップは、前記ソースガスの前記流れを低減するステップを含むことを特徴とする請求項2に記載の方法。
  4. エピタキシャル炭化珪素の第1の薄膜層を成長させるステップは、前記基板上に珪素および炭素を含有するソースガスを流すステップを含み、エピタキシャル炭化珪素の前記第1の薄膜層の前記成長を中断するステップは、前記ソースガスの前記流れを停止するステップを含むことを特徴とする請求項2に記載の方法。
  5. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップは、前記基板上にエッチング剤ガスを流すステップを含むことを特徴とする請求項3に記載の方法。
  6. 前記エッチング剤ガスは、H、Ar、HCl、Cl、および/またはプロパンを含むことを特徴とする請求項5に記載の方法。
  7. エピタキシャル炭化珪素の前記第1の薄膜層は、1E18cm−3以上の濃度でドーパントによってドープされることを特徴とする請求項1に記載の方法。
  8. エピタキシャル炭化珪素の前記第1の薄膜層は、4ミクロンよりも小さい厚みを有することを特徴とする請求項1に記載の方法。
  9. エピタキシャル炭化珪素の前記第1の薄膜層は、2ミクロンよりも大きい厚みを有することを特徴とする請求項1に記載の方法。
  10. エピタキシャル炭化珪素の前記第1の薄膜層は、約4ミクロンの厚みを有することを特徴とする請求項1に記載の方法。
  11. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップは、エピタキシャル炭化珪素の前記第1の薄膜層を約1ミクロン以上だけエッチングするステップを含むことを特徴とする請求項1に記載の方法。
  12. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップは、エピタキシャル炭化珪素の前記第1の薄膜層を約1ミクロン以下だけエッチングするステップを含むことを特徴とする請求項1に記載の方法。
  13. エピタキシャル炭化珪素の前記第2の薄膜層を約2ミクロンの厚みに成長させることを特徴とする請求項1に記載の方法。
  14. エピタキシャル炭化珪素の前記第2の薄膜層をエッチングするステップと、エッチングされたエピタキシャル炭化珪素の前記第2の薄膜層の上にエピタキシャル炭化珪素の第3の薄膜層を成長させるステップとをさらに含むことを特徴とする請求項1に記載の方法。
  15. エピタキシャル炭化珪素の前記第2の薄膜層をエッチングするステップの前に、エピタキシャル炭化珪素の前記第2の薄膜エピタキシャル層の前記成長を中断するステップをさらに含むことを特徴とする請求項14に記載の方法。
  16. 前記基板は、2H、4H、および6Hから成る群から選択された多形を有する炭化珪素を含むことを特徴とする請求項1に記載の方法。
  17. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップは、前記エピタキシャル成長反応炉の内部でエピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップを含むことを特徴とする請求項1に記載の方法。
  18. エピタキシャル炭化珪素の前記第1の薄膜層をエッチングするステップは、前記エピタキシャル成長反応炉から前記基板を取り出すステップと、エピタキシャル炭化珪素の前記第1の薄膜層を前記エピタキシャル成長反応炉の外部でエッチングするステップとを含むことを特徴とする請求項1に記載の方法。
  19. エピタキシャル炭化珪素の前記第2の薄膜層を成長させるエピタキシャル炭化珪素の前記第1の薄膜層は、緩衝層となることを特徴とする請求項1に記載の方法。
  20. エピタキシャル炭化珪素の前記第1の薄膜層を前記基板上に成長させるステップは、前記基板とエピタキシャル炭化珪素の前記第1の薄膜層との間に介在するエピタキシャル層を基板上に成長させるステップを含み、前記基板と前記介在するエピタキシャル層との間の境界面の近傍に核形成点を有するニンジン状欠陥が前記第1の薄膜層の内部で終止することを特徴とする請求項1に記載の方法。
  21. オフアクシスの炭化珪素基板と、
    前記基板上に成長させたエピタキシャル炭化珪素の第1の薄膜層と、
    エッチングされたエピタキシャル炭化珪素の前記第1の薄膜層の上に成長させたエピタキシャル炭化珪素の第2の薄膜層と、
    前記基板とエピタキシャル炭化珪素の前記第1の薄膜層との間の境界面の近傍に核形成点を有するニンジン状欠陥とを含み、前記ニンジン状欠陥が前記第1の薄膜層の内部で終止することを特徴とする、低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造
  22. 前記基板は、2H、4H、および6Hから成る群から選択された多形を有する炭化珪素を含むことを特徴とする請求項21に記載の構造。
  23. 前記炭化珪素基板は、

    の方位に向かってオフアクシスで切断されることを特徴とする請求項21に記載の構造。
  24. 前記炭化珪素基板は、c−軸に対して直交する結晶学的方位に向かってオフアクシスで切断されることを特徴とする請求項21に記載の構造。
  25. エピタキシャル炭化珪素の前記第2の薄膜層を成長させるエピタキシャル炭化珪素の前記第1の薄膜層は緩衝層となることを特徴とする請求項21に記載の構造。
  26. エピタキシャル炭化珪素の前記第1の薄膜層は、1E18cm−3以上の濃度でドーパントによってドープされることを特徴とする請求項21に記載の構造。
  27. 前記ドーパントは、窒素、燐、ホウ素、またはアルミニウムを含むことを特徴とする請求項26に記載の構造。
JP2007501768A 2004-03-01 2004-11-18 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法 Active JP5268354B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/790,406 US7230274B2 (en) 2004-03-01 2004-03-01 Reduction of carrot defects in silicon carbide epitaxy
US10/790,406 2004-03-01
PCT/US2004/038895 WO2005093137A1 (en) 2004-03-01 2004-11-18 Reduction of carrot defects in silicon carbide epitaxy

Publications (2)

Publication Number Publication Date
JP2007525402A JP2007525402A (ja) 2007-09-06
JP5268354B2 true JP5268354B2 (ja) 2013-08-21

Family

ID=34959915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501768A Active JP5268354B2 (ja) 2004-03-01 2004-11-18 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法

Country Status (10)

Country Link
US (2) US7230274B2 (ja)
EP (1) EP1721031B1 (ja)
JP (1) JP5268354B2 (ja)
KR (1) KR20070008577A (ja)
CN (1) CN100472002C (ja)
AT (1) ATE488622T1 (ja)
CA (1) CA2555431A1 (ja)
DE (1) DE602004030161D1 (ja)
TW (1) TW200534360A (ja)
WO (1) WO2005093137A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
JP5090451B2 (ja) * 2006-07-31 2012-12-05 アプライド マテリアルズ インコーポレイテッド 炭素含有シリコンエピタキシャル層の形成方法
US7588980B2 (en) * 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP4844330B2 (ja) * 2006-10-03 2011-12-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4842094B2 (ja) * 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
US8221546B2 (en) 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
JP5304792B2 (ja) * 2008-08-29 2013-10-02 新日鐵住金株式会社 SiC単結晶膜の製造方法および装置
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US10256094B2 (en) 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
CN101877309B (zh) * 2009-10-30 2011-09-21 西安电子科技大学 提高4H-SiC基面位错转化率的外延方法
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
PL213291B1 (pl) * 2010-06-07 2013-02-28 Inst Tech Material Elekt Sposób wytwarzania grafenu
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
GB201210519D0 (en) 2012-06-14 2012-07-25 Kromek Ltd Apparatus and method for crystal growth
US20140054609A1 (en) * 2012-08-26 2014-02-27 Cree, Inc. Large high-quality epitaxial wafers
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN106574397B (zh) * 2014-08-01 2019-10-22 住友电气工业株式会社 外延晶片及其制造方法
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20180233562A1 (en) * 2014-10-01 2018-08-16 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
JP2016166112A (ja) 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
CN107430995B (zh) * 2015-05-18 2020-07-03 住友电气工业株式会社 碳化硅外延基板的制造方法、碳化硅外延基板、碳化硅半导体装置的制造方法和碳化硅半导体装置
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
CN105244255B (zh) * 2015-08-27 2019-03-05 中国电子科技集团公司第十三研究所 一种碳化硅外延材料及其生产方法
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 SiCエピタキシャルウェハの製造方法及びSiCエピタキシャルウェハの製造装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
JP6621304B2 (ja) * 2015-11-10 2019-12-18 学校法人関西学院 半導体ウエハの製造方法
JP6579710B2 (ja) 2015-12-24 2019-09-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP6965499B2 (ja) * 2016-03-16 2021-11-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
JP7352058B2 (ja) 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
TWI723415B (zh) * 2019-06-05 2021-04-01 環球晶圓股份有限公司 碳化矽晶體及碳化矽晶種片
CN111029246B (zh) * 2019-12-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法
CN113745094A (zh) * 2021-08-31 2021-12-03 顾赢速科技(合肥)有限公司 多层外延工艺制作薄碳化硅晶片圆的方法
CN113654866B (zh) * 2021-09-22 2024-03-01 河北光兴半导体技术有限公司 一种含有微米级一维铂铑缺陷的薄玻璃样品的制备及缺陷测试方法
CN115763231A (zh) * 2022-12-07 2023-03-07 西安奕斯伟材料科技有限公司 晶圆的外延生长方法及设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501356A (en) * 1966-05-12 1970-03-17 Westinghouse Electric Corp Process for the epitaxial growth of silicon carbide
JPS61151093A (ja) * 1984-12-25 1986-07-09 Nec Corp 3−5族化合物半導体の気相エピタキシヤル成長方法
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
AU2250392A (en) * 1991-06-12 1993-01-12 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
SE9502288D0 (sv) 1995-06-26 1995-06-26 Abb Research Ltd A device and a method for epitaxially growing objects by CVD
FR2737734B1 (fr) * 1995-08-10 1997-08-29 Alcatel Optronics Procede de gravure d'un substrat par jets chimiques
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
JP4066528B2 (ja) 1998-07-31 2008-03-26 株式会社デンソー 炭化珪素単結晶の製造方法
JP3443379B2 (ja) * 1999-03-23 2003-09-02 松下電器産業株式会社 半導体膜の成長方法及び半導体装置の製造方法
JP4457432B2 (ja) * 1999-06-17 2010-04-28 株式会社デンソー 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP4742448B2 (ja) * 2001-06-06 2011-08-10 株式会社デンソー 炭化珪素単結晶の製造方法及び製造装置
US6896738B2 (en) 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP4160770B2 (ja) * 2002-04-04 2008-10-08 新日本製鐵株式会社 4h型炭化珪素単結晶エピタキシャル基板
JP2004043211A (ja) * 2002-07-09 2004-02-12 Denso Corp SiC単結晶の製造方法及び製造装置
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Also Published As

Publication number Publication date
US20070108450A1 (en) 2007-05-17
WO2005093137A1 (en) 2005-10-06
EP1721031B1 (en) 2010-11-17
US9903046B2 (en) 2018-02-27
US20080054412A1 (en) 2008-03-06
US7230274B2 (en) 2007-06-12
CA2555431A1 (en) 2005-10-06
KR20070008577A (ko) 2007-01-17
CN100472002C (zh) 2009-03-25
JP2007525402A (ja) 2007-09-06
EP1721031A1 (en) 2006-11-15
TW200534360A (en) 2005-10-16
DE602004030161D1 (de) 2010-12-30
CN1926266A (zh) 2007-03-07
ATE488622T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
EP2837020B1 (en) Method for manufacturing a sic substrate with sic epitaxial film
Zetterling Process technology for silicon carbide devices
EP2059946B1 (en) Micropipe-free silicon carbide and related method of manufacture
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP4603386B2 (ja) 炭化珪素単結晶の製造方法
WO2016051975A1 (ja) 炭化珪素エピタキシャル基板
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
US20090242899A1 (en) Epitaxial Growth on Low Degree Off-Axis SiC Substrates and Semiconductor Devices Made Thereby
JP2005324994A (ja) SiC単結晶の成長方法およびそれにより成長したSiC単結晶
JP2007529900A (ja) 積層欠陥核生成部位を低減するリソグラフィ方法および積層欠陥核生成部位を低減した構造
JP4442366B2 (ja) エピタキシャルSiC膜とその製造方法およびSiC半導体デバイス
CN110637109B (zh) SiC外延晶片及其制造方法
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
JP2003321298A (ja) SiC単結晶及びその製造方法,エピタキシャル膜付きSiCウエハ及びその製造方法,並びにSiC電子デバイス
JP4408247B2 (ja) 炭化珪素単結晶育成用種結晶と、それを用いた炭化珪素単結晶の製造方法
EP1249521A1 (en) SiC SINGLE CRYSTAL AND METHOD FOR GROWING THE SAME
JP5370025B2 (ja) 炭化珪素単結晶インゴット
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
Bakin SiC Homoepitaxy and Heteroepitaxy
Schöner New development in hot wall vapor phase epitaxial growth of silicon carbide
김현우 Homoepitaxial growth on on-axis 4H-SiC substrate using BTMSM source
JP2022014989A (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
Furukawa et al. Defect Reduction of Cvd-Grown Cubic SiC Epitaxial Films on Off-Axis Si (100) Substrates with a Novel Off-Direction.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250