CN100472002C - 减少碳化硅外延中的胡萝卜缺陷 - Google Patents

减少碳化硅外延中的胡萝卜缺陷 Download PDF

Info

Publication number
CN100472002C
CN100472002C CNB200480042246XA CN200480042246A CN100472002C CN 100472002 C CN100472002 C CN 100472002C CN B200480042246X A CNB200480042246X A CN B200480042246XA CN 200480042246 A CN200480042246 A CN 200480042246A CN 100472002 C CN100472002 C CN 100472002C
Authority
CN
China
Prior art keywords
silicon carbide
epitaxial
layer
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200480042246XA
Other languages
English (en)
Other versions
CN1926266A (zh
Inventor
M·J·奥洛克林
J·J·苏马克里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1926266A publication Critical patent/CN1926266A/zh
Application granted granted Critical
Publication of CN100472002C publication Critical patent/CN100472002C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00—Re-forming shaped glass
    • C03B23/02—Re-forming glass sheets
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Abstract

本发明公开了在离轴衬底上制造单晶碳化硅外延层的方法，包括步骤：将衬底置于外延生长反应室内，在衬底上生长第一层外延碳化硅，中断第一层外延碳化硅的生长，腐蚀第一层外延碳化硅以减小第一层的厚度，以及在第一层外延碳化硅上再次生长第二层外延碳化硅。通过下述工艺可以终止胡萝卜缺陷：中断外延生长、腐蚀所生长的层以及再次生长第二层外延碳化硅。该生长中断/腐蚀/再次生长可以重复多次。碳化硅外延层具有至少一个终止在所述外延层内的胡萝卜缺陷。本发明还提供了一种半导体结构，包括离轴碳化硅衬底上的碳化硅外延层，以及在衬底和外延层之间界面附近中具有成核点的胡萝卜缺陷，其中该胡萝卜缺陷终止在外延层内。

Description

减少碳化硅外延中的胡萝卜缺陷
政府支持声明
本发明至少部分受到政府支持，Office of Naval Research Contract编号为N00014-02-C-0302。美国政府拥有本发明的特定权利。
技术领域
本发明涉及外延沉积工艺，具体地涉及在衬底上沉积碳化硅外延薄膜的方法和最终的外延结构。
背景技术
沉积系统和方法通常被用于在衬底上形成半导体材料层，例如薄的外延薄膜。例如，化学气相沉积(CVD)反应室系统和工艺可以用于在衬底上形成诸如碳化硅(SiC)的半导体材料层。CVD工艺对于形成具有受控性能、厚度、和/或排列的层例如外延层尤为有效。典型地，在诸如CVD系统的沉积系统中，衬底在反应腔中被置于基座(susceptor)内，且包括待沉积在衬底上的反应剂(reagent)或反应物(reactant)的一种或多种工艺气体被引入毗邻衬底的腔内。这些工艺气体可以流动穿过反应腔，以在衬底上提供均匀或受控的反应剂或反应物浓度。
诸如CVD反应室的沉积系统可以用于在单晶碳化硅衬底上形成碳化硅外延层，该单晶碳化硅衬底具有预定的多型，例如2H、4H、6H、15R、3C等。术语“多型”是指晶体结构中原子层的有序化和排列。因此，尽管不同的碳化硅多型在化学配比上是相同的，但这些多型具有不同的晶体结构并因此具有不同的材料性能，例如载流子迁移率和击穿电场强度。字母H、R和C是指多型的一般晶体结构，即分别指六方、菱面体和立方。多型中的数字表示是指层排列的重复周期。因此，4H晶体具有六方晶体结构，其中晶体中的原子排列周期为四个双原子层。
图9说明了假想晶体的六方晶胞。晶胞60包括一对相对的六方面61A、61B。这些六方面垂直于c轴，c轴沿由用于表示六方晶体中方向的Miller-Bravais指数体系定义的<0001>方向。因此，这些六方面有时称为c面，定义晶体的c晶面或基面。和c面垂直的晶面称为棱柱面。
碳化硅在用于半导体性能和器件方面具有许多优越的物理和电学特性。这些特性包括宽禁带、高热导率、高饱和电子漂移速度、高电子迁移率、优异的机械强度和辐射硬度。然而，碳化硅薄膜中存在结晶缺陷，根据缺陷的类型、位置和密度，限制在该薄膜内制造的电子器件的性能。因此，大量的研究集中于减小碳化硅薄膜中的缺陷。已知特定的缺陷，例如微管道，严重限制且甚至妨碍器件的性能。其它缺陷，例如线缺陷，被认为非电学活性，因此这些缺陷通常在外延薄膜中的密度下不会对器件性能产生有害影响。
对于需要高电压阻隔能力的用途(例如功率开关用途)，碳化硅薄膜通常是“离轴”生长的。即，以略微偏离标准晶体轴线(称为c轴)的角度切割衬底晶体。以诸如4H或6H的六方多型为例，可在图10所示标准的晶向之一，即<1120>方向(指向六方晶胞的一个点)或<1010>方向(指向六方晶胞平边的中点)，进行斜角切割，或者沿不同的方向进行斜角切割。
因此，当外延层生长在该衬底上时，所沉积的原子键合到晶体层台阶的暴露边缘上，这导致这些台阶以所谓的台阶流模式横向生长。台阶流生长如图11所示。各层或台阶沿晶体最初被离轴切割的方向(在图11所示的情形中为<1120>方向)生长。
使用例如透射电镜(TEM)和Nomarski显微镜的传统成像技术已经在碳化硅外延层中观察到表面形貌缺陷，即，形状呈外延薄膜表面的缺陷。通常认为表面形貌缺陷是由材料内的结晶缺陷所致。因此，对表面形貌缺陷的研究通常集中于晶体生长的物理学。
通常根据物理外观对表面形状缺陷进行分类。这样，这些缺陷基于其在显微镜下的外观被分类成“彗星”、“胡萝卜”和“三角形”缺陷。胡萝卜缺陷为碳化硅薄膜表面中近似胡萝卜形的特征。这些特征沿薄膜的台阶流方向排列，其特征为长于形成这些缺陷的层的深度。例如，根据离轴角度，厚度为40μm的薄膜可包括长度约250μm的胡萝卜缺陷。形成胡萝卜缺陷的机制目前还是未知的。Wahab等推测，胡萝卜缺陷是由生长期间钉扎到衬底表面的完美螺位错所致，这种位错分解成部分位错，后者在基面内传播并在薄膜内形成部分台阶。Wahab等，“Influence ofepitaxial growth and substrate induced defects on the breakdownof 4H-SiC Schottky diodes”，Appl.Phys.Lett.Vol.76 no.19，pp.2725-2727(2000)。尽管Wahab等报导了胡萝卜缺陷对肖特基二极管的绝对击穿电压无害，但胡萝卜缺陷的存在增大了反向漏电流。胡萝卜缺陷还可能对其它期间性能产生有害影响，特别是当缺陷位于敏感位置时，例如肖特基接触边缘之下时。
因此，理想地要减小或最小化在碳化硅外延薄膜中发现的胡萝卜缺陷的浓度。
发明内容
本发明的一些实施例提供了在离轴衬底上制造单晶碳化硅外延层，包括步骤：将衬底置于外延生长反应室内，在衬底上生长第一层外延碳化硅，中断第一层外延碳化硅的生长，腐蚀第一层外延碳化硅以减小第一层的厚度，以及在第一层外延碳化硅上生长第二层外延碳化硅。生长第一层外延碳化硅可包括将含有硅和碳的源气体流过衬底上方。中断第一层外延碳化硅的生长可包括停止和/或减小源气体的流量。腐蚀第一层外延碳化硅可包括将诸如H2、HCl、Ar、Cl2和/或含碳的气体例如丙烷的腐蚀气体流过衬底上方。通过下述工艺可以终止源于衬底/外延界面的胡萝卜缺陷：中断外延生长、腐蚀所生长的层以及再次生长第二层外延碳化硅。生长中断/腐蚀/生长的工艺可以重复多次。
在本发明特定实施例中，提供了具有至少一个胡萝卜缺陷的碳化硅外延层，该胡萝卜缺陷终止在外延层中。
本发明的另外实施例提供了一种半导体结构，包括离轴碳化硅衬底、该衬底上的碳化硅外延层、以及在衬底和外延层之间界面附近中具有成核点的胡萝卜缺陷，其中该胡萝卜缺陷终止在外延层内。
附图说明
图1为根据本发明一些实施例的沉积系统的示意图；
图2为形成图1沉积系统一部分的基座组件的剖面图；
图3为碳化硅外延层中胡萝卜缺陷的俯视图；
图4为形成于碳化硅外延层内的胡萝卜缺陷的示意性侧视图；
图5为碳化硅外延层中一对胡萝卜缺陷的Nomarski显微相片；
图6为形成于碳化硅外延层内的胡萝卜缺陷的示意性侧视图；
图7(A)-(D)为KOH腐蚀之后碳化硅层内胡萝卜缺陷的显微相片；
图8为示出了本发明实施例效果的直方图；
图9为六方晶体晶胞结构的示意图；
图10为说明标准晶向的六方晶胞的顶视图；以及
图11为离轴碳化硅晶体的示意性侧视图。
具体实施方式
现在将参考附图更加全面地描述本发明，在各附图中示出了本发明的实施例。然而，可以采用许多不同形式实施本发明，不应将本发明理解成受限于这里所陈述的各实施例。相反，提供这些实施例的目的是为了使本公开内容变得彻底和完整，并全面地向本领域技术人员传达本发明的范围。在各图示中，为了清楚，放大了各区域或层的相对尺寸。将会理解，当诸如层、区域或衬底的元件被称为在另一个元件之上时，前者可以直接位于后者之上或者还存在中间元件。相反，当元件被称为直接位于另一个元件上时，则不存在任何中间元件。相同的数字表示相同的元件。这里所使用的术语“和/或”包括一个或多个相关被罗列项目的任何及全部组合。
将会理解，尽管这里使用术语第一和第二描述各种元件、成分、区域、层和/或部分，但这些元件、成分、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、成分、区域、层或部分与另一个区域、层或部分区分开。因此，下述的第一区域、层或部分可以冠以术语第二区域、层或部分，相似地，第二区域、层或部分可以冠以术语第一区域、层或部分而不离开本发明的教导。
图1中的俯视图示意性示出了可以实践本发明实施例的沉积系统101。沉积系统101可以是水平式、热壁式、直通式CVD系统，如图所示包括基座组件100、定义气流通道180A的石英管180、电磁频率(EMF)发生器182(例如，包括电源和围绕石英管180的RF线圈)和工艺气体源160。可另外在基座组件100附近提供绝缘罩以及石英管180或者替代石英管180。沉积系统101可用于在衬底20上形成层或薄膜(图2)。尽管在图2中仅示出了单个衬底20，但系统101适用于同时在多个衬底20上形成薄膜。
衬底20可以是由与待沉积层的材料相同或不同的材料形成的晶片或其它结构。衬底20可由例如SiC、蓝宝石、III族氮化物、硅、锗、和/或III-V族或II-VI族化合物或中间合金等。将要沉积薄膜的衬底表面可以是基底衬底或者重叠在基底衬底上第一或后续层上。例如，用于接收沉积薄膜的衬底20的表面可以是使用沉积系统101或备选设备在先沉积的层。本领域技术人员在本公开内容的指导下将会理解，除了在本公开中具体提到的材料之外，本发明的实施例可优选地结合半导体材料使用。
通常，工艺气体源160如下所述地将工艺气体提供至并穿过基座组件100。EMF发生器182感应加热基座组件100从而在基座组件100内提供发生沉积反应的热区。工艺气体持续流过并流出基座组件100形成尾气，该尾气例如可包括工艺气体的残余成分以及反应副产物。本发明的实施例可用于除了热壁CVD系统之外的其它类型的沉积系统。本发明的这些系统和方法的调整，对于阅读了本公开内容描述之后的本领域技术人员而言将是显而易见的。
工艺气体包括一种或多种成分，例如反应剂、反应物、物种、载气等。当需要在衬底上形成SiC层时，该工艺气体可包括诸如硅烷(SiH4)和丙烷(C3H8)的前驱体气体以及诸如纯化氢气(H2)的载气。可以从一个或多个气体的压缩容器提供工艺气体源160，在需要时使用流量控制和/或计量装置。
示范性的传统基座100如图2所示。基座100可用于例如直通式、热壁、CVD反应室。基座100具有顶部基座部件100A和底部基座部件100B。基座100还具有顶部内衬103和底部内衬105，这些内衬在其间定义了反应腔107。诸如半导体晶片的衬底20被置于反应腔107内，并可放置于例如浅盘(可旋转)的内表面上。工艺气体P在一端被引入到反应腔107，穿过反应腔107并经过衬底20，最终在对立一端从反应腔107排出。这里使用的术语工艺气体是指一种或多种气体。图2所示反应腔107内的箭头所示，当工艺气体流过反应腔107时，一部分工艺气体会预期地接触衬底20并由此在衬底20上沉积反应剂或反应物，从而在衬底上形成层。在一些系统中，反应腔107长度范围为约0.1至1米，宽度范围为约0.05至0.5米，高度范围为约1至10厘米。然而，反应腔107并不限于这些尺寸。这些基座部件可包括高质量的石墨。CVD沉积系统的示例包括改进的基座设计，例如标题为“Induction Heating Devices andMethods for Controllably Heating an Article”的美国专利公开US2003/0079689以及标题为“Methods and Apparatus for ControllingFormation of Deposits in a Deposition System and DepositionsSystems and Methods Including the Same”的美国专利申请公开10/414787中所公开的，这些专利在此被完整引用作为参考。
在特定实施例中，基座部件100A、100B由适于响应于EMF发生器182产生的涡电流而产生热量的材料制成，这种材料和感应加热排列对于本领域技术人员是公知的。这些组件可由石墨制成，更优选地由高纯度石墨制成。
浅盘154等可放置于底部部件100B和衬底20之间以支持衬底20。根据一些实施例，可由合适的机制(未示出)可旋转地驱动浅盘154。例如，该系统可包括下述文献中所描述的气体驱动旋转系统，例如申请人于2001年1月8日提交的标题为“Gas Driven Rotation Apparatus andMethod for Forming Silicon Carbide Layers”的美国专利申请No.09/756548和/或申请人于2002年4月8日提交的标题为“Gas DrivenPlanetary Rotation Apparatus and Methods for Forming SiliconCarbide Layers”的美国专利申请No.10/117858，这些专利申请的公开内容在此被完整引用作为参考。备选地，浅盘154可以是静止的。浅盘154可适用于支持一个或多个衬底20。浅盘154可由任何合适的材料制成，例如涂覆SiC的石墨、固体SiC和/或固体SiC合金。浅盘154可以省略，使得衬底搁置在底部部件100B、内衬105或其它合适的支架上。
使用时，工艺气体源160经入口开口102向反应腔107提供工艺气体P流。工艺气体P通常沿流动方向R流动。如图所示，这里的部分工艺气体和反应剂接触衬底20，从而在衬底20的暴露表面上形成预期的层(例如外延层)。
尽管前述沉积系统101和方法被描述成有关水平式、热壁式、CVD、直通式沉积工艺，但本发明的各种方面可以用于其它类型的沉积系统和工艺。尽管具体实施例被描述成“顶部”、“底部”等，但根据本发明可以采用其它取向和配置。例如，该沉积系统和工艺可以是冷壁和/或非水平直通式系统和工艺。该沉积系统和工艺可以是气相外延(VPE)、液相外延(LPE)或等离子体增强CVD(PECVD)沉积系统和工艺，而非CVD系统或工艺。
如前所述，可在碳化硅外延薄膜中形成已知的胡萝卜缺陷的表面形貌缺陷。图3为示出了碳化硅外延层中胡萝卜缺陷的光学图像。该缺陷在材料的表面呈现胡萝卜形的脊。尽管确切的机制仍是未知的，但目前人们认为绝大多数(如果不是全部)胡萝卜缺陷形成于衬底和外延层之间的界面处，并随后通过外延生长传播。Okada等报导了胡萝卜缺陷的特征为其末端处(0001)面上的多组堆垛层错，并观察到限制这些堆垛层错的部分位错。Okada等“Crystallographic defects under surfacemorphological defects of 4H-SiC homoepitaxial films”ICSCRM 2003Poster Session。发明人已经发现胡萝卜缺陷趋于形成于存在高密度线位错的区域或其附近，例如存在于晶体衬底和外延层之间。胡萝卜缺陷似乎随着棱柱面上的堆垛层错传播，这些堆垛层错沿晶体切割方向以台阶方式生长。从侧面观察，这些缺陷呈三角形堆垛层错，其顶点在衬底/外延界面处，其对立边位于生长表面上。
胡萝卜缺陷的形成在图4中示意性地示出，该图示出了其上已经形成了外延层20的衬底10。胡萝卜缺陷A1和B1存在于外延层20内。如该图邻近的时间刻度所示，层20的外延生长开始于时刻t0，终止于时刻t2。胡萝卜缺陷A1在界面12的点X处成核，且随外延层20的生长向上传播。如图4所示，胡萝卜缺陷A1在一侧被沿<0001>方向的线位错31限制，并且被沿<1120>方向排列的基面位错32限制。当外延生长在时刻t2终止时，该胡萝卜缺陷沿外延层20的表面从点Y延伸到点Z。为了参考方便，相应的端点Y和Z被标记在图3所示的缺陷上。
从图4可以看出，胡萝卜缺陷的表面特征的长度与外延层的厚度以及图11中所示的离轴角度α有关。实际上，生长面内的胡萝卜缺陷的长度与离轴角度α的正切成反比。
在不利用本发明的典型外延生长系统中，胡萝卜缺陷的密度通常高于2.5每平方厘米。发明人已经发现，通过在外延生长期间阻止这种缺陷的传播可以减小碳化硅外延层的胡萝卜缺陷密度。根据本发明的一些实施例，通过下述步骤可以阻止胡萝卜缺陷的传播：在正常外延生长期间终止和/或降低硅和碳源气体的流量，腐蚀所生长的外延层的预定厚度，以及恢复硅和碳源气体的流量从而恢复外延层的生长直到预期的最终厚度。该腐蚀和生长碳化硅的工艺可以执行一次或者重复多次。
当反应气体的流量终止时，仍然流通的载气或其它气体趋于腐蚀已经生长到衬底20上的外延层。另外，在生长中断期间可以将腐蚀气体引入反应腔。因此，可以在外延沉积腔内原位地进行根据本发明实施例的工艺。这种结果可具有多个优点：可以执行该工艺而不将衬底移除生长腔，从生长腔移除衬底可能耗时且潜在地将衬底暴露于污染物；可以执行该工艺而无需附加的设备或设施；且可以执行该工艺而不显著地减小材料生产量。此外，在本发明具体实施例中，可执行第一和第二生长工艺而无需干预生长工艺。
尽管原位地执行腐蚀具有这些优点，但可能需要或者理想地将衬底从外延生长腔移除并在分离的系统中执行腐蚀，特别地如果是在除了前述CVD系统之外的系统中完成该外延沉积。因此，本发明的范围同时包括原位和外部腐蚀该外延层。
在一些实施例中，将胡萝卜缺陷的传播阻止在外延结构的高度掺杂缓冲层内，使得这些胡萝卜缺陷并不延伸到更轻掺杂的层内，这些更轻掺杂的层例如可以形成最终器件的有源区。按照这个方式，胡萝卜缺陷对器件性能的影响可以被减小或最小化。此外，通过在高度掺杂缓冲层内执行该腐蚀/生长步骤，可以减小、最小化或甚至消除停止和重新开始外延生长的任何有害影响。由于胡萝卜缺陷的终止，主要负责器件性能的下一个外延层可具有更低的缺陷密度。
在具体实施例中，开始碳化硅外延生长以生长高度掺杂的碳化硅缓冲层。例如，通过使恰当的源气体(例如硅烷、丙烷和掺杂气体)与载气一起流过CVD反应室，可以开始生长掺杂氮、磷、硼和/或铝浓度不低于约1×1018cm-3的碳化硅外延层。第一层碳化硅生长到预期的厚度。在一些实施例中，第一层生长到至少约2.5微米的厚度，然而，第一层可以生长到比2.5微米厚或薄的厚度。在典型实施例中，第一层生长到约4微米的厚度。这些源气体随后被关闭或者大幅度减小，同时载气继续流通。在源气体被关闭的时候，腐蚀剂和/或载气腐蚀第一外延层以减小第一外延层的厚度。该腐蚀剂气体可包括H2、HCl、Ar、Cl2和/或例如丙烷的含碳气体。在前述典型实施例中，第一外延层例如被腐蚀了多达约3微米。发明人已经发现，当第一外延层被腐蚀少至0.4微米时就可以阻止胡萝卜缺陷。
随后恢复源气体流量，在第一外延层上生长第二外延层(或者恢复进行第一外延层的生长)。停止源气体、腐蚀所生长的外延层以及再次恢复源气体的这些步骤可以重复多次。在最后腐蚀步骤之后，可使用附加的外延层覆盖该外延层，在一些实施例中该附加的外延层包括约2微米的碳化硅。随后可以生长该结构的这些外延层的其余部分。已经发现，通过停止源气体的流量、腐蚀所生长的碳化硅层以及在被腐蚀的表面上生长附加的碳化硅，绝大多数传播穿过层的胡萝卜缺陷被终止且没有继续传播到后续生长的层内。
再次参考图4，在该图中对于胡萝卜缺陷B1的情形，示意性说明了胡萝卜缺陷的终止。胡萝卜缺陷B1和胡萝卜缺陷A1一起起源于衬底10和外延层20之间的界面12。在生长开始之后的预定时间，源气体的流量被中断，外延层20的生长停止。外延层20随后开始被腐蚀。在轻微地腐蚀外延层20之后，在时刻t1恢复源气体的流量，继续外延层20的生长，直到时刻t2才停止。如图4所示，外延层20生长的中断及其腐蚀导致胡萝卜缺陷B1终止在界面22。
尽管胡萝卜缺陷B1仍然存在于外延层20内，但该缺陷不再影响在后续外延层中形成的器件的电学特性，因为该缺陷终止在外延层20内。即使诸如胡萝卜缺陷B1的被终止缺陷可能仍然在外延层表面上形成形貌特征，但该缺陷的电学影响可以被最小化或消除。
然而，在本发明特定实施例中，并非所有的胡萝卜缺陷都被本发明的方法消除。例如，如图4所示，诸如胡萝卜缺陷A1的一些缺陷会继续传播穿过在时刻t1的生长中断/腐蚀/生长周期。此外，在生长中断之后可能形成新的胡萝卜缺陷。然而，可以实现传播到外延层表面的胡萝卜缺陷数目的显著减小。
图5说明了根据本发明这些方面的胡萝卜缺陷终止的Nomarski显微照片。该图示出了40微米厚外延层的表面。在图5中示出了紧密相邻的两个胡萝卜缺陷。下胡萝卜缺陷(B2)终止于生长10微米之后的生长中断。上胡萝卜缺陷(A2)传播穿过整个40微米厚的外延层。另外，即使可以看到和胡萝卜缺陷B2相关联的表面特征，但该缺陷的电活性部分并不扩展到该外延层的表面。为了方便地与图4示意图中的缺陷A1和B1比较，标记了缺陷A2的端点Y、Z以及缺陷B2的端点Y*、Z*。
还观察到其它缺陷行为。如前所述，新的胡萝卜缺陷可能起源于该生长中断/腐蚀步骤，如图6中的缺陷D1所示。此外，如图6中的缺陷C1所示，沿<0001>的线位错41在该中断/腐蚀步骤期间可被转换成近似地沿<1120>方向传播的基面位错43，形成如图所示的形状。
在图7(A)、7(B)、7(C)和7(D)的显微照片示出了与胡萝卜缺陷A1、B1、C1和D1相关的上述缺陷行为。在图7(A)-7(D)所示的过程中，碳化硅层被外延生长在朝<1120>方向切割角度约为8度的体衬底上。生长了10微米之后，源气体流量中断，这些层被腐蚀了约0.5微米。恢复外延层的生长，生长另外30微米的层。随后使用熔融KOH腐蚀该层以突出材料中的缺陷。图7(A)-7(D)是被腐蚀的层的显微图像。
图7(A)说明了和缺陷A1相似的、继续传播穿过生长中断/腐蚀步骤的胡萝卜缺陷。该胡萝卜缺陷在外延层表面扩展了243微米的距离。
图7(B)说明了和缺陷B1相似的、在生长中断/腐蚀步骤终止的胡萝卜缺陷。该胡萝卜缺陷在终止之前生长了62微米的宽度。值得注意的是，KOH腐蚀并未在出现该胡萝卜缺陷的形貌残迹的位置腐蚀形成深槽，这表明该棱柱堆垛层错并未传播到外延层的表面。
图7(C)说明了和缺陷C1相似的、在生长中断/腐蚀步骤被改变的胡萝卜缺陷，使得沿<0001>方向的该线位错被转换成近似沿<1120>方向的位错。
图7(D)说明了和缺陷D1相似的、起源于生长中断/腐蚀步骤的缺陷。
为了检查该工艺的功效，使用和未使用根据本发明的工艺处理了从相同SiC晶块得到的近似相同的晶片(“姐妹晶片”)。测量并比较了各个晶片上的胡萝卜缺陷密度。由于晶片中胡萝卜缺陷的数目强烈依赖于该晶块，比较从同一晶块中得到的晶片中胡萝卜缺陷降低是有用的。为了比较，发明人计算了使用本发明生长的外延层中胡萝卜缺陷的数目与未使用本发明生长的外延层中胡萝卜缺陷的数目，所有外延层都是生长在姐妹晶片上。在各种情形中，未采用生长中断/腐蚀/生长周期来生长一组晶片，而另一组晶片包括生长中断/腐蚀/生长周期。
对于各个生长过程，三个晶片被载入到CVD反应室内。该反应室在只有载气流(H2)的条件下被加热到生长温度。在与腐蚀速率约3微米/小时相一致的温度下，通过引入硅烷(SiH4)和丙烷(C3H8)反应物气体而开始碳化硅的生长。恰当的生长温度依赖于具体的系统，技术人员无需过多的实验即可确定该温度。
在对照实验中，这种生长继续，一直到生长了厚约40微米的碳化硅外延层。在其它实验中，以与对照实验相同的方式开始生长，但通过同时停止硅烷和丙烷流量一次或两次而中断生长。在持续时间约12分钟的中断期间，载气中的氢气腐蚀了先前生长的外延层约0.6微米。在生长中断结束时，重新引入硅烷和丙烷以恢复生长碳化硅。
在第一实验中，最初外延层厚约5微米，进行了一次生长中断，且最终外延层厚约35微米。在第二实验中，最初外延层厚约2.5微米，进行了一次生长中断，且最终外延层厚约37.5微米。在第三实验中，最初外延层厚约2.5微米，进行了两次生长中断，这两次生长中断之间生长了另外2.5微米厚的外延层，且最终外延层厚约35微米。生长之后，使用Nomarski显微镜计算各个晶片上的所有胡萝卜缺陷。计算这些实验过程中各个晶片上的胡萝卜缺陷数目，并将其与对照实验中其姐妹晶片上胡萝卜缺陷的数目比较。出于实验目的，如果胡萝卜缺陷并未终止在外延层内(即，如果这些缺陷继续传播到表面)，则计算这些胡萝卜缺陷的数目。在各种情形中，胡萝卜缺陷的数目都有显著的减少。
图8中示出了胡萝卜缺陷减小比率的直方图。图8的横坐标(x轴)代表使用根据本发明实施例的工艺制备的晶片中胡萝卜缺陷密度与未使用这种工艺制备的晶片中胡萝卜缺陷密度的比率。纵坐标(y轴)代表落在所示缺陷减小范围之内的样品的百分比。因此，图8表明，使用本发明工艺生长的绝大多数晶片中发现的胡萝卜缺陷数目仅为对照晶片中发现的胡萝卜缺陷数目的10至30％。中值胡萝卜缺陷密度从2.76cm-2减小到0.67cm-2。
如图8所示，通过使用上述工艺，胡萝卜缺陷的数目减小了期望值的约70-80％。
尽管已经结合用于在诸如半导体晶片的衬底上沉积外延层的工艺描述了这些系统和方法，但本发明可以运用在用于在其它类型衬底上沉积外延层等的工艺。本发明的系统和方法尤其适用于在衬底上形成外延层的工艺。
可以根据本发明进行各种其它调整。例如，可以使用除了感应加热之外的加热系统，或者与感应加热一起使用。
这里使用的“系统”可包括一种或多种元件或特征。在下述权利要求中，“沉积系统”、“沉积控制系统”、“缓冲气体供应系统”、“工艺气体供应系统”等并不限于包括所有上述成分、方面、元件或特征或者相应的成分、方面、元件或特征的系统。
前述内容是对本发明进行说明，而非限制本发明。尽管已经描述了本发明的一些示范性实施例，但本领域技术人员将会容易地理解到，在本质上不脱离本发明的创新教导和优点的情况下可以对这些示范性实施例进行许多调整。因此，所有这些调整旨在落在本发明的范围内。因此将了解到，前述内容是对本发明的说明而不应理解成限制于所公开的具体实施例，而且对所公开的实施例的调整以及其它实施例旨在落在本发明的范围内。

Claims (28)

1.一种在离轴碳化硅衬底上制造单晶碳化硅外延层的方法，包括步骤：
在所述衬底上生长第一层外延碳化硅；
腐蚀所述第一层外延碳化硅以减小第一层的厚度；以及
在腐蚀的第一层外延碳化硅上生长第二层外延碳化硅。
2.根据权利要求1的方法，进一步包括在腐蚀所述第一层外延碳化硅之前中断所述第一层外延碳化硅的生长。
3.根据权利要求2的方法，其中生长第一层外延碳化硅包括将包含硅和碳的源气体流过所述衬底上方，且中断所述第一层外延碳化硅的生长包括减小源气体的流量。
4.根据权利要求2的方法，其中生长第一层外延碳化硅包括将包含硅和碳的源气体流过所述衬底上方，且中断所述第一层外延碳化硅的生长包括停止源气体的流量。
5.根据权利要求3的方法，其中腐蚀所述第一层外延碳化硅包括使腐蚀气体流过衬底上方。
6.根据权利要求5的方法，其中所述腐蚀气体包括H2、Ar、HCl、Cl2和/或丙烷。
7.根据权利要求1的方法，其中所述第一层外延碳化硅掺杂了浓度不低于1×1018cm-3的掺杂剂。
8.根据权利要求1的方法，其中所述第一层外延碳化硅厚度小于4微米。
9.根据权利要求1的方法，其中所述第一层外延碳化硅厚度大于2微米。
10.根据权利要求1的方法，其中所述第一层外延碳化硅厚度为4微米。
11.根据权利要求1的方法，其中腐蚀所述第一层外延碳化硅包括腐蚀所述第一层外延碳化硅1微米以上。
12.根据权利要求1的方法，其中腐蚀所述第一层外延碳化硅包括腐蚀所述第一层外延碳化硅1微米以下。
13.根据权利要求1的方法，其中所述第二层外延碳化硅生长至2微米的厚度。
14.根据权利要求1的方法，进一步包括腐蚀所述第二外延层以及在被腐蚀的第二外延层上生长第三外延层。
15.根据权利要求14的方法，进一步包括在腐蚀所述第二外延层之前中断所述第二外延层的生长。
16.根据权利要求1的方法，其中所述衬底包括具有选自2H、4H和6H的多型的碳化硅。
17.根据权利要求1的方法，其中腐蚀所述第一层外延碳化硅包括在外延生长反应室内腐蚀所述第一层外延碳化硅。
18.根据权利要求1的方法，其中腐蚀所述第一层外延碳化硅包括从外延生长反应室移除所述衬底并在所述外延生长反应室外部腐蚀所述第一层外延碳化硅。
19.根据权利要求1的方法，其中所述第一外延层和所述第二外延层在所述衬底上提供缓冲层。
20.根据权利要求1的方法，其中在所述衬底上生长所述第一层外延碳化硅包括在所述衬底上的外延层上生长第一层外延碳化硅。
21.一种包括具有胡萝卜缺陷的碳化硅外延层的半导体结构，所述胡萝卜缺陷终止在所述外延层内。
22.一种半导体结构，包括：
离轴碳化硅衬底；
所述衬底上的碳化硅外延层；
在所述衬底和所述外延层之间界面附近中具有成核点的胡萝卜缺陷，其中该胡萝卜缺陷终止在所述外延层内。
23.根据权利要求22的结构，其中所述衬底包括具有选自2H、4H和6H的多型的碳化硅。
24.根据权利要求22的结构，其中所述碳化硅衬底朝<1120>方向离轴切割。
25.根据权利要求22的结构，其中所述碳化硅衬底朝与c轴垂直的晶向离轴切割。
26.根据权利要求22的结构，其中所述外延层包括缓冲层。
27.根据权利要求22的结构，其中所述外延层掺杂了浓度不小于1×1018cm-3的掺杂剂。
28.根据权利要求27的结构，其中所述掺杂剂包括氮、磷、硼或铝。
CNB200480042246XA 2004-03-01 2004-11-18 减少碳化硅外延中的胡萝卜缺陷 Active CN100472002C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/790,406 US7230274B2 (en) 2004-03-01 2004-03-01 Reduction of carrot defects in silicon carbide epitaxy
US10/790,406 2004-03-01

Publications (2)

Publication Number Publication Date
CN1926266A CN1926266A (zh) 2007-03-07
CN100472002C true CN100472002C (zh) 2009-03-25

Family

ID=34959915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480042246XA Active CN100472002C (zh) 2004-03-01 2004-11-18 减少碳化硅外延中的胡萝卜缺陷

Country Status (10)

Country Link
US (2) US7230274B2 (zh)
EP (1) EP1721031B1 (zh)
JP (1) JP5268354B2 (zh)
KR (1) KR20070008577A (zh)
CN (1) CN100472002C (zh)
AT (1) ATE488622T1 (zh)
CA (1) CA2555431A1 (zh)
DE (1) DE602004030161D1 (zh)
TW (1) TW200534360A (zh)
WO (1) WO2005093137A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106574397A (zh) * 2014-08-01 2017-04-19 住友电气工业株式会社 外延晶片及其制造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
JP5175285B2 (ja) * 2006-07-31 2013-04-03 アプライド マテリアルズ インコーポレイテッド エピタキシャル層形成中の形態制御方法
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP4844330B2 (ja) * 2006-10-03 2011-12-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4842094B2 (ja) * 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
US8221546B2 (en) * 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
CN102197168B (zh) * 2008-08-29 2014-03-12 新日铁住金株式会社 SiC单晶膜的制造方法及装置
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US10256094B2 (en) 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
CN101877309B (zh) * 2009-10-30 2011-09-21 西安电子科技大学 提高4H-SiC基面位错转化率的外延方法
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
PL213291B1 (pl) * 2010-06-07 2013-02-28 Inst Tech Material Elekt Sposób wytwarzania grafenu
CA2779961A1 (en) * 2010-12-27 2012-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
GB201210519D0 (en) 2012-06-14 2012-07-25 Kromek Ltd Apparatus and method for crystal growth
US20140054609A1 (en) * 2012-08-26 2014-02-27 Cree, Inc. Large high-quality epitaxial wafers
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP5910802B1 (ja) * 2014-08-29 2016-04-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
JP2016166112A (ja) 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
CN105244255B (zh) * 2015-08-27 2019-03-05 中国电子科技集团公司第十三研究所 一种碳化硅外延材料及其生产方法
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6621304B2 (ja) * 2015-11-10 2019-12-18 学校法人関西学院 半導体ウエハの製造方法
JP6579710B2 (ja) 2015-12-24 2019-09-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6965499B2 (ja) * 2016-03-16 2021-11-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7352058B2 (ja) 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
TWI723415B (zh) * 2019-06-05 2021-04-01 環球晶圓股份有限公司 碳化矽晶體及碳化矽晶種片
CN111029246B (zh) * 2019-12-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法
CN113745094A (zh) * 2021-08-31 2021-12-03 顾赢速科技(合肥)有限公司 多层外延工艺制作薄碳化硅晶片圆的方法
CN113654866B (zh) * 2021-09-22 2024-03-01 河北光兴半导体技术有限公司 一种含有微米级一维铂铑缺陷的薄玻璃样品的制备及缺陷测试方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501356A (en) * 1966-05-12 1970-03-17 Westinghouse Electric Corp Process for the epitaxial growth of silicon carbide
JPS61151093A (ja) * 1984-12-25 1986-07-09 Nec Corp ３−５族化合物半導体の気相エピタキシヤル成長方法
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
SE9502288D0 (sv) 1995-06-26 1995-06-26 Abb Research Ltd A device and a method for epitaxially growing objects by CVD
FR2737734B1 (fr) * 1995-08-10 1997-08-29 Alcatel Optronics Procede de gravure d'un substrat par jets chimiques
US6063186A (en) * 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
JP4066528B2 (ja) 1998-07-31 2008-03-26 株式会社デンソー 炭化珪素単結晶の製造方法
JP3443379B2 (ja) * 1999-03-23 2003-09-02 松下電器産業株式会社 半導体膜の成長方法及び半導体装置の製造方法
JP4457432B2 (ja) * 1999-06-17 2010-04-28 株式会社デンソー 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP4742448B2 (ja) * 2001-06-06 2011-08-10 株式会社デンソー 炭化珪素単結晶の製造方法及び製造装置
US6896738B2 (en) 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP4160770B2 (ja) * 2002-04-04 2008-10-08 新日本製鐵株式会社 ４ｈ型炭化珪素単結晶エピタキシャル基板
JP2004043211A (ja) * 2002-07-09 2004-02-12 Denso Corp ＳｉＣ単結晶の製造方法及び製造装置
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106574397A (zh) * 2014-08-01 2017-04-19 住友电气工业株式会社 外延晶片及其制造方法
CN106574397B (zh) * 2014-08-01 2019-10-22 住友电气工业株式会社 外延晶片及其制造方法

Also Published As

Publication number Publication date
JP5268354B2 (ja) 2013-08-21
US20080054412A1 (en) 2008-03-06
DE602004030161D1 (de) 2010-12-30
EP1721031B1 (en) 2010-11-17
US7230274B2 (en) 2007-06-12
CA2555431A1 (en) 2005-10-06
US20070108450A1 (en) 2007-05-17
US9903046B2 (en) 2018-02-27
EP1721031A1 (en) 2006-11-15
WO2005093137A1 (en) 2005-10-06
CN1926266A (zh) 2007-03-07
KR20070008577A (ko) 2007-01-17
JP2007525402A (ja) 2007-09-06
TW200534360A (en) 2005-10-16
ATE488622T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
CN100472002C (zh) 减少碳化硅外延中的胡萝卜缺陷
EP1751329B1 (en) Method of sic single crystal growth and sic single crystal
US6890600B2 (en) SiC single crystal, method for manufacturing SiC single crystal, SiC wafer having an epitaxial film, method for manufacturing SiC wafer having an epitaxial film, and SiC electronic device
KR100450316B1 (ko) 탄화 규소 및 이의 제조 방법
Kong et al. Epitaxial growth of β‐SiC thin films on 6H α‐SiC substrates via chemical vapor deposition
US9842898B2 (en) Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
JPH0794429A (ja) ヘテロエピタキシャル成長法
EP2059946A1 (en) Micropipe-free silicon carbide and related method of manufacture
JP2007230823A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
JP3750622B2 (ja) エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
von Känel et al. Defect reduction in epitaxial 3C-SiC on Si (001) and Si (111) by deep substrate patterning
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JPH0952798A (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
JP2004253751A (ja) Ｃｖｄエピタキシャル成長方法
JPH0624900A (ja) 単結晶炭化ケイ素層の製造方法
JP2633403B2 (ja) 炭化珪素単結晶の製造方法
ul Hassan et al. High growth rate with reduced surface roughness during on-axis homoepitaxial growth of 4H-SiC
Boo et al. Growth of cubic SiC thin films on Si (001) by high vacuum chemical vapor deposition using 1, 3-disilabutane and an investigation of the effect of deposition pressure
Schöner New development in hot wall vapor phase epitaxial growth of silicon carbide
JP2804959B2 (ja) Ш−ｖ族化合物半導体のエピタキシャル成長方法
Baranov et al. Growth of Cubic Silicon Carbide on Silicon Using the C2HCl3-SiH4-H2 System
Furukawa et al. Defect Reduction of Cvd-Grown Cubic SiC Epitaxial Films on Off-Axis Si (100) Substrates with a Novel Off-Direction.
Obermeier et al. Synthesis Report
Bhat Epitaxial Growth of Silicon Carbide by Chemical Vapor Deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant