JP2008521229A - ＳＯＩ基板材料、及び互いに異なる配向をもつＳｉ含有ＳＯＩと下部基板とを形成する方法 - Google Patents

Abstract

【課題】 ＳＯＩ材料のＳＯＩ層が下にあるＳｉ含有層とは異なる結晶配向を有し、接合後に埋込み絶縁領域が形成される、ＳＯＩ基板材料を製造する方法を提供する。
【解決手段】 ＳＯＩ基板材料と、上部Ｓｉ含有層と下部Ｓｉ含有層が異なる結晶配向を有する、上部Ｓｉ含有層（１２）及び下部Ｓｉ含有層（１４）を含むハイブリッドＳＯＩ基板を形成する方法とが提供される。埋込み絶縁領域（２２）は、Ｓｉ含有層の一方の中に配置することができ、又は２つのＳｉ含有層の間に位置する界面（１３）を貫通して配置することもできる。
【選択図】 図３

Description

本発明は、シリコン・オン・インシュレータ（silicon-on-insulator、ＳＯＩ）基板材料、及び半導体材料を製造する方法に関し、より具体的には、ＳＯＩ材料の上部Ｓｉ含有層が下部半導体基板層とは異なる結晶配向を有する、シリコン・オン・インシュレータ（ＳＯＩ）材料を製造する方法に関する。埋込み絶縁領域（連続的な又は非連続的な）が、Ｓｉ含有層のいずれか一方の中に存在しても、又は２つのＳｉ含有層間に位置する界面を貫通して存在してもよい。

現在の半導体技術において、ｎＦＥＴ又はｐＦＥＴのようなＣＭＯＳデバイスは、一般に、単結晶配向を有するＳｉのような半導体ウェハ上に製造される。特に、今日の半導体デバイスの大部分は、（１００）結晶配向を有するＳｉの上に構築される。

（１００）Ｓｉ表面配向においては電子が高い移動度をもつことが知られているが、（１１０）Ｓｉ表面配向においては正孔が高い移動度をもつことが知られている。すなわち、（１００）Ｓｉ上での正孔移動度の値は、この結晶配向のときの対応する電子移動度よりおよそ２倍乃至４倍低い。この差異を埋め合わせるために、ｎＦＥＴが電流を引き下げるのに対抗して電流を釣り合うように引き上げて、一様な電流スイッチングを達成するべく、ｐＦＥＴは、典型的に、より大きい幅をもつように設計される。より大きい幅をもつｐＦＥＴは、多大なチップ面積をとるので望ましくない。

前述のものとは対照的に、（１１０）Ｓｉ上での正孔移動度は、（１００）Ｓｉ上より２倍高く、したがって、（１１０）Ｓｉ表面上に形成されたｐＦＥＴは、（１００）Ｓｉ表面上に形成されたｐＦＥＴより著しく高い駆動電流を呈することになる。残念なことに、（１１０）Ｓｉ表面上での電子移動度は、（１００）Ｓｉ表面に比べて著しく低下される。

上記の説明から推測できるように、（１１０）Ｓｉ表面は、優れた正孔移動度のためにｐＦＥＴデバイスに最適であるが、こうした結晶配向はｎＦＥＴデバイスには全く適さない。代わりに、（１００）Ｓｉデバイス表面は、その結晶配向が電子移動度に有利に働くことからｎＦＥＴデバイスに最適である。

ウェハ接合(bonding)により、異なる表面配向を有するプレーナ型ハイブリッド基板を形成する方法が説明されてきた。こうした試みにおいて、高性能デバイスの製造のためにそれぞれの最適化された結晶配向を有するｐＦＥＴ及びｎＦＥＴを達成するべく、プレーナ型ハイブリッド基板が、主として半導体と絶縁体のウェハ接合又は絶縁体と絶縁体のウェハ接合によって得られる。しかしながら、少なくとも一方の型のＭＯＳＦＥＴ（ｐＦＥＴ又はｎＦＥＴのいずれか）はＳＯＩ材料上にあり、他方の型のＭＯＳＦＥＴは、バルク半導体、又はより厚いＳＯＩ膜を有するＳＯＩのいずれかの上にある。

近年、少なくとも第１の結晶配向の上部半導体層と、第１の結晶配向とは異なる第２の結晶配向の下部半導体層とを含む接合された基板を準備するステップと、接合された基板の部分を保護して第１の領域を形成し、保護されていない接合された基板の別の部分を残して第２の領域を形成するステップと、接合された基板の保護されていない部分をエッチングし、下部半導体層を露出させるステップと、半導体材料が第２の結晶配向を有するように、下部半導体層上に半導体材料を再成長させるステップと、平坦化するステップとを含む方法を用いて、ハイブリッド結晶配向基板が準備された。こうした技術は、例えば、特許文献１に記載されている。特許文献１の出願は、半導体層の１つを、予め製造されたＳＯＩ基板からのものとすることができることを開示する。こうした場合、予め製造されたＳＯＩウェハは、予め製造されたＳＯＩウェハも含み得る別のウェハに接合される。

上記の技術は実現可能であるが、こうした例において埋込み絶縁層がどこに存在するかに関する自由がない。

米国特許出願番号第１０／２５０，２４１号 米国特許出願公開第２００２０１９０３１８号 米国特許出願公開第第２００２０１７３１１４号 米国特許第５，９３０，６３４号 米国特許第６，４８６，０３７号 米国特許第６，５４１，３５６号 米国特許第６，６０２，７５７号

上記を考慮すると、ＳＯＩ材料のＳＯＩ層が下にあるＳｉ含有層とは異なる結晶配向を有し、接合後に埋込み絶縁領域が形成される、ＳＯＩ基板材料を製造する方法を提供するための必要性がある。接合後に埋込み絶縁領域を形成することによって、ハイブリッドＳＯＩ基板の異なる領域内に埋込み絶縁領域が存在することができる、ハイブリッドＳＯＩ基板を準備することが可能になる。「ハイブリッドＳＯＩ基板」という用語は、上部Ｓｉ含有層と、異なる結晶配向を有する下部Ｓｉ含有層とを含む基板材料を意味し、埋込み絶縁領域は、Ｓｉ含有層の少なくとも１つの中に配置されるか、又は間に配置される界面を貫通して配置される。

本発明は、上部Ｓｉ含有層及び下部Ｓｉ含有層が異なる結晶配向を有する、上部Ｓｉ含有層及び下部Ｓｉ含有層を含むハイブリッドＳＯＩ基板を形成する方法を提供するものである。本発明によると、埋込み絶縁領域は、Ｓｉ含有層の１つの中に配置することができ、又は２つのＳｉ含有層間に位置する界面を貫通して配置することもできる。

具体的には、大まかに言うと、本発明の方法は、第１の結晶配向の上部Ｓｉ含有層及び第２の結晶配向の下部Ｓｉ含有層を含む積層体を準備するステップであって、第１の結晶配向が第２の結晶配向とは異なる、ステップと、積層体内にイオンを注入し、内部にイオン・リッチ注入領域を形成するステップと、イオン・リッチ注入領域内のイオンが積層体内への埋込み絶縁領域の形成促進する温度まで、該積層体を加熱するステップとを含む。

本発明の１つの実施形態においては、加熱後に、埋込み絶縁領域が主として上部Ｓｉ含有層内に形成されるように、イオンが、主として上部Ｓｉ含有層内に注入される。別の実施形態においては、加熱後に、埋込み絶縁領域が主として下部Ｓｉ含有層内に形成されるように、イオンが、主として下部Ｓｉ含有層内に注入される。更に別の実施形態においては、結果として得られる埋込み絶縁領域が、上部Ｓｉ含有層と下部Ｓｉ含有層との間の界面を貫通して形成されるように、イオンが注入される。

形成される埋込み絶縁領域が、積層体の全長にわたって連続的に存在するように、注入するステップをブランケット注入としてもよい。本発明の別の実施形態においては、積層体内に別個の及び分離された（すなわち、非連続的な又はパターン形成された）埋込み絶縁領域を形成するように、マスク注入ステップが用いられる。

注入することができるイオンは、酸素イオン、窒素イオン、ＮＯイオン、不活性ガス、又はこれらの混合物を含む。１つの実施形態においては、酸素イオンを注入し、これにより積層体内に埋込み酸化物（buried oxide、ＢＯＸ）が形成されることが好ましい。

上述された方法に加えて、本発明は、本発明のプロセスによって形成することができるハイブリッドＳＯＩ基板材料にも関連する。具体的には、大まかに言うと、本発明のハイブリッドＳＯＩ基板材料は、互いに異なる結晶配向をもつ上部Ｓｉ含有層と下部Ｓｉ含有層とを含み、埋込み絶縁領域は、Ｓｉ含有層の少なくとも１つの中に配置されるか、又はこれらの間に配置された界面を貫通して配置される。

ハイブリッドＳＯＩ基板材料を製造する方法及びハイブリッドＳＯＩ基板材料自体を提供する本発明の実施形態が、本出願に添付される図面を参照して、一例として下記により詳細に説明される。添付の図面において、同じ及び対応する要素は、同じ参照番号で示されることが留意される。さらに、図面は、説明目的のために与えられており、よって、縮尺に合わせて描かれていないことが分かる。

埋込み絶縁領域が連続的なものであり、かつ、上部Ｓｉ含有層内に存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図による）図形表示である、図１（Ａ）乃至図１（Ｃ）が、ここで詳述される。

最初に、第１の結晶配向が第２の結晶配向と異なる、第１の結晶配向を有する上部Ｓｉ含有層１２と、第２の結晶配向を有する下部Ｓｉ含有層１４とを含む積層体１０を示す図１（Ａ）を参照する。

本発明において、「Ｓｉ含有層」という用語は、シリコンを含む半導体材料を示す。そのようなシリコン含有半導体材料の説明に役立つ実例は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、予め形成されたシリコン・オン・インシュレータ（silicon-on-insulator）、予め形成されたシリコン・ゲルマニウム・オン・インシュレータ（silicongermanium-on-insulator）、又はＳｉ／ＳｉＧｅのような層状構造体を含む。Ｓｉ含有層１２及び１４は、同じシリコン含有半導体材料を含んでもよく、又は異なるシリコン含有半導体材料を含んでもよい。一般に、Ｓｉ含有層１２及び１４は、両方ともＳｉから成る。幾つかの実施形態においては、少なくとも上部Ｓｉ含有層１２は、同位体的に純粋である、すなわち、Ｓｉ^２８またはＳｉ^２８Ｇｅ^７４である。

上部Ｓｉ含有層１２の厚さは、ハイブリッドＳＯＩ基板の所望の使用法によって変わり得る。しかしながら、典型的には、上部Ｓｉ含有層１２は、５ｎｍから５００ｎｍまでの厚さを有し、５ｎｍから１００ｎｍまでの厚さがより典型的である。上部Ｓｉ含有層１２についての厚さの範囲は、接合後、及び実行可能な何らかの随意的な薄層化ステップ後に決定されることに留意されたい。

下部Ｓｉ含有層１４の厚さは重要ではない。しかしながら、一般に、上部Ｓｉ含有層１２に薄層化を施した後、下部Ｓｉ含有層１４の厚さは、通常、上部Ｓｉ含有層１２のものより厚くなる。

Ｓｉ含有層１２の第１の結晶配向及びＳｉ含有層１４の第２の結晶配向は、任意の長軸又は短軸をもつＳｉ含有層を含むことができる。例えば、Ｓｉ含有層は、（１００）、（１１１）、（１１０）、（４２２）、（３１１）、（５２１）等の結晶配向を有することができる。Ｓｉ含有層１２及び１４は、（１００）、（１１１）、又は（１１０）のような主要ミラー(Miller)指数を含むものから選択されることが好ましい。

図１（Ａ）に表される積層体１０は、上部Ｓｉ含有層１２を含む第１のウェハ及び下部Ｓｉ含有層１４を含む第２のウェハを選択し、次に、２つのウェハを互いに接合することによって形成される。幾つかの実施形態においては、接合する前に、水素又は別の同様のイオンを上部Ｓｉ含有層１２内に導入することができる。上部Ｓｉ含有層１２内の水素又は別の同様のイオンの存在を用いて、上部Ｓｉ含有層１２の一部を分離させ、より薄い上部Ｓｉ含有層を形成することができる。

第１のウェハ及び第２のウェハを選択した後、次に、最初にウェハを互いに緊密に接触させ、随意的に外力をかけ、次に、２つの選択されたウェハを接合することができる条件の下で、外力をかけて又はかけずに、２つの接触させられたウェハをアニールすることによって、２つの選択されたウェハを接合する。接合のために用いられるアニール・ステップは、典型的には、１５℃から４０℃までの基準室温で行われる。本発明の更に別の実施形態においては、２つのウェハを接合する際に、４００℃までの温度を使用することができる。

接合後、一般に、接合強度を高め、界面特性を改善するように、ウェハがさらにアニールされる。さらなるアニール・ステップは、典型的には、９００℃から１４００℃までの温度で行われ、１０００℃から１１００℃でまでのアニール温度がより典型的である。接合強化アニールは、１時間から２４時間までの範囲にわたる様々な時間、前述の温度の範囲内で行われる。接合強化アニール雰囲気は、外部接着力の有無にかかわらず、Ｏ_２、Ｎ_２、Ａｒ、又は低真空とすることができる。本明細書では、不活性ガスの有無にかかわらず、前述のアニール雰囲気の混合も考えられる。

接合強化のために、多くの場合（上述のような）高温アニールが用いられるが、良好な機械的性質及び電気的性質を達成することもできる低温アニール（９００℃より低い）を用いることも可能である。

直接的な半導体と半導体の接合ステップに続いて行われる接合強化アニール・ステップは、特定のランプアップ速度を用いて単一の温度で行うことができること、又は種々のランプアップ速度及びソーク(soak)・サイクルが用いられる、種々の温度を用いて行うことができることに留意すべきである。

上部Ｓｉ含有層１２の特定の所定の厚さを得るために、本発明において、種々の薄層化技術を使用することができる。本発明に用い得る１つの直接的で簡単な手法は、ウェハの研削、研磨、又はエッチバック・プロセスを用いることである。薄層化は、水素ベークといった気体反応によって達成することもできる。

上部Ｓｉ含有層１２を薄層化するための別の手段は、上部Ｓｉ含有層を含む最初のウェハがイオン注入領域を含む実施形態にも適用され得る。この場合、接合プロセスの間に、イオン注入領域が多孔性(porous)領域を形成し、このため、イオン注入領域の上方のウェハの一部が取り除かれて、例えば、図１（Ａ）に示されるような接合されたウェハが残る。上述のように、注入領域は、一般に、当業者には公知の注入条件を用いて、上部Ｓｉ含有層１２を含むウェハの表面内に注入される水素イオンから成る。接合後、別の加熱ステップが、一般に、接合エネルギーを増すために、不活性雰囲気中で、２時間から３０時間にわたって、１００℃から４００℃までの温度で行われる。この他の加熱ステップは、２時間から２０時間にわたって、２００℃から３００℃までの温度で行われることがより好ましい。「不活性雰囲気」という用語は、本発明においては、Ｈｅ、Ａｒ、Ｎ_２、Ｘｅ、Ｋｒ、又はこれらの混合物といった不活性ガスが用いられる雰囲気を示すのに用いられる。接合プロセスの間に用いられる好ましい雰囲気は、Ｎ_２である。注入領域における層分離は、後の３５０℃−５００℃のアニールの間に生じる。本発明の更に別の実施形態においては、接合されたウェハ内に水素のようなイオンを注入し、平坦化プロセスを停止させるためのマークとして使用することができる。

次いで、イオンが積層体１０内に注入され、十分なイオン濃度を有する積層体１０内にイオン・リッチ（ion-rich）注入領域をもたらし、次の加熱ステップの間に、イオンが、積層体１０内に埋込み絶縁領域を形成するのを促進する。一般に、積層体１０内のイオン・リッチ注入領域に注入されるイオンは、１×１０^２２原子／ｃｍ^３又はそれより大きいイオン濃度を有する。

本発明のこのステップにおいて用いられるイオンは、次の加熱ステップが行われたとき、埋込み絶縁領域を形成することができる。そのようなイオンの説明に役立つ実例は、これらに限られるものではないが、酸素イオン、窒素イオン、ＮＯイオン、不活性ガス、又はこれらの混合物を含む。本発明のこの時点において、酸素イオンが、積層体１０内に注入されることが好ましい。

当業者には公知の特許文献２、特許文献３、特許文献４、特許文献５、特許文献６及び特許文献７に述べられる種々のＳＩＭＯＸ（separation by implanted oxygen）プロセス及び条件を用いて、イオンが、積層体１０内に注入される。注入は、この実施形態に示されるようなブランケット注入としてもよく、又は本発明の他の実施形態に示されるようなパターン化された注入を用いることもできる。例えば、図３（Ａ）乃至図５（Ｂ）を参照されたい。パターン化された注入は、上部Ｓｉ含有層１２の表面上に直接形成されたマスクを含むことができ、又は上部Ｓｉ含有層の表面から幾らかの距離をおいて配置されたマスクを用いることもできる。

本発明においては、様々な注入条件を用いることができるが、下記は、主として上部Ｓｉ含有層１２内に、注入されたイオン・リッチ領域を形成するための一般的な注入条件を提供する。

Ｉ．高ドーズ量イオン注入：
ここに用いられる「高ドーズ量」という用語は、４×１０^１７ｃｍ^−２又はそれより大きいイオンドーズ量を意味し、４×１０^１７ｃｍ^−２から２×１０^１８ｃｍ^−２までのイオンドーズ量がより好ましい。高イオンドーズ量を用いることに加えて、この注入は、一般に、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度及び４０ｋｅＶから２４０ｋｅＶまでのエネルギーで作動するイオン注入装置において行われる。

ベースイオン注入と呼ぶことができるこの注入は、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度において、２００℃から８００℃までの温度で行われる。より好ましくは、ベースイオン注入は、５ｍＡ／ｃｍ^２から１０ｍＡ／ｃｍ^２までのビーム電流密度で、２００℃から６００℃までの温度で行うことができる。

所望であれば、ベースイオン注入ステップに続いて、１×１０^１４ｃｍ^−２から１×１０^１６ｃｍ^−２までのイオンドーズ量を用いて、第２の酸素注入を行うことができ、１×１０^１５ｃｍ^−２から４×１０^１５ｃｍ^−２までのイオンドーズ量が最も好ましい。第２のイオン注入は、６０ｋｅＶ又はそれより大きいエネルギーで行われる。

この第２の注入は、０．０５ｍＡ／ｃｍ^２から１０ｍＡ／ｃｍ^２までのビーム電流密度を用いて、４Ｋからから２００℃までの温度で行われる。第２のイオン注入は、０．５ｍＡ／ｃｍ^２から５．０ｍＡ／ｃｍ^２までのビーム電流密度を用いて、２５℃からから１００℃までの温度で行うことがより好ましい。

第２のイオン注入が、ベースイオン注入ステップによって生じた損傷領域より浅いアモルファス領域を形成することに留意されたい（例えば、図１（Ｂ）を参照されたい）。本発明の次の加熱ステップの間、アモルファス領域及び損傷領域は、埋込み絶縁領域の一部になる（例えば、図１（Ｃ）を参照されたい）。

ＩＩ．低ドーズ量イオン注入：
本発明のこの実施形態においてここに用いられる「低ドーズ量」という用語は、４×１０^１７ｃｍ^−２又はそれより小さいイオンドーズ量を意味し、１×１０^１６ｃｍ^−２から３．９×１０^１７ｃｍ^−２までのイオンドーズ量がより好ましい。この低ドーズ量注入は、４０ｋｅＶから２４０ｋｅＶまでのエネルギーで行われる。

ベースイオン注入と呼ぶことができるこの注入は、１００℃から８００℃までの温度で行われる。より好ましくは、ベースイオン注入は、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度を用いて、２００℃から６５０℃までの温度で行うことができる。

この低ドーズ量ベース注入ステップの後に、上述の条件を用いて第２イオン注入を行うことが好ましい。

上記のタイプの注入条件は例示的なものであり、決して本発明の範囲を制限するものではないことが、再び強調される。代わりに、本発明は、一般に、従来のＳＩＭＯＸプロセスにおいて用いられる従来のイオン注入の全てを企図し得る。

上述のように、積層体１０の上部Ｓｉ含有層１２内にイオン・リッチ注入領域が形成される、本発明の好ましい実施形態において、低ドーズ量酸素イオン注入ステップが、ベースイオン注入ステップ及び第２のイオン注入ステップを用いて行われる。

ベースイオン注入に続いて第２のイオン注入ステップを用いることにより、最適なベース酸素注入ステップによって生成される損傷領域２０より浅いアモルファス領域１８を有するイオン・リッチ注入領域１６を含む、図１（Ｂ）に示されるような構造体が形成される。

低ドーズ量の方法は、例えば、熱酸化物などの高品質の熱絶縁領域をもたらすので、低ドーズ量の方法が、高ドーズ量注入の方法に比べて好ましいことを留意されたい。最適な条件が用いられる場合、拡散バリアは、６ＭＶ／ｃｍ又はそれより大きい、最小絶縁破壊（ブレイクダウン）電界をもつ埋込み酸化物である。

イオンを積層体１０に注入した後、次いで、イオン・リッチ注入領域を含む積層体１０に、注入イオンの析出と、後に埋込み絶縁領域の形成とをもたらす加熱ステップが行われる。図１（Ｃ）は、加熱ステップを行った後に形成される、ハイブリッドＳＯＩ基板材料を示す。この図において、参照番号２２は、埋込み絶縁領域を示す。加熱ステップの間、一般に、上部Ｓｉ含有層１２の上に表面酸化物層（図示せず）が形成されることに留意されたい。この表面酸化物層は、一般に、必ずしもとは限らないが、Ｓｉ含有材料と比べて酸化物の除去のために高い選択性を有する、ＨＦのような化学エッチャント（エッチング液）が用いられる従来の湿式エッチング・プロセスを用いて、加熱ステップの後に構造体から除去される。本発明の加熱ステップ後に形成される表面酸化物層は、１０ｎｍから１４００ｎｍまでの範囲に及ぶことができる可変の厚さを有し、１００ｎｍからから９００ｎｍまでの厚さがより好ましい。

形成された埋込み絶縁領域２２は、イオン・リッチ注入領域内のイオン濃度、及び加熱ステップの間に用いられる条件によって決まる可変の厚さも有する。典型的には、埋込み絶縁領域２２は、４００ｎｍ又はそれより薄い範囲に及ぶ厚さを有し、５０ｎｍから２００ｎｍまでの厚さがより典型的である。

具体的には、本発明の加熱ステップは、一般に、９００℃から１３５０℃までの高温で行われるアニール・ステップであり、１２００℃から１３３５℃までの温度がより典型的である。さらに、本発明の加熱ステップは、Ｏ_２、ＮＯ、Ｎ_２Ｏ、オゾン、空気、又は他の同様の酸素含有ガスのような、少なくとも１つの酸素含有ガスを含む、酸化雰囲気中で行われる。酸素含有ガスは、（Ｏ_２とＮＯの混合物のように）互いに混合することができ、又は、ガスを、Ｈｅ、Ａｒ、Ｎ_２、Ｘｅ、Ｋｒ、又はＮｅのような不活性ガスを用いて希釈することができる。幾つかの実施形態においては、酸素含有雰囲気及び随意的な不活性ガスと併せて、トリクロロエタン（ＴＣＡ）のような塩素含有雰囲気を用いることができる。ＴＣＡが使用されるとき、一般に、ＴＣＡは、０．０００１％から０．０５％までの量で存在する。加熱された積層体１０の最終冷却において、不活性ガスを単独で用いることもできる。

加熱ステップは、典型的には、１０分から６０００分までの範囲に及ぶ可変の時間にわたって行うことができ、６０分から３０００分までの時間がより典型的である。加熱ステップは、単一の目標温度で行うことができ、又は、様々なランプアップ速度及び様々なソーク回数を用いるソーク・サイクルを用いることができる。

図６は、本発明において用いることができる１つの可能な熱アニール・サイクルを示す概略図である。示される熱アニール・サイクルは、Ａ）５％酸素（Ａｒ希釈）中での５℃／分での６００℃から１０００℃までの最初の第１のランプアップに続く、５％酸素（Ａｒと１．４５×１０^−４％のＴＣＡ希釈）中での５℃／分での１０００℃から１１５０℃までの最初の第２のランプアップ、Ｂ）５％酸素（Ａｒと１．４５×１０^−４％ＴＣＡ希釈）中での０．１℃／分での１１５０℃から１３００℃までのランプアップ、Ｃ）５０％酸素（Ａｒ希釈）中での５〜１０時間にわたっての１３２０℃でのソーク(soak)、Ｄ）４％酸素（Ａｒと１．４５×１０^−４％ＴＣＡ希釈）中での０〜５時間にわたっての１３２０℃でのソーク、Ｅ）ステップ（Ｄ）と同じ雰囲気中での１３２０℃から１１５０℃への冷却、及びＦ）Ｎ_２中での１１５０℃から６００℃への冷却、を含む。

上記の説明は、埋込み絶縁領域２２が連続的なものであり、かつ、積層体１０の上部Ｓｉ含有層１２内に形成される、本発明の一実施形態を示す。図１（Ｃ）に示されるように、下部Ｓｉ含有層１４の一部は、埋込み絶縁領域２２の表面の下方に配置される。

図２（Ａ）及び図２（Ｂ）は、積層体１０の下部Ｓｉ含有層１４内に連続的な埋込み絶縁領域２２が形成された、第２の実施形態を示す。本発明のこの実施形態は、最初に、図１（Ａ）に示される積層体１０を準備することで開始する。上述の実施形態とは異なり、イオン・リッチ注入領域１６（随意的なアモルファス領域１８及び損傷領域２０を含む）の大部分が、下部Ｓｉ含有層１４内に形成されるように、注入条件が変えられる。例えば、図２（Ａ）を参照されたい。

当業者には公知のＳＩＭＯＸプロセス及び条件、並びに参考文献に述べられた種々のＳＩＭＯＸプロセス及び条件を用いて、イオンが積層体１０内に注入される。本発明においては、種々の注入条件を用いることができるが、下記は、主として下部Ｓｉ含有層１４内に注入されたイオン・リッチ領域を形成するための一般的な注入条件を提供する。

Ｉ．高ドーズ量イオン注入：
ここに用いられる「高ドーズ量」という用語は、４×１０^１７ｃｍ^−２又はそれより大きいイオンドーズ量を意味し、４×１０^１７ｃｍ^−２から２×１０^１８ｃｍ^−２までのイオンドーズ量がより好ましい。高イオンドーズ量を用いることに加えて、この注入は、一般に、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度及び４０ｋｅＶから２４０ｋｅＶまでのエネルギーで作動するイオン注入装置において行われる。

ベースイオン注入と呼ぶことができるこの注入は、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度で、２００℃から８００℃までの温度で行われる。より好ましくは、ベースイオン注入は、５ｍＡ／ｃｍ^２から１０ｍＡ／ｃｍ^２までのビーム電流密度で、２００℃から６００℃までの温度で行うことができる。

所望であれば、ベースイオン注入ステップに続いて、１×１０^１４ｃｍ^−２から１×１０^１６ｃｍ^−２までのイオンドーズ量を用いて、第２の酸素注入を行うことができ、１×１０^１５ｃｍ^−２から４×１０^１５ｃｍ^−２までのイオンドーズ量が最も好ましい。第２のイオン注入は、６０ｋｅＶ又はそれより大きいエネルギーで行われる。

この第２の注入は、０．０５ｍＡ／ｃｍ^２から１０ｍＡ／ｃｍ^２までのビーム電流密度を用いて、４Ｋからから２００℃までの温度で行われる。第２のイオン注入は、０．５ｍＡ／ｃｍ^２から５．０ｍＡ／ｃｍ^２までのビーム電流密度を用いて、２５℃からから１００℃までの温度で行うことがより好ましい。

第２のイオン注入が、ベースイオン注入ステップによって生じた損傷領域より浅いアモルファス領域を形成することに留意されたい。本発明の次の加熱ステップの間、アモルファス領域及び損傷領域は、埋込み絶縁領域の一部になる。

ＩＩ．低ドーズ量イオン注入：
本発明のこの実施形態においてここに用いられる「低ドーズ量」という用語は、４×１０^１７ｃｍ^−２又はそれより小さいイオンドーズ量を意味し、１×１０^１６ｃｍ^−２から３．９×１０^１７ｃｍ^−２までのイオンドーズ量がより好ましい。この低ドーズ量注入は、４０ｋｅＶから２４０ｋｅＶまでのエネルギーで行われる。

ベースイオン注入と呼ぶことができるこの注入は、１００℃から８００℃までの温度で行われる。より好ましくは、ベースイオン注入は、０．０５ｍＡ／ｃｍ^２から５００ｍＡ／ｃｍ^２までのビーム電流密度を用いて、２００℃から６５０℃までの温度で行うことができる。

この低ドーズ量ベース注入ステップの後に、上述の条件を用いて第２イオン注入を行うことが好ましい。

上記のタイプの注入条件は例示的なものであり、決して本発明の範囲を制限するものではないことが、再び強調される。代わりに、本発明は、一般に、従来のＳＩＭＯＸプロセスにおいて用いられる従来のイオン注入の全てを企図し得る。本発明の好ましい実施形態においては、ベースイオン注入ステップ及び第２のイオン注入ステップを含む、低ドーズ量酸素イオン注入ステップが用いられる。図２（Ｂ）は、上部Ｓｉ含有層１２、埋込み絶縁層２２及び第２のＳｉ含有層１４を含む、ハイブリッドＳＯＩ基板材料を示す。示されるように、下部Ｓｉ含有層１４の一部は、埋込み絶縁領域２２の表面の上方に配置される。

図３（Ａ）及び図３（Ｂ）は、非連続的な（すなわち、パターン形成された）埋込み絶縁領域２２が形成された、別の実施形態を示す。図３（Ａ）に示されるようなマスク５０を用いて、図に示される構造体が形成される。マスク５０は、上部Ｓｉ含有層１２の表面上に存在するが、最終的なハイブリッドＳＯＩ基板に影響を及ぼすことなく、このマスクを表面から幾らかの距離だけ移動させることができる。この場合、埋込み絶縁領域２２は、非連続的なものであり、上部Ｓｉ含有層１２と下部Ｓｉ含有層１４との間に位置する界面１３を貫通して存在する。非連続的な埋込み絶縁領域２２が示されているが、ブランケット・イオン注入ステップを用いることによって、界面において、連続的な埋込み絶縁領域２２を形成することもできる。

図４（Ａ）及び図４（Ｂ）は、非連続的な埋込み絶縁領域２２が下部Ｓｉ含有層１４内に形成された実施形態を示し、図５（Ａ）及び図５（Ｂ）は、非連続的な埋込み絶縁領域２２が、上部Ｓｉ含有層１２内に形成された実施形態を示す。

図示されていないが、上記の技術を用いて、積層体内に多数の埋込み絶縁領域（連続的なもの、非連続的なもの、又はこれらの混合）を形成することができる。例えば、下部Ｓｉ含有層１４内に連続的な埋込み絶縁領域を形成し、次に、上部Ｓｉ含有層１２内に非連続的な埋込み絶縁領域を形成することができる。同様に、上記の技術を用いて、積層体１０とは異なる場所に、異なる深さ及び異なる幅で、非連続的な埋込み絶縁領域を形成することができる。

上述した実施形態のいずれにおいても、上部Ｓｉ含有層の上に、Ｓｉ又はＳｉＧｅのような歪み半導体層を形成することが可能である。歪み半導体層は、化学気相成長又はエピキタシのような従来の堆積プロセスを用いて形成される。歪み半導体層は、例えば、Ｓｉ^２８のような純粋な同位体から成ることができる。

本発明は、本発明の好ましい実施形態に関して具体的に示され、説明されたが、当業者には、本発明の精神及び範囲から逸脱することなく、形態又は詳細に関して前述の及び他の変更を行うことができることが理解されるであろう。したがって、本発明は、説明され、図示された厳密な形態及び詳細に限定されるのではなく、特許請求の範囲内にあることが意図されている。

埋込み絶縁領域が連続的なものであり、かつ、上部Ｓｉ含有層内に存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図による）図である。 埋込み絶縁領域が連続的なものであり、かつ、下部Ｓｉ含有層内に存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図をよる）図である。 埋込み絶縁領域が非連続的なものであり、かつ、上部Ｓｉ含有層と下部Ｓｉ含有層との間の界面を貫通して存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図をよる）図である。 埋込み絶縁領域が非連続的なものであり、かつ、下部Ｓｉ含有層内に存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図をよる）図である。 埋込み絶縁領域が非連続的なものであり、かつ、上部Ｓｉ含有層内に存在する、ハイブリッドＳＯＩ基板を製造するための、本発明の一実施形態の種々の処理ステップを示す（断面図をよる）図である。 本発明に用いることができる１つの可能な熱アニール・サイクルを示す概略図である。

Claims (42)

1. ハイブリッドＳＯＩ基板材料を形成する方法であって、
   第１の結晶配向の上部Ｓｉ含有層及び第２の結晶配向の下部Ｓｉ含有層を含む積層体を準備するステップであって、前記第１の結晶配向は前記第２の結晶配向とは異なる、ステップと、
   前記積層体内にイオンを注入し、内部にイオン・リッチ注入領域を形成するステップと、
   前記イオン・リッチ注入領域内のイオンが前記積層体内への埋込み絶縁領域の形成を促進する温度まで、該積層体を加熱するステップと
   を含む方法。
2. 前記積層体を準備する前記ステップは、少なくとも前記上部Ｓｉ含有層を含む第１のウェハと、少なくとも前記下部Ｓｉ含有層を含む第２のウェハとを選択し、接合するステップを含む、請求項１に記載の方法。
3. 前記接合するステップは、前記第１及び第２のウェハを互いに緊密に接触させ、随意的に外力を加え、１５℃から４０℃、最大で４００℃までの温度でアニールするステップを含む、請求項２に記載の方法。
4. 前記アニールするステップの後、接合強化アニール・プロセスをさらに含む、請求項３に記載の方法。
5. 前記接合するステップの後、前記上部Ｓｉ含有層を薄層化するステップをさらに含む、請求項２に記載の方法。
6. 前記薄層化するステップは、接合するステップの前に前記上部Ｓｉ含有層内にイオンを注入し、接合するステップの後に分離アニール・ステップを行うこと、研削、研磨、エッチング、気体反応又は注入、及び平坦化のうちの少なくとも１つを含む、請求項５に記載の方法。
7. 前記第１及び第２の結晶配向は、（１１０）、（１１１）、（１００）、（４２２）、（３１１）、（５２１）及びＳｉ含有材料の任意の他の長軸又は短軸から選択される、請求項１に記載の方法。
8. 前記注入するステップは、ブランケット・イオン注入プロセスを含む、請求項１に記載の方法。
9. 前記注入するステップは、マスクされたイオン注入プロセスを含む、請求項１に記載の方法。
10. 前記注入するステップは、酸素イオン、窒素イオン、ＮＯイオン、不活性ガス、又はこれらの混合物の１つを含む、請求項１に記載の方法。
11. 前記注入するステップは、酸素イオンを含む、請求項１０に記載の方法。
12. 前記イオン・リッチ注入領域は、１×１０^２２原子／ｃｍ^−３又はそれより高い濃度を有する、請求項１に記載の方法。
13. 前記イオン・リッチ注入領域は、損傷領域と、随意的なより浅いアモルファス領域とを含む、請求項１に記載の方法。
14. 前記注入するステップは、前記イオン・リッチ注入領域が主として前記上部Ｓｉ含有層内に配置されるように行われる、請求項１に記載の方法。
15. 前記注入するステップは、ベースイオン注入ステップ及び第２のイオン注入ステップを含み、前記第２のイオン注入は、前記ベースイオン注入ステップより低い温度で行われる、請求項１４に記載の方法。
16. 前記注入するステップは、前記イオン・リッチ注入領域が主として前記下部Ｓｉ含有層内に配置されるように行われる、請求項１に記載の方法。
17. 前記注入するステップは、ベースイオン注入ステップ及び第２のイオン注入ステップを含み、前記第２のイオン注入は、前記ベースイオン注入ステップより低い温度で行われる、請求項１６に記載の方法。
18. 前記注入するステップは、前記イオン・リッチ注入領域が、前記上部Ｓｉ含有層と前記下部Ｓｉ含有層との間の界面を貫通して配置されるように行われる、請求項１に記載の方法。
19. 前記注入するステップは、ベースイオン注入ステップ及び第２のイオン注入ステップを含み、前記第２のイオン注入は、前記ベースイオン注入ステップより低い温度で行われる、請求項１８に記載の方法。
20. 前記注入するステップは、ベースイオン注入ステップ及び低ドーズ量注入ステップを含み、前記低ドーズ量注入ステップは、４×１０^１７原子／ｃｍ^２又はそれより少ないイオンドーズ量を用いて行われる、請求項１に記載の方法。
21. 前記加熱するステップは、酸素含有雰囲気中で、９００℃から１３５０℃までの温度で行われるアニール・プロセスである、請求項１に記載の方法。
22. 前記酸素含有雰囲気は、不活性ガス、塩素含有雰囲気、又はこれらの混合物をさらに含む、請求項２１に記載の方法。
23. 前記加熱するステップは、単一の目標温度で、又は種々のランプ・サイクル、ソーク・サイクル及び冷却サイクルを用いて行われる、請求項１に記載の方法。
24. 前記加熱するステップは、５％酸素とＡｒ中で５℃／分で６００℃から１０００℃まで第１のランプアップを行うステップと、５％酸素とＡｒと１．４５×１０^−４％トリクロロエタン（ＴＣＡ）中で５℃／分で１０００℃から１１５０℃まで第２のランプアップを行うステップと、５％酸素とＡｒと１．４５×１０^−４％ＴＣＡ中で０．１℃／分で１１５０℃から１３００℃まで第３のランプアップを行うステップと、５０％酸素とＡｒ中で５〜１０時間にわたって１３２０℃で第１のソークを行うステップと、４％酸素とＡｒと１．４５×１０^−４％ＴＣＡ中で０〜５時間にわたって１３２０℃で第２のソークを行うステップと、前記第２のソーク・ステップにおけるものと同じ雰囲気中で１３２０℃から１１５０℃まで第１の冷却を行うステップと、Ｎ_２中で１１５０℃から６００℃まで第２の冷却を行うステップとを含む、請求項１に記載の方法。
25. 前記埋込み絶縁領域は、連続的なものであるか又は非連続的なものである、請求項１に記載の方法。
26. 前記埋込み絶縁領域は、前記上部Ｓｉ含有層又は前記下部Ｓｉ含有層の少なくとも一方の中に、或いは該上部Ｓｉ含有層と該下部Ｓｉ含有層との間に位置する界面を貫通して配置される、請求項１に記載の方法。
27. 少なくとも前記上部Ｓｉ含有層は、同位体的に純粋である、請求項１に記載の方法。
28. 前記上部Ｓｉ含有層の上に歪み半導体を形成するステップをさらに含む、請求項１に記載の方法。
29. 第１の結晶配向の上部Ｓｉ含有層及び第２の結晶配向の下部Ｓｉ含有層を含む積層体であって、前記第１の結晶配向は前記第２の結晶配向とは異なる、積層体と、
    前記上部Ｓｉ含有層又は前記下部Ｓｉ含有層の少なくとも一方の中に、或いは該上部Ｓｉ含有層と該下部Ｓｉ含有層との間に位置する界面を貫通して配置された埋込み絶縁領域と
    を備えるハイブリッドＳＯＩ基板材料。
30. 前記下部Ｓｉ含有層及び前記上部Ｓｉ含有層は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、予め形成されたＳＯＩ、予め形成されたＳｉＧｅオン・インシュレータ及び層状構造体から成る群から選択される、同じ又は異なるシリコン含有半導体材料を含む、請求項２９に記載のハイブリッドＳＯＩ基板材料。
31. 前記上部Ｓｉ含有層及び前記下部Ｓｉ含有層の両方ともＳｉから成る、請求項２９に記載のハイブリッドＳＯＩ基板材料。
32. 前記第１及び第２の結晶配向は、（１００）、（１１１）、（１００）、（４２２）、（３１１）（５２１）、又はＳｉ含有材料の任意の他の長軸又は短軸を含む、請求項２９に記載のハイブリッドＳＯＩ基板材料。
33. 前記埋込み絶縁領域は、連続的なものであるか又は非連続的なものである、請求項２９に記載のハイブリッドＳＯＩ基板材料。
34. 前記埋込み絶縁領域は、埋込み酸化物を含む、請求項２９に記載のハイブリッドＳＯＩ基板材料。
35. 前記埋込み酸化物は、熱酸化物である、請求項３４に記載のハイブリッドＳＯＩ基板材料。
36. 前記埋込み絶縁領域は、前記上部Ｓｉ含有層内に存在する、請求項２９に記載のハイブリッドＳＯＩ基板材料。
37. 前記埋込み絶縁領域は、前記下部Ｓｉ含有層内に存在する、請求項２９に記載のハイブリッドＳＯＩ基板材料。
38. 前記埋込み絶縁領域は、前記界面を貫通して存在する、請求項２９に記載のハイブリッドＳＯＩ基板材料。
39. 前記上部Ｓｉ含有層の一部は、前記埋込み絶縁領域の下方に配置される、請求項３６に記載のハイブリッドＳＯＩ基板材料。
40. 前記下部Ｓｉ含有層の一部は、前記埋込み絶縁領域の上方に配置される、請求項３７に記載のハイブリッドＳＯＩ基板材料。
41. 少なくとも前記上部Ｓｉ含有層は、同位体的に純粋である、請求項２９に記載のハイブリッドＳＯＩ基板材料。
42. 前記上部Ｓｉ含有層の表面上に配置された歪み半導体層をさらに備える、請求項２９に記載のハイブリッドＳＯＩ基板材料。

Images