JPH05226620A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH05226620A JPH05226620A JP3047292A JP3047292A JPH05226620A JP H05226620 A JPH05226620 A JP H05226620A JP 3047292 A JP3047292 A JP 3047292A JP 3047292 A JP3047292 A JP 3047292A JP H05226620 A JPH05226620 A JP H05226620A
- Authority
- JP
- Japan
- Prior art keywords
- strength
- substrate
- barrier layer
- oxide film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】本発明は、熱プロセス時において、ＳＯＩ基板
の反りを低減すると共に不純物を高濃度にドーピングし
た支持基板からＳＯＩ層への不純物の混入を防止するこ
とができる半導体基板及びその製造方法を提供すること
を目的とする。 【構成】高強度Ｓｉ支持基板１０には、濃度３×１０19
ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅがドーピング
されている。そしてこの高強度Ｓｉ支持基板１０の裏面
及び側面には、高強度Ｓｉ支持基板１０からの不純物
Ｂ、Ｇｅの外方拡散を防止するためのバリア層として、
厚さ０．３μｍの熱酸化膜１２が形成されている。ま
た、高強度Ｓｉ支持基板１０の表面には、絶縁膜として
の熱酸化膜１４を介して、所定の厚さのＳＯＩ層１６が
形成されている。
の反りを低減すると共に不純物を高濃度にドーピングし
た支持基板からＳＯＩ層への不純物の混入を防止するこ
とができる半導体基板及びその製造方法を提供すること
を目的とする。 【構成】高強度Ｓｉ支持基板１０には、濃度３×１０19
ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅがドーピング
されている。そしてこの高強度Ｓｉ支持基板１０の裏面
及び側面には、高強度Ｓｉ支持基板１０からの不純物
Ｂ、Ｇｅの外方拡散を防止するためのバリア層として、
厚さ０．３μｍの熱酸化膜１２が形成されている。ま
た、高強度Ｓｉ支持基板１０の表面には、絶縁膜として
の熱酸化膜１４を介して、所定の厚さのＳＯＩ層１６が
形成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板及びその製造
方法に係り、特に張り合わせＳＯＩ（Silicon On Insul
ator）基板及びその製造方法に関する。近年、張り合わ
せＳＯＩ基板は、その高速性や耐環境性からメモリ素
子、ロジック素子、ＣＣＤ等、いろいろな用途が考えら
れていて、次世代材料として期待されている。ところが
最先端の微細素子を作るためには、数百工程ものプロセ
スを通らなくてはならないため、熱履歴から生じるＳＯ
Ｉ基板の反り（bow ）が素子特性や製造歩留りに重大な
影響を及ぼしていた。
方法に係り、特に張り合わせＳＯＩ（Silicon On Insul
ator）基板及びその製造方法に関する。近年、張り合わ
せＳＯＩ基板は、その高速性や耐環境性からメモリ素
子、ロジック素子、ＣＣＤ等、いろいろな用途が考えら
れていて、次世代材料として期待されている。ところが
最先端の微細素子を作るためには、数百工程ものプロセ
スを通らなくてはならないため、熱履歴から生じるＳＯ
Ｉ基板の反り（bow ）が素子特性や製造歩留りに重大な
影響を及ぼしていた。
【０００２】そして最近、このＳＯＩ基板の反りの問題
を解決すべく画期的な方法が考案された。それは、Ｓｉ
（シリコン）の結晶成長時にＢ（硼素）やＧｅ（ゲルマ
ニウム）等を高濃度にドーピングすることにより、Ｓｉ
ウェハの結晶強度を高め、この高強度Ｓｉウェハを支持
基板としてＳＯＩ基板を作る方法であり、この方法によ
って得られたＳＯＩ基板は、熱処理時の反りが飛躍的に
低減されることが明らかになった（Tetsuo Fukuda and
Akira Ohsawa, Mechanical strength of silicon cryst
als with oxygen and boron impurities",Appl.Phys.Le
tt.vol.58,No.23,2634(1991)参照）。
を解決すべく画期的な方法が考案された。それは、Ｓｉ
（シリコン）の結晶成長時にＢ（硼素）やＧｅ（ゲルマ
ニウム）等を高濃度にドーピングすることにより、Ｓｉ
ウェハの結晶強度を高め、この高強度Ｓｉウェハを支持
基板としてＳＯＩ基板を作る方法であり、この方法によ
って得られたＳＯＩ基板は、熱処理時の反りが飛躍的に
低減されることが明らかになった（Tetsuo Fukuda and
Akira Ohsawa, Mechanical strength of silicon cryst
als with oxygen and boron impurities",Appl.Phys.Le
tt.vol.58,No.23,2634(1991)参照）。
【０００３】
【従来の技術】上記の高強度張り合わせＳＯＩ基板は、
次のようにして作製していた。まず、結晶の強度を高め
るため、（１）Ｂを１×１０19ｃｍ-3以上、Ｇｅを３×
１０19ｃｍ-3以上ドーピングしたＳｉウェハ、（２）Ｂ
のみを３×１０19ｃｍ-3以上ドーピングしたＳｉウェ
ハ、（３）Ｇｅのみを３×１０20ｃｍ-3以上ドーピング
したＳｉウェハのいずれかのＳｉウェハを酸化して、全
面に厚さ０．５μｍの熱酸化膜を形成する。
次のようにして作製していた。まず、結晶の強度を高め
るため、（１）Ｂを１×１０19ｃｍ-3以上、Ｇｅを３×
１０19ｃｍ-3以上ドーピングしたＳｉウェハ、（２）Ｂ
のみを３×１０19ｃｍ-3以上ドーピングしたＳｉウェ
ハ、（３）Ｇｅのみを３×１０20ｃｍ-3以上ドーピング
したＳｉウェハのいずれかのＳｉウェハを酸化して、全
面に厚さ０．５μｍの熱酸化膜を形成する。
【０００４】次いで、この支持基板としての高強度Ｓｉ
ウェハと、ＳＯＩ層を形成するＳｉウェハとを、減圧下
８００℃で鏡面同士張り合わせ、３００Ｖの電圧を印加
する。更に、接着強度を高めるためにＮ2 （窒素）雰囲
気で１１００℃、３０分のアニールをする。最後に、Ｓ
ｉウェハ表面を研磨し、所定の厚さまで薄くして、ＳＯ
Ｉ層を形成する。こうして、熱処理時の反りを飛躍的に
低減することができる高強度張り合わせＳＯＩ基板を作
製する。
ウェハと、ＳＯＩ層を形成するＳｉウェハとを、減圧下
８００℃で鏡面同士張り合わせ、３００Ｖの電圧を印加
する。更に、接着強度を高めるためにＮ2 （窒素）雰囲
気で１１００℃、３０分のアニールをする。最後に、Ｓ
ｉウェハ表面を研磨し、所定の厚さまで薄くして、ＳＯ
Ｉ層を形成する。こうして、熱処理時の反りを飛躍的に
低減することができる高強度張り合わせＳＯＩ基板を作
製する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の高強度張り合わせＳＯＩ基板においては、その高強
度の支持基板が本質的に高濃度不純物を含むため、そし
て現実のデバイスプロセスでは高温処理を経なければな
らないため、その熱プロセスで不純物が支持基板側から
外方拡散してＳＯＩ層に混入し、素子の微妙な不純物制
御が困難となるという問題があった。
来の高強度張り合わせＳＯＩ基板においては、その高強
度の支持基板が本質的に高濃度不純物を含むため、そし
て現実のデバイスプロセスでは高温処理を経なければな
らないため、その熱プロセスで不純物が支持基板側から
外方拡散してＳＯＩ層に混入し、素子の微妙な不純物制
御が困難となるという問題があった。
【０００６】そこで本発明は、熱プロセス時において、
ＳＯＩ基板の反りを低減すると共に、不純物を高濃度に
ドーピングした支持基板からＳＯＩ層への不純物の混入
を防止することができる半導体基板及びその製造方法を
提供することを目的とする。
ＳＯＩ基板の反りを低減すると共に、不純物を高濃度に
ドーピングした支持基板からＳＯＩ層への不純物の混入
を防止することができる半導体基板及びその製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題は、所定の不純
物を高濃度にドーピングした高強度シリコン支持基板
と、前記高強度シリコン支持基板の少なくとも裏面に設
けられ、前記高強度シリコン支持基板からの不純物の外
方拡散を防止するバリア層と、前記高強度シリコン支持
基板の表面に、絶縁膜を介して設けられたシリコン層と
を有することを特徴とする半導体基板によって達成され
る。
物を高濃度にドーピングした高強度シリコン支持基板
と、前記高強度シリコン支持基板の少なくとも裏面に設
けられ、前記高強度シリコン支持基板からの不純物の外
方拡散を防止するバリア層と、前記高強度シリコン支持
基板の表面に、絶縁膜を介して設けられたシリコン層と
を有することを特徴とする半導体基板によって達成され
る。
【０００８】また、上記の半導体基板において、前記バ
リア層が、前記高強度シリコン支持基板の裏面及び側面
に形成された絶縁層であることを特徴とする半導体基板
によって達成される。また、上記の半導体基板におい
て、前記バリア層が、前記高強度シリコン支持基板の裏
面及び側面に形成されたポリシリコン層であることを特
徴とする半導体基板によって達成される。
リア層が、前記高強度シリコン支持基板の裏面及び側面
に形成された絶縁層であることを特徴とする半導体基板
によって達成される。また、上記の半導体基板におい
て、前記バリア層が、前記高強度シリコン支持基板の裏
面及び側面に形成されたポリシリコン層であることを特
徴とする半導体基板によって達成される。
【０００９】また、上記の半導体基板において、前記バ
リア層が、前記高強度シリコン支持基板の裏面に張り合
わされたシリコン基板であることを特徴とする半導体基
板によって達成される。更に、上記課題は、所定の不純
物を高濃度にドーピングした高強度シリコン支持基板の
少なくとも裏面に、前記高強度シリコン支持基板からの
不純物の外方拡散を防止するバリア層を形成する工程
と、前記高強度シリコン支持基板の表面に、絶縁膜を介
して、シリコン基板を張り合わせる工程と、前記シリコ
ン基板の表面を研磨して、所定の厚さのシリコン層を形
成する工程とを有することを特徴とする半導体基板の製
造方法によって達成される。
リア層が、前記高強度シリコン支持基板の裏面に張り合
わされたシリコン基板であることを特徴とする半導体基
板によって達成される。更に、上記課題は、所定の不純
物を高濃度にドーピングした高強度シリコン支持基板の
少なくとも裏面に、前記高強度シリコン支持基板からの
不純物の外方拡散を防止するバリア層を形成する工程
と、前記高強度シリコン支持基板の表面に、絶縁膜を介
して、シリコン基板を張り合わせる工程と、前記シリコ
ン基板の表面を研磨して、所定の厚さのシリコン層を形
成する工程とを有することを特徴とする半導体基板の製
造方法によって達成される。
【００１０】また、上記の半導体基板の製造方法におい
て、前記バリア層を形成する工程が、前記高強度シリコ
ン支持基板の裏面及び側面に、バリア層としての絶縁層
を形成する工程であることを特徴とする半導体基板の製
造方法によって達成される。また、上記の半導体基板の
製造方法において、前記バリア層を形成する工程が、前
記高強度シリコン支持基板の裏面及び側面に、バリア層
としてのポリシリコン層を形成する工程であることを特
徴とする半導体基板の製造方法によって達成される。
て、前記バリア層を形成する工程が、前記高強度シリコ
ン支持基板の裏面及び側面に、バリア層としての絶縁層
を形成する工程であることを特徴とする半導体基板の製
造方法によって達成される。また、上記の半導体基板の
製造方法において、前記バリア層を形成する工程が、前
記高強度シリコン支持基板の裏面及び側面に、バリア層
としてのポリシリコン層を形成する工程であることを特
徴とする半導体基板の製造方法によって達成される。
【００１１】また、上記の半導体基板の製造方法におい
て、前記バリア層を形成する工程が、前記高強度シリコ
ン支持基板の裏面に、バリア層としてのシリコン基板を
張り合わせる工程であることを特徴とする半導体基板の
製造方法によって達成される。
て、前記バリア層を形成する工程が、前記高強度シリコ
ン支持基板の裏面に、バリア層としてのシリコン基板を
張り合わせる工程であることを特徴とする半導体基板の
製造方法によって達成される。
【００１２】
【作用】本発明では、所定の不純物を高濃度にドーピン
グした高強度シリコン支持基板の少なくとも裏面にバリ
ア層が設けられていることにより、その後の熱プロセス
時において、高強度シリコン支持基板からの不純物の外
方拡散を抑制することができるため、シリコン層への不
純物の混入を防止することができ、素子の微妙な不純物
制御を可能とする。
グした高強度シリコン支持基板の少なくとも裏面にバリ
ア層が設けられていることにより、その後の熱プロセス
時において、高強度シリコン支持基板からの不純物の外
方拡散を抑制することができるため、シリコン層への不
純物の混入を防止することができ、素子の微妙な不純物
制御を可能とする。
【００１３】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の第１の実施例による高
強度ＳＯＩ基板を示す断面図である。高強度Ｓｉ支持基
板１０には、濃度３×１０19ｃｍ-3のＢと濃度１×１０
20ｃｍ-3のＧｅがドーピングされている。そしてこの高
強度Ｓｉ支持基板１０の裏面及び側面には、高強度Ｓｉ
支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を防止す
るためのバリア層として、厚さ０．３μｍの熱酸化膜１
２が形成されている。また、高強度Ｓｉ支持基板１０の
表面には、絶縁膜としての熱酸化膜１４を介して、所定
の厚さのＳＯＩ層１６が形成されている。
体的に説明する。図１は本発明の第１の実施例による高
強度ＳＯＩ基板を示す断面図である。高強度Ｓｉ支持基
板１０には、濃度３×１０19ｃｍ-3のＢと濃度１×１０
20ｃｍ-3のＧｅがドーピングされている。そしてこの高
強度Ｓｉ支持基板１０の裏面及び側面には、高強度Ｓｉ
支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を防止す
るためのバリア層として、厚さ０．３μｍの熱酸化膜１
２が形成されている。また、高強度Ｓｉ支持基板１０の
表面には、絶縁膜としての熱酸化膜１４を介して、所定
の厚さのＳＯＩ層１６が形成されている。
【００１４】次に、図１に示す高強度ＳＯＩ基板の第１
の製造方法を、図２の工程図を用いて説明する。高強度
Ｓｉ支持基板１０には、濃度３×１０19ｃｍ-3のＢと濃
度１×１０20ｃｍ-3のＧｅがドーピングされている（図
２（ａ）参照）。そしてこの高強度Ｓｉ支持基板１０
を、温度１０００℃のウエット（wet ）酸素雰囲気中で
加熱して、その表面、裏面及び側面に厚さ０．３μｍの
熱酸化膜１２を形成し、高強度Ｓｉ支持基板１０からの
不純物Ｂ、Ｇｅの外方拡散を防止するためのバリア層と
する（図２（ｂ）参照）。
の製造方法を、図２の工程図を用いて説明する。高強度
Ｓｉ支持基板１０には、濃度３×１０19ｃｍ-3のＢと濃
度１×１０20ｃｍ-3のＧｅがドーピングされている（図
２（ａ）参照）。そしてこの高強度Ｓｉ支持基板１０
を、温度１０００℃のウエット（wet ）酸素雰囲気中で
加熱して、その表面、裏面及び側面に厚さ０．３μｍの
熱酸化膜１２を形成し、高強度Ｓｉ支持基板１０からの
不純物Ｂ、Ｇｅの外方拡散を防止するためのバリア層と
する（図２（ｂ）参照）。
【００１５】他方、ＳＯＩ層となるＳｉウェハ１８は、
ＣＺ（チョクラルスキー）法により単結晶引上げがなさ
れたもので、濃度１×１０15ｃｍ-3程度のＢがドーピン
グされた比抵抗１０Ωｃｍ、面指数（１００）のｐ型Ｓ
ｉウェハである（図２（ｃ）参照）。そしてこのＳｉウ
ェハ１８を、温度１１００℃のウエット酸素雰囲気中で
加熱して、その表面、裏面及び側面に厚さ０．５μｍの
熱酸化膜２０を形成する（図２（ｄ）参照）。
ＣＺ（チョクラルスキー）法により単結晶引上げがなさ
れたもので、濃度１×１０15ｃｍ-3程度のＢがドーピン
グされた比抵抗１０Ωｃｍ、面指数（１００）のｐ型Ｓ
ｉウェハである（図２（ｃ）参照）。そしてこのＳｉウ
ェハ１８を、温度１１００℃のウエット酸素雰囲気中で
加熱して、その表面、裏面及び側面に厚さ０．５μｍの
熱酸化膜２０を形成する（図２（ｄ）参照）。
【００１６】次いで、高強度Ｓｉ支持基板１０表面の熱
酸化膜１２とＳｉウェハ１８裏面の熱酸化膜２０とを張
り合わせ、温度８００℃に加熱してパルス電圧３００Ｖ
を加える。こうして、熱酸化膜１２及び熱酸化膜２０か
らなる厚さ０．８μｍの熱酸化膜１４を介して、高強度
Ｓｉ支持基板１０表面とＳｉウェハ１８裏面とを張り合
わせる（図２（ｅ）参照）。
酸化膜１２とＳｉウェハ１８裏面の熱酸化膜２０とを張
り合わせ、温度８００℃に加熱してパルス電圧３００Ｖ
を加える。こうして、熱酸化膜１２及び熱酸化膜２０か
らなる厚さ０．８μｍの熱酸化膜１４を介して、高強度
Ｓｉ支持基板１０表面とＳｉウェハ１８裏面とを張り合
わせる（図２（ｅ）参照）。
【００１７】次いで、Ｓｉウェハ１８表面をメカノケミ
カル研磨して薄膜化して、所定の厚さのＳＯＩ層１６を
形成する（図２（ｆ）参照）。こうして、裏面及び側面
にバリア層としての熱酸化膜１２が形成された高強度Ｓ
ｉ支持基板１０表面に、厚さ０．８μｍの熱酸化膜１４
を介して、ＳＯＩ層１６が形成されている図１の高強度
ＳＯＩ基板を作製する。
カル研磨して薄膜化して、所定の厚さのＳＯＩ層１６を
形成する（図２（ｆ）参照）。こうして、裏面及び側面
にバリア層としての熱酸化膜１２が形成された高強度Ｓ
ｉ支持基板１０表面に、厚さ０．８μｍの熱酸化膜１４
を介して、ＳＯＩ層１６が形成されている図１の高強度
ＳＯＩ基板を作製する。
【００１８】次に、上記第１の製造方法により作製した
図１の高強度ＳＯＩ基板について、デバイス作製上の熱
プロセスでの反り具合及び高強度Ｓｉ支持基板１０から
の外方拡散によるＳＯＩ層１６への不純物Ｇｅ、Ｂの混
入具合を調べた。この実験における熱プロセスは、ＣＭ
ＯＳの熱プロセスをシミュレートしたものであり、図３
に示すようなフローで、温度１０００℃、２ｈｒｓ（時
間）の熱処理を２回、温度１１５０℃、８ｈｒｓの熱処
理を１回、温度１０００℃、２ｈｒｓの熱処理を６回、
それぞれＮ2 雰囲気中で行った。
図１の高強度ＳＯＩ基板について、デバイス作製上の熱
プロセスでの反り具合及び高強度Ｓｉ支持基板１０から
の外方拡散によるＳＯＩ層１６への不純物Ｇｅ、Ｂの混
入具合を調べた。この実験における熱プロセスは、ＣＭ
ＯＳの熱プロセスをシミュレートしたものであり、図３
に示すようなフローで、温度１０００℃、２ｈｒｓ（時
間）の熱処理を２回、温度１１５０℃、８ｈｒｓの熱処
理を１回、温度１０００℃、２ｈｒｓの熱処理を６回、
それぞれＮ2 雰囲気中で行った。
【００１９】そしてＡＳＴＭ（American Society of Te
sting Materials ）の規格に従って、高強度ＳＯＩ基板
の反りを測定した。この結果を、図４のグラフに示す。
このグラフから明らかなように、不純物Ｂ、Ｇｅがドー
ピングされていない通常のＳｉ支持基板を用いた従来技
術によるＳＯＩ基板の反りが６０μｍ程度であるのに対
し、本実施例による不純物Ｂ、Ｇｅがドーピングされて
いる高強度Ｓｉ支持基板１０を用いた場合の図１の高強
度ＳＯＩ基板の反りは、２０μｍ程度と大幅に改善され
ている。
sting Materials ）の規格に従って、高強度ＳＯＩ基板
の反りを測定した。この結果を、図４のグラフに示す。
このグラフから明らかなように、不純物Ｂ、Ｇｅがドー
ピングされていない通常のＳｉ支持基板を用いた従来技
術によるＳＯＩ基板の反りが６０μｍ程度であるのに対
し、本実施例による不純物Ｂ、Ｇｅがドーピングされて
いる高強度Ｓｉ支持基板１０を用いた場合の図１の高強
度ＳＯＩ基板の反りは、２０μｍ程度と大幅に改善され
ている。
【００２０】また、ＳＩＭＳ（Secondary Ion Mass Spe
ctrometer ）を用いて、ＳＯＩ層１６中のＧｅ濃度及び
Ｂ濃度を測定した。この結果を、図５及び図６のグラフ
にそれぞれ示す。図５のグラフから明らかなように、Ｓ
ｉ支持基板に単に不純物Ｂ、Ｇｅがドーピングされてい
るだけの従来技術による高強度ＳＯＩ基板の場合のＳＯ
Ｉ層中のＧｅ濃度が１×１０16ｃｍ-3程度であるのに対
し、高強度Ｓｉ支持基板１０の裏面及び側面にバリア層
としての熱酸化膜１２が形成されている本実施例による
図１の高強度ＳＯＩ基板の場合のＳＯＩ層１６中のＧｅ
濃度は、初期ウェハの場合と同様に、検出限界以下（Ｄ
Ｌ）と極めて低い。
ctrometer ）を用いて、ＳＯＩ層１６中のＧｅ濃度及び
Ｂ濃度を測定した。この結果を、図５及び図６のグラフ
にそれぞれ示す。図５のグラフから明らかなように、Ｓ
ｉ支持基板に単に不純物Ｂ、Ｇｅがドーピングされてい
るだけの従来技術による高強度ＳＯＩ基板の場合のＳＯ
Ｉ層中のＧｅ濃度が１×１０16ｃｍ-3程度であるのに対
し、高強度Ｓｉ支持基板１０の裏面及び側面にバリア層
としての熱酸化膜１２が形成されている本実施例による
図１の高強度ＳＯＩ基板の場合のＳＯＩ層１６中のＧｅ
濃度は、初期ウェハの場合と同様に、検出限界以下（Ｄ
Ｌ）と極めて低い。
【００２１】更に、図６のグラフから明らかなように、
従来技術による高強度ＳＯＩ基板の場合のＳＯＩ層中の
Ｂ濃度が１×１０16ｃｍ-3程度であるのに対し、本実施
例による図１の高強度ＳＯＩ基板の場合のＳＯＩ層１６
中のＢ濃度は、１×１０15ｃｍ-3程度と初期ウェハの場
合と殆ど変わらない。このように第１の実施例によれ
ば、不純物Ｂ、Ｇｅが高濃度にドーピングされている高
強度Ｓｉ支持基板１０を用いているため、高強度ＳＯＩ
基板として、その後のデバイス作製上の熱プロセス時に
おける反りを低減することができる。
従来技術による高強度ＳＯＩ基板の場合のＳＯＩ層中の
Ｂ濃度が１×１０16ｃｍ-3程度であるのに対し、本実施
例による図１の高強度ＳＯＩ基板の場合のＳＯＩ層１６
中のＢ濃度は、１×１０15ｃｍ-3程度と初期ウェハの場
合と殆ど変わらない。このように第１の実施例によれ
ば、不純物Ｂ、Ｇｅが高濃度にドーピングされている高
強度Ｓｉ支持基板１０を用いているため、高強度ＳＯＩ
基板として、その後のデバイス作製上の熱プロセス時に
おける反りを低減することができる。
【００２２】また、高強度Ｓｉ支持基板１０の裏面及び
側面に熱酸化膜１２が形成されていることにより、その
後の熱プロセス時において、この熱酸化膜１２が高強度
Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散に対
するバリア層として機能し、ＳＯＩ層１６への不純物
Ｂ、Ｇｅの混入を防止することができるため、素子の微
妙な不純物制御を可能とする。
側面に熱酸化膜１２が形成されていることにより、その
後の熱プロセス時において、この熱酸化膜１２が高強度
Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散に対
するバリア層として機能し、ＳＯＩ層１６への不純物
Ｂ、Ｇｅの混入を防止することができるため、素子の微
妙な不純物制御を可能とする。
【００２３】従って、高強度ＳＯＩ基板を用いたプロセ
スの歩留りを向上させることができると共に、素子の特
性及び信頼性を向上させることができる。なお、上記第
１の実施例においては、図２の工程図に示す第１の製造
方法を用いて図１の高強度ＳＯＩ基板を作製したが、図
７の工程図に示す第２の製造方法を用いて作製してもよ
い。
スの歩留りを向上させることができると共に、素子の特
性及び信頼性を向上させることができる。なお、上記第
１の実施例においては、図２の工程図に示す第１の製造
方法を用いて図１の高強度ＳＯＩ基板を作製したが、図
７の工程図に示す第２の製造方法を用いて作製してもよ
い。
【００２４】即ち、図２（ａ）、（ｂ）と同様にして、
高強度Ｓｉ支持基板１０の表面、裏面及び側面にバリア
層としての熱酸化膜１２を形成する（図７（ａ）、
（ｂ）参照）。続いて、高強度Ｓｉ支持基板１０表面の
熱酸化膜１２のみを選択的に除去する（図７（ｃ）参
照）。また、図２（ｃ）、（ｄ）と同様にして、ＳＯＩ
層となるＳｉウェハ１８の表面、裏面及び側面に熱酸化
膜２０を形成する（図７（ｄ）、（ｅ）参照）。
高強度Ｓｉ支持基板１０の表面、裏面及び側面にバリア
層としての熱酸化膜１２を形成する（図７（ａ）、
（ｂ）参照）。続いて、高強度Ｓｉ支持基板１０表面の
熱酸化膜１２のみを選択的に除去する（図７（ｃ）参
照）。また、図２（ｃ）、（ｄ）と同様にして、ＳＯＩ
層となるＳｉウェハ１８の表面、裏面及び側面に熱酸化
膜２０を形成する（図７（ｄ）、（ｅ）参照）。
【００２５】次いで、熱酸化膜１２が除去された露出し
た高強度Ｓｉ支持基板１０表面と、熱酸化膜２０が形成
されたＳｉウェハ１８裏面とを張り合わせ、温度８００
℃に加熱してパルス電圧３００Ｖを加える（図７（ｆ）
参照）。なお、このとき、高強度Ｓｉ支持基板１０の表
面、裏面及び側面にバリア層としての熱酸化膜１２を形
成した後、露出させた高強度Ｓｉ支持基板１０表面と熱
酸化膜２０が形成されたＳｉウェハ１８裏面とを張り合
わせる代わりに、高強度Ｓｉ支持基板１０表面と熱酸化
膜２０が形成されたＳｉウェハ１８裏面とを張り合わせ
た後、露出している高強度Ｓｉ支持基板１０の裏面及び
側面にバリア層としての熱酸化膜１２を形成してもよ
い。
た高強度Ｓｉ支持基板１０表面と、熱酸化膜２０が形成
されたＳｉウェハ１８裏面とを張り合わせ、温度８００
℃に加熱してパルス電圧３００Ｖを加える（図７（ｆ）
参照）。なお、このとき、高強度Ｓｉ支持基板１０の表
面、裏面及び側面にバリア層としての熱酸化膜１２を形
成した後、露出させた高強度Ｓｉ支持基板１０表面と熱
酸化膜２０が形成されたＳｉウェハ１８裏面とを張り合
わせる代わりに、高強度Ｓｉ支持基板１０表面と熱酸化
膜２０が形成されたＳｉウェハ１８裏面とを張り合わせ
た後、露出している高強度Ｓｉ支持基板１０の裏面及び
側面にバリア層としての熱酸化膜１２を形成してもよ
い。
【００２６】次いで、Ｓｉウェハ１８表面をメカノケミ
カル研磨して薄膜化して、所定の厚さのＳＯＩ層１６を
形成する。こうして、裏面及び側面にバリア層としての
熱酸化膜１２が形成された高強度Ｓｉ支持基板１０表面
に、厚さ０．５μｍの熱酸化膜２０を介して、ＳＯＩ層
１６が形成されている高強度ＳＯＩ基板を作製する（図
７（ｇ）参照）。
カル研磨して薄膜化して、所定の厚さのＳＯＩ層１６を
形成する。こうして、裏面及び側面にバリア層としての
熱酸化膜１２が形成された高強度Ｓｉ支持基板１０表面
に、厚さ０．５μｍの熱酸化膜２０を介して、ＳＯＩ層
１６が形成されている高強度ＳＯＩ基板を作製する（図
７（ｇ）参照）。
【００２７】なお、この第２の製造方法を用いて作製し
た高強度ＳＯＩ基板は、第１の製造方法を用いて作製し
た図１の高強度ＳＯＩ基板と同一の構造をなしており、
高強度Ｓｉ支持基板１０とＳＯＩ層１６との間の絶縁膜
が、図２（ｆ）に示す厚さ０．８μｍの熱酸化膜１４の
代わりに、厚さ０．５μｍの熱酸化膜２０である点のみ
が異なっている。
た高強度ＳＯＩ基板は、第１の製造方法を用いて作製し
た図１の高強度ＳＯＩ基板と同一の構造をなしており、
高強度Ｓｉ支持基板１０とＳＯＩ層１６との間の絶縁膜
が、図２（ｆ）に示す厚さ０．８μｍの熱酸化膜１４の
代わりに、厚さ０．５μｍの熱酸化膜２０である点のみ
が異なっている。
【００２８】次に、本発明の第２の実施例による高強度
ＳＯＩ基板を、図８に示す断面図を用いて説明する。な
お、上記図１に示す高強度ＳＯＩ基板と同一の構成要素
には同一の符号を付して説明を省略する。濃度３×１０
19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピ
ングされている高強度Ｓｉ支持基板１０の裏面及び側面
には、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの
外方拡散を防止するためのバリア層として、ＣＶＤ（Ch
emical Vapor Deposition ）法により形成された厚さ
０．３μｍのいわゆるＣＶＤ酸化膜２２が形成されてい
る。また、高強度Ｓｉ支持基板１０の表面には、厚さ
０．５μｍの熱酸化膜２０を介して、所定の厚さのＳＯ
Ｉ層１６が形成されている。
ＳＯＩ基板を、図８に示す断面図を用いて説明する。な
お、上記図１に示す高強度ＳＯＩ基板と同一の構成要素
には同一の符号を付して説明を省略する。濃度３×１０
19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピ
ングされている高強度Ｓｉ支持基板１０の裏面及び側面
には、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの
外方拡散を防止するためのバリア層として、ＣＶＤ（Ch
emical Vapor Deposition ）法により形成された厚さ
０．３μｍのいわゆるＣＶＤ酸化膜２２が形成されてい
る。また、高強度Ｓｉ支持基板１０の表面には、厚さ
０．５μｍの熱酸化膜２０を介して、所定の厚さのＳＯ
Ｉ層１６が形成されている。
【００２９】次に、図８に示す高強度ＳＯＩ基板の製造
方法を、図９の工程図を用いて説明する。なお、上記図
２に示す高強度ＳＯＩ基板と同一の構成要素には同一の
符号を付して説明を省略する。図２（ａ）と同様に、高
強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ-3のＢ
と濃度１×１０20ｃｍ-3のＧｅとがドーピングされてい
る（図９（ａ）参照）。また、図２（ｃ）、（ｄ）と同
様にして、比抵抗１０Ωｃｍ、面指数（１００）のｐ型
ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面及び側面
に、熱酸化膜２０を形成する（図９（ｂ）、（ｃ）参
照）。
方法を、図９の工程図を用いて説明する。なお、上記図
２に示す高強度ＳＯＩ基板と同一の構成要素には同一の
符号を付して説明を省略する。図２（ａ）と同様に、高
強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ-3のＢ
と濃度１×１０20ｃｍ-3のＧｅとがドーピングされてい
る（図９（ａ）参照）。また、図２（ｃ）、（ｄ）と同
様にして、比抵抗１０Ωｃｍ、面指数（１００）のｐ型
ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面及び側面
に、熱酸化膜２０を形成する（図９（ｂ）、（ｃ）参
照）。
【００３０】次いで、高強度Ｓｉ支持基板１０表面と、
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図９（ｄ）参照）。次いで、露出している高強
度Ｓｉ支持基板１０の裏面及び側面に、ＣＶＤ法を用い
て、厚さ０．３μｍのＣＶＤ酸化膜２２を形成し、高強
度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を
防止するためのバリア層とする（図９（ｅ）参照）。
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図９（ｄ）参照）。次いで、露出している高強
度Ｓｉ支持基板１０の裏面及び側面に、ＣＶＤ法を用い
て、厚さ０．３μｍのＣＶＤ酸化膜２２を形成し、高強
度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を
防止するためのバリア層とする（図９（ｅ）参照）。
【００３１】次いで、Ｓｉウェハ１８表面をメカノケミ
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図９（ｆ）参照）。こうして、裏面及び側面に
バリア層としてのＣＶＤ酸化膜２２が形成された高強度
Ｓｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯ
Ｉ層１６が形成されている図８の高強度ＳＯＩ基板を作
製する。
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図９（ｆ）参照）。こうして、裏面及び側面に
バリア層としてのＣＶＤ酸化膜２２が形成された高強度
Ｓｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯ
Ｉ層１６が形成されている図８の高強度ＳＯＩ基板を作
製する。
【００３２】このように第２の実施例による高強度ＳＯ
Ｉ基板は、上記第１の実施例における熱酸化膜１２の代
わりに、ＣＶＤ酸化膜２２が高強度Ｓｉ支持基板１０の
裏面及び側面に形成されている点に特徴がある。従っ
て、このＣＶＤ酸化膜２２が、その後の熱プロセス時に
おいて、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅ
の外方拡散に対するバリア層として機能するため、上記
第１の実施例と同様の効果を奏することができる。
Ｉ基板は、上記第１の実施例における熱酸化膜１２の代
わりに、ＣＶＤ酸化膜２２が高強度Ｓｉ支持基板１０の
裏面及び側面に形成されている点に特徴がある。従っ
て、このＣＶＤ酸化膜２２が、その後の熱プロセス時に
おいて、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅ
の外方拡散に対するバリア層として機能するため、上記
第１の実施例と同様の効果を奏することができる。
【００３３】なお、上記第２の実施例においては、高強
度Ｓｉ支持基板１０から不純物Ｂ、Ｇｅが外方拡散する
ことを防止するためのバリア層として、厚さ０．３μｍ
のＣＶＤ酸化膜２２が用いられているが、このＣＶＤ酸
化膜２２の代わりに、厚さ１μｍのＰＳＧ（Phospho-Si
licate Glass）膜又は厚さ０．３μｍの窒化膜を用いて
もよい。
度Ｓｉ支持基板１０から不純物Ｂ、Ｇｅが外方拡散する
ことを防止するためのバリア層として、厚さ０．３μｍ
のＣＶＤ酸化膜２２が用いられているが、このＣＶＤ酸
化膜２２の代わりに、厚さ１μｍのＰＳＧ（Phospho-Si
licate Glass）膜又は厚さ０．３μｍの窒化膜を用いて
もよい。
【００３４】この場合、上記図９（ｅ）に示す工程にお
いて、ＣＶＤ酸化膜２２の代わりに、露出している高強
度Ｓｉ支持基板１０の裏面及び側面に、厚さ１μｍのＰ
ＳＧ膜又は厚さ０．３μｍの窒化膜を形成すればよい。
また、上記第２の実施例においては、高強度Ｓｉ支持基
板１０表面と熱酸化膜２０が形成されたＳｉウェハ１８
裏面とを張り合わせた後、露出した高強度Ｓｉ支持基板
１０の裏面及び側面にバリア層としてのＣＶＤ酸化膜２
２を形成しているが、高強度Ｓｉ支持基板１０の裏面及
び側面にバリア層としてのＣＶＤ酸化膜２２を形成した
後、露出した高強度Ｓｉ支持基板１０表面と熱酸化膜２
０が形成されたＳｉウェハ１８裏面との張り合わせを行
ってもよい。
いて、ＣＶＤ酸化膜２２の代わりに、露出している高強
度Ｓｉ支持基板１０の裏面及び側面に、厚さ１μｍのＰ
ＳＧ膜又は厚さ０．３μｍの窒化膜を形成すればよい。
また、上記第２の実施例においては、高強度Ｓｉ支持基
板１０表面と熱酸化膜２０が形成されたＳｉウェハ１８
裏面とを張り合わせた後、露出した高強度Ｓｉ支持基板
１０の裏面及び側面にバリア層としてのＣＶＤ酸化膜２
２を形成しているが、高強度Ｓｉ支持基板１０の裏面及
び側面にバリア層としてのＣＶＤ酸化膜２２を形成した
後、露出した高強度Ｓｉ支持基板１０表面と熱酸化膜２
０が形成されたＳｉウェハ１８裏面との張り合わせを行
ってもよい。
【００３５】次に、本発明の第３の実施例による高強度
ＳＯＩ基板を、図１０に示す断面図を用いて説明する。
なお、上記図８に示す高強度ＳＯＩ基板と同一の構成要
素には同一の符号を付して説明を省略する。濃度３×１
０19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドー
ピングされている高強度Ｓｉ支持基板１０の裏面及び側
面には、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅ
の外方拡散を防止するためのバリア層として、ＣＶＤ法
により形成された厚さ０．４μｍのポリＳｉ膜２４が設
けられている。また、高強度Ｓｉ支持基板１０の表面に
は、厚さ０．５μｍの熱酸化膜２０を介して、所定の厚
さのＳＯＩ層１６が形成されている。
ＳＯＩ基板を、図１０に示す断面図を用いて説明する。
なお、上記図８に示す高強度ＳＯＩ基板と同一の構成要
素には同一の符号を付して説明を省略する。濃度３×１
０19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドー
ピングされている高強度Ｓｉ支持基板１０の裏面及び側
面には、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅ
の外方拡散を防止するためのバリア層として、ＣＶＤ法
により形成された厚さ０．４μｍのポリＳｉ膜２４が設
けられている。また、高強度Ｓｉ支持基板１０の表面に
は、厚さ０．５μｍの熱酸化膜２０を介して、所定の厚
さのＳＯＩ層１６が形成されている。
【００３６】次に、図１０に示す高強度ＳＯＩ基板の製
造方法を、図１１の工程図を用いて説明する。なお、上
記図９に示す高強度ＳＯＩ基板と同一の構成要素には同
一の符号を付して説明を省略する。図９（ａ）と同様
に、高強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ
-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピングさ
れている（図１１（ａ）参照）。また、図９（ｂ）、
（ｃ）と同様にして、比抵抗１０Ωｃｍ、面指数（１０
０）のｐ型ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面
及び側面に、熱酸化膜２０を形成する（図１１（ｂ）、
（ｃ）参照）。
造方法を、図１１の工程図を用いて説明する。なお、上
記図９に示す高強度ＳＯＩ基板と同一の構成要素には同
一の符号を付して説明を省略する。図９（ａ）と同様
に、高強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ
-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピングさ
れている（図１１（ａ）参照）。また、図９（ｂ）、
（ｃ）と同様にして、比抵抗１０Ωｃｍ、面指数（１０
０）のｐ型ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面
及び側面に、熱酸化膜２０を形成する（図１１（ｂ）、
（ｃ）参照）。
【００３７】次いで、高強度Ｓｉ支持基板１０表面と、
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図１１（ｄ）参照）。次いで、露出している高
強度Ｓｉ支持基板１０の裏面及び側面に、ＣＶＤ法を用
いて、厚さ０．４μｍのポリＳｉ膜２４を形成し、高強
度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を
防止するためのバリア層とする（図１１（ｅ）参照）。
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図１１（ｄ）参照）。次いで、露出している高
強度Ｓｉ支持基板１０の裏面及び側面に、ＣＶＤ法を用
いて、厚さ０．４μｍのポリＳｉ膜２４を形成し、高強
度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散を
防止するためのバリア層とする（図１１（ｅ）参照）。
【００３８】次いで、Ｓｉウェハ１８表面をメカノケミ
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図１１（ｆ）参照）。こうして、裏面及び側面
にバリア層としてのポリＳｉ膜２４が形成された高強度
Ｓｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯ
Ｉ層１６が形成されている図１０の高強度ＳＯＩ基板を
作製する。
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図１１（ｆ）参照）。こうして、裏面及び側面
にバリア層としてのポリＳｉ膜２４が形成された高強度
Ｓｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯ
Ｉ層１６が形成されている図１０の高強度ＳＯＩ基板を
作製する。
【００３９】このように第３の実施例による高強度ＳＯ
Ｉ基板は、上記第２の実施例におけるＣＶＤ酸化膜２２
の代わりに、ポリＳｉ膜２４が高強度Ｓｉ支持基板１０
の裏面及び側面に形成されている点に特徴がある。従っ
て、このポリＳｉ膜２４が、その後の熱プロセス時にお
いて、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの
外方拡散に対するバリア層として機能すると共に、いわ
るゆポリバックシール効果により、プロセス中に生じる
メタル汚染等をポリＳｉ膜２４と高強度Ｓｉ支持基板１
０との界面にトラップすることができるため、上記第１
の実施例と同様又はそれ以上の効果を奏することができ
る。
Ｉ基板は、上記第２の実施例におけるＣＶＤ酸化膜２２
の代わりに、ポリＳｉ膜２４が高強度Ｓｉ支持基板１０
の裏面及び側面に形成されている点に特徴がある。従っ
て、このポリＳｉ膜２４が、その後の熱プロセス時にお
いて、高強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの
外方拡散に対するバリア層として機能すると共に、いわ
るゆポリバックシール効果により、プロセス中に生じる
メタル汚染等をポリＳｉ膜２４と高強度Ｓｉ支持基板１
０との界面にトラップすることができるため、上記第１
の実施例と同様又はそれ以上の効果を奏することができ
る。
【００４０】次に、本発明の第４の実施例による高強度
ＳＯＩ基板を、図１２に示す断面図を用いて説明する。
なお、上記図８に示す高強度ＳＯＩ基板と同一の構成要
素には同一の符号を付して説明を省略する。濃度３×１
０19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドー
ピングされている高強度Ｓｉ支持基板１０裏面には、高
強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散
を防止するためのバリア層として、比抵抗１０Ωｃｍ、
面指数（１００）のｐ型ＢドープＣＺ−Ｓｉウェハ２６
が張り合わせられている。また、高強度Ｓｉ支持基板１
０の表面には、厚さ０．５μｍの熱酸化膜２０を介し
て、所定の厚さのＳＯＩ層１６が形成されている。
ＳＯＩ基板を、図１２に示す断面図を用いて説明する。
なお、上記図８に示す高強度ＳＯＩ基板と同一の構成要
素には同一の符号を付して説明を省略する。濃度３×１
０19ｃｍ-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドー
ピングされている高強度Ｓｉ支持基板１０裏面には、高
強度Ｓｉ支持基板１０からの不純物Ｂ、Ｇｅの外方拡散
を防止するためのバリア層として、比抵抗１０Ωｃｍ、
面指数（１００）のｐ型ＢドープＣＺ−Ｓｉウェハ２６
が張り合わせられている。また、高強度Ｓｉ支持基板１
０の表面には、厚さ０．５μｍの熱酸化膜２０を介し
て、所定の厚さのＳＯＩ層１６が形成されている。
【００４１】次に、図１２に示す高強度ＳＯＩ基板の製
造方法を、図１３の工程図を用いて説明する。なお、上
記図９に示す高強度ＳＯＩ基板と同一の構成要素には同
一の符号を付して説明を省略する。図９（ａ）と同様
に、高強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ
-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピングさ
れている（図１３（ａ）参照）。また、図９（ｂ）、
（ｃ）と同様にして、比抵抗１０Ωｃｍ、面指数（１０
０）のｐ型ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面
及び側面に、熱酸化膜２０を形成する（図１３（ｂ）、
（ｃ）参照）。
造方法を、図１３の工程図を用いて説明する。なお、上
記図９に示す高強度ＳＯＩ基板と同一の構成要素には同
一の符号を付して説明を省略する。図９（ａ）と同様
に、高強度Ｓｉ支持基板１０には、濃度３×１０19ｃｍ
-3のＢと濃度１×１０20ｃｍ-3のＧｅとがドーピングさ
れている（図１３（ａ）参照）。また、図９（ｂ）、
（ｃ）と同様にして、比抵抗１０Ωｃｍ、面指数（１０
０）のｐ型ＢドープＣＺ−Ｓｉウェハ１８の表面、裏面
及び側面に、熱酸化膜２０を形成する（図１３（ｂ）、
（ｃ）参照）。
【００４２】次いで、高強度Ｓｉ支持基板１０表面と、
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図１３（ｄ）参照）。次いで、露出している高
強度Ｓｉ支持基板１０の裏面に、比抵抗１０Ωｃｍ、面
指数（１００）のｐ型ＢドープＣＺ−Ｓｉウェハ２６を
張り合わせ、高強度Ｓｉ支持基板１０からの不純物Ｂ、
Ｇｅの外方拡散を防止するためのバリア層とする（図１
３（ｅ）参照）。
熱酸化膜２０が形成されたＳｉウェハ１８裏面とを張り
合わせ、温度８００℃に加熱してパルス電圧３００Ｖを
加える（図１３（ｄ）参照）。次いで、露出している高
強度Ｓｉ支持基板１０の裏面に、比抵抗１０Ωｃｍ、面
指数（１００）のｐ型ＢドープＣＺ−Ｓｉウェハ２６を
張り合わせ、高強度Ｓｉ支持基板１０からの不純物Ｂ、
Ｇｅの外方拡散を防止するためのバリア層とする（図１
３（ｅ）参照）。
【００４３】次いで、Ｓｉウェハ１８表面をメカノケミ
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図１３（ｆ）参照）。こうして、裏面にバリア
層としてのＳｉウェハ２６が張り合わせられた高強度Ｓ
ｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯＩ
層１６が形成されている図１２の高強度ＳＯＩ基板を作
製する。
カル研磨して薄膜化し、所定の厚さのＳＯＩ層１６を形
成する（図１３（ｆ）参照）。こうして、裏面にバリア
層としてのＳｉウェハ２６が張り合わせられた高強度Ｓ
ｉ支持基板１０表面に、熱酸化膜２０を介して、ＳＯＩ
層１６が形成されている図１２の高強度ＳＯＩ基板を作
製する。
【００４４】このように第４の実施例による高強度ＳＯ
Ｉ基板は、上記第２の実施例におけるＣＶＤ酸化膜２２
の代わりに、Ｓｉウェハ２６が高強度Ｓｉ支持基板１０
裏面に形成されている点に特徴がある。なお、高強度Ｓ
ｉ支持基板１０側面が露出したままであることにより、
この露出面から不純物Ｂ、Ｇｅが外方拡散する恐れがあ
るが、高強度Ｓｉ支持基板１０の厚さは５００μｍ程度
であり、高強度Ｓｉ支持基板１０の底面積と比較する
と、その側面の露出面積は極めて小さいため、不純物
Ｂ、Ｇｅの外方拡散も極めて少なく、実用上は無視する
ことができる。
Ｉ基板は、上記第２の実施例におけるＣＶＤ酸化膜２２
の代わりに、Ｓｉウェハ２６が高強度Ｓｉ支持基板１０
裏面に形成されている点に特徴がある。なお、高強度Ｓ
ｉ支持基板１０側面が露出したままであることにより、
この露出面から不純物Ｂ、Ｇｅが外方拡散する恐れがあ
るが、高強度Ｓｉ支持基板１０の厚さは５００μｍ程度
であり、高強度Ｓｉ支持基板１０の底面積と比較する
と、その側面の露出面積は極めて小さいため、不純物
Ｂ、Ｇｅの外方拡散も極めて少なく、実用上は無視する
ことができる。
【００４５】従って、Ｓｉウェハ２６が、その後の熱プ
ロセス時において、高強度Ｓｉ支持基板１０からの不純
物Ｂ、Ｇｅの外方拡散に対するバリア層として機能する
ため、上記第１の実施例とほぼ同様の効果を奏すること
ができる。
ロセス時において、高強度Ｓｉ支持基板１０からの不純
物Ｂ、Ｇｅの外方拡散に対するバリア層として機能する
ため、上記第１の実施例とほぼ同様の効果を奏すること
ができる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
所定の不純物を高濃度にドーピングした高強度シリコン
支持基板と、この高強度シリコン支持基板の少なくとも
裏面に設けられ、前記高強度シリコン支持基板からの不
純物の外方拡散を防止するバリア層と、高強度シリコン
支持基板の表面に絶縁膜を介して設けられたシリコン層
とを有することにより、シリコン層に素子を形成する際
の熱プロセス時においても、高強度シリコン支持基板か
らの不純物の外方拡散を抑制し、シリコン層への不純物
の混入を防止することができるため、素子の微妙な不純
物制御を可能とする。
所定の不純物を高濃度にドーピングした高強度シリコン
支持基板と、この高強度シリコン支持基板の少なくとも
裏面に設けられ、前記高強度シリコン支持基板からの不
純物の外方拡散を防止するバリア層と、高強度シリコン
支持基板の表面に絶縁膜を介して設けられたシリコン層
とを有することにより、シリコン層に素子を形成する際
の熱プロセス時においても、高強度シリコン支持基板か
らの不純物の外方拡散を抑制し、シリコン層への不純物
の混入を防止することができるため、素子の微妙な不純
物制御を可能とする。
【００４７】従って、この半導体基板を用いたプロセス
の歩留りを向上させることができると共に、素子の特性
及び信頼性を向上させることができる。
の歩留りを向上させることができると共に、素子の特性
及び信頼性を向上させることができる。
【図１】本発明の第１の実施例による高強度ＳＯＩ基板
を示す断面図である。
を示す断面図である。
【図２】図１の高強度ＳＯＩ基板の第１の製造方法を説
明するための工程図である。
明するための工程図である。
【図３】図２に示す第１の製造方法により作製した高強
度ＳＯＩ基板に加えた熱プロセスを説明するための図で
ある。
度ＳＯＩ基板に加えた熱プロセスを説明するための図で
ある。
【図４】図３に示す熱プロセスを加えたときの高強度Ｓ
ＯＩ基板の反りを示すグラフである。
ＯＩ基板の反りを示すグラフである。
【図５】図３に示す熱プロセスを加えたときの高強度Ｓ
ＯＩ基板のＳＯＩ層に混入したＧｅ濃度を示すグラフで
ある。
ＯＩ基板のＳＯＩ層に混入したＧｅ濃度を示すグラフで
ある。
【図６】図３に示す熱プロセスを加えたときの高強度Ｓ
ＯＩ基板のＳＯＩ層に混入したＢ濃度を示すグラフであ
る。
ＯＩ基板のＳＯＩ層に混入したＢ濃度を示すグラフであ
る。
【図７】図１の高強度ＳＯＩ基板の第２の製造方法を説
明するための工程図である。
明するための工程図である。
【図８】本発明の第２の実施例による高強度ＳＯＩ基板
を示す断面図である。
を示す断面図である。
【図９】図８の高強度ＳＯＩ基板の製造方法を説明する
ための工程図である。
ための工程図である。
【図１０】本発明の第３の実施例による高強度ＳＯＩ基
板を示す断面図である。
板を示す断面図である。
【図１１】図１０の高強度ＳＯＩ基板の製造方法を説明
するための工程図である。
するための工程図である。
【図１２】本発明の第４の実施例による高強度ＳＯＩ基
板を示す断面図である。
板を示す断面図である。
【図１３】図１２の高強度ＳＯＩ基板の製造方法を説明
するための工程図である。
するための工程図である。
１０…高強度Ｓｉ支持基板 １２…熱酸化膜 １４…熱酸化膜 １６…ＳＯＩ層 １８…Ｓｉウェハ ２０…熱酸化膜 ２２…ＣＶＤ酸化膜 ２４…ポリＳｉ膜 ２６…Ｓｉウェハ
Claims (8)
- 【請求項１】 所定の不純物を高濃度にドーピングした
高強度シリコン支持基板と、 前記高強度シリコン支持基板の少なくとも裏面に設けら
れ、前記高強度シリコン支持基板からの不純物の外方拡
散を防止するバリア層と、 前記高強度シリコン支持基板の表面に、絶縁膜を介して
設けられたシリコン層とを有することを特徴とする半導
体基板。 - 【請求項２】 請求項１記載の半導体基板において、 前記バリア層が、前記高強度シリコン支持基板の裏面及
び側面に形成された絶縁層であることを特徴とする半導
体基板。 - 【請求項３】 請求項１記載の半導体基板において、 前記バリア層が、前記高強度シリコン支持基板の裏面及
び側面に形成されたポリシリコン層であることを特徴と
する半導体基板。 - 【請求項４】 請求項１記載の半導体基板において、 前記バリア層が、前記高強度シリコン支持基板の裏面に
張り合わされたシリコン基板であることを特徴とする半
導体基板。 - 【請求項５】 所定の不純物を高濃度にドーピングした
高強度シリコン支持基板の少なくとも裏面に、前記高強
度シリコン支持基板からの不純物の外方拡散を防止する
バリア層を形成する工程と、 前記高強度シリコン支持基板の表面に、絶縁膜を介し
て、シリコン基板を張り合わせる工程と、 前記シリコン基板の表面を研磨して、所定の厚さのシリ
コン層を形成する工程とを有することを特徴とする半導
体基板の製造方法。 - 【請求項６】 請求項５記載の半導体基板の製造方法に
おいて、 前記バリア層を形成する工程が、前記高強度シリコン支
持基板の裏面及び側面に、バリア層としての絶縁層を形
成する工程であることを特徴とする半導体基板の製造方
法。 - 【請求項７】 請求項５記載の半導体基板の製造方法に
おいて、 前記バリア層を形成する工程が、前記高強度シリコン支
持基板の裏面及び側面に、バリア層としてのポリシリコ
ン層を形成する工程であることを特徴とする半導体基板
の製造方法。 - 【請求項８】 請求項５記載の半導体基板の製造方法に
おいて、 前記バリア層を形成する工程が、前記高強度シリコン支
持基板の裏面に、バリア層としてのシリコン基板を張り
合わせる工程であることを特徴とする半導体基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3047292A JPH05226620A (ja) | 1992-02-18 | 1992-02-18 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3047292A JPH05226620A (ja) | 1992-02-18 | 1992-02-18 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226620A true JPH05226620A (ja) | 1993-09-03 |
Family
ID=12304813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3047292A Withdrawn JPH05226620A (ja) | 1992-02-18 | 1992-02-18 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226620A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016391A1 (en) * | 1998-09-14 | 2000-03-23 | Matsushita Electric Industrial Co., Ltd. | Method for producing semiconductor device |
| WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| WO2008146441A1 (ja) | 2007-05-22 | 2008-12-04 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2008300435A (ja) * | 2007-05-29 | 2008-12-11 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP2009246389A (ja) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009260369A (ja) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009283974A (ja) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010016391A (ja) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| USRE42097E1 (en) | 1998-09-04 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| WO2022054429A1 (ja) | 2020-09-11 | 2022-03-17 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
-
1992
- 1992-02-18 JP JP3047292A patent/JPH05226620A/ja not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070604B2 (en) | 1998-09-04 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42241E1 (en) | 1998-09-04 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42139E1 (en) | 1998-09-04 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| USRE42097E1 (en) | 1998-09-04 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| WO2000016391A1 (en) * | 1998-09-14 | 2000-03-23 | Matsushita Electric Industrial Co., Ltd. | Method for producing semiconductor device |
| US6620665B1 (en) | 1998-09-14 | 2003-09-16 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| US7713838B2 (en) | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
| WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| WO2008146441A1 (ja) | 2007-05-22 | 2008-12-04 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法 |
| US7985660B2 (en) | 2007-05-22 | 2011-07-26 | Shin Etsu Handotai Co., Ltd. | Method for manufacturing soi wafer |
| US8053334B2 (en) | 2007-05-29 | 2011-11-08 | Shin-Etsu Handotai Co., Ltd. | Method for forming silicon oxide film of SOI wafer |
| WO2008149487A1 (ja) * | 2007-05-29 | 2008-12-11 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP2008300435A (ja) * | 2007-05-29 | 2008-12-11 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
| JP4481354B2 (ja) * | 2009-07-23 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4481355B2 (ja) * | 2009-07-23 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2009246389A (ja) * | 2009-07-23 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009260369A (ja) * | 2009-07-23 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4481359B2 (ja) * | 2009-08-20 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4481358B2 (ja) * | 2009-08-20 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2010016391A (ja) * | 2009-08-20 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009283974A (ja) * | 2009-08-20 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2022054429A1 (ja) | 2020-09-11 | 2022-03-17 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| KR20230065995A (ko) | 2020-09-11 | 2023-05-12 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| US5650639A (en) | Integrated circuit with diamond insulator | |
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US5514235A (en) | Method of making bonded wafers | |
| JP2014512091A (ja) | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| US6214702B1 (en) | Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| JPH05226620A (ja) | 半導体基板及びその製造方法 | |
| US4194934A (en) | Method of passivating a semiconductor device utilizing dual polycrystalline layers | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| KR20190122872A (ko) | 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법 | |
| US5770511A (en) | Silicon-on-insulator substrate and a method for fabricating the same | |
| JP3191371B2 (ja) | 半導体ウェハの張り合せ方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| CN114496733B (zh) | 一种高电阻率复合衬底、制备方法及电子元器件 | |
| WO2022054429A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |