JP3262945B2 - Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 - Google Patents
Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板Info
- Publication number
- JP3262945B2 JP3262945B2 JP18822594A JP18822594A JP3262945B2 JP 3262945 B2 JP3262945 B2 JP 3262945B2 JP 18822594 A JP18822594 A JP 18822594A JP 18822594 A JP18822594 A JP 18822594A JP 3262945 B2 JP3262945 B2 JP 3262945B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- soi
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は絶縁層上にシリコン層
（以下、ＳＯＩ層という）を形成したＳＯＩ（Silicon-
On-Insulator）基板の製造方法及びこの方法から製造さ
れたＳＯＩ基板に関する。更に詳しくは、２枚のシリコ
ンウェーハを絶縁層を介して貼り合わせるＳＯＩ基板の
製造方法に関するものである。
（以下、ＳＯＩ層という）を形成したＳＯＩ（Silicon-
On-Insulator）基板の製造方法及びこの方法から製造さ
れたＳＯＩ基板に関する。更に詳しくは、２枚のシリコ
ンウェーハを絶縁層を介して貼り合わせるＳＯＩ基板の
製造方法に関するものである。
【０００２】
【従来の技術】近年、高集積ＣＭＯＳ（Complementary
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、ＳＯＩ層の結晶性が極めて
良好であることから、有望視されて来ている。
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、ＳＯＩ層の結晶性が極めて
良好であることから、有望視されて来ている。
【０００３】このシリコンウェーハの貼り合わせ法は、
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
熱処理した後、２枚のシリコンウェーハの一方のシリコ
ンウェーハの表面を砥石で研削し、更に研磨布で研磨し
てこのシリコンウェーハの厚さを約１〜１０μｍの範囲
にし、この研磨した側の厚さ約１〜１０μｍのシリコン
層をデバイス形成用のＳＯＩ層としている。また、この
種のシリコンウェーハはチョクラルスキー法（以下、Ｃ
Ｚ法という）で引上げたシリコン単結晶棒から作製され
た場合には、通常このシリコンウェーハの酸素濃度は
１．０〜１．５×１０18／ｃｍ3（旧ＡＳＴＭ値：以下
同じ）である。これに対して、酸素に起因する結晶欠陥
を低減させるために、デバイス形成用の上記ＳＯＩ層に
要求される酸素濃度は１．０×１０17／ｃｍ3以下であ
る。しかし、上記従来の貼り合わせ法で作られた上記Ｓ
ＯＩ層では、酸素濃度が依然として１．０×１０17／ｃ
ｍ3を越えており、このＳＯＩ層のより一層の低酸素濃
度化が求められていた。
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
熱処理した後、２枚のシリコンウェーハの一方のシリコ
ンウェーハの表面を砥石で研削し、更に研磨布で研磨し
てこのシリコンウェーハの厚さを約１〜１０μｍの範囲
にし、この研磨した側の厚さ約１〜１０μｍのシリコン
層をデバイス形成用のＳＯＩ層としている。また、この
種のシリコンウェーハはチョクラルスキー法（以下、Ｃ
Ｚ法という）で引上げたシリコン単結晶棒から作製され
た場合には、通常このシリコンウェーハの酸素濃度は
１．０〜１．５×１０18／ｃｍ3（旧ＡＳＴＭ値：以下
同じ）である。これに対して、酸素に起因する結晶欠陥
を低減させるために、デバイス形成用の上記ＳＯＩ層に
要求される酸素濃度は１．０×１０17／ｃｍ3以下であ
る。しかし、上記従来の貼り合わせ法で作られた上記Ｓ
ＯＩ層では、酸素濃度が依然として１．０×１０17／ｃ
ｍ3を越えており、このＳＯＩ層のより一層の低酸素濃
度化が求められていた。
【０００４】この点を解決した半導体基板が特開平２−
４６７７０号公報に提案されている。この半導体基板は
シリコン支持基板上にＳｉＯ2膜（絶縁層）が形成さ
れ、このＳｉＯ2膜上には０．１〜１０μｍ程度のシリ
コン薄膜が形成されるＳＯＩ構造の基板であって、シリ
コン支持基板の酸素濃度が１０17〜１０19／ｃｍ3の範
囲にあり、デバイスを形成するその上層のシリコン薄膜
の酸素濃度が１０17／ｃｍ3以下の濃度であることを特
徴とする。この半導体基板は酸素濃度１０18／ｃｍ3の
ＣＺ成長シリコン基板と、表面を酸化してＳｉＯ2膜
（絶縁層）を形成した酸素濃度１０18／ｃｍ3以下のＦ
Ｚ成長シリコン基板とを接合し、熱処理して貼り合わせ
た後、ＦＺ成長シリコン基板を研磨することにより０．
１〜１０μｍ程度の厚さを有する１０17／ｃｍ3以下の
酸素濃度のシリコン薄膜を得ている。ＦＺ法（フローテ
ィングゾーン法）から作られたシリコン結晶棒は結晶育
成時に石英るつぼを使用せず、単結晶中への酸素の混入
を非常に小さくできるため、ＦＺ成長シリコン基板はＣ
Ｚシリコン基板に比較して酸素の固溶量が少ない特長が
ある。
４６７７０号公報に提案されている。この半導体基板は
シリコン支持基板上にＳｉＯ2膜（絶縁層）が形成さ
れ、このＳｉＯ2膜上には０．１〜１０μｍ程度のシリ
コン薄膜が形成されるＳＯＩ構造の基板であって、シリ
コン支持基板の酸素濃度が１０17〜１０19／ｃｍ3の範
囲にあり、デバイスを形成するその上層のシリコン薄膜
の酸素濃度が１０17／ｃｍ3以下の濃度であることを特
徴とする。この半導体基板は酸素濃度１０18／ｃｍ3の
ＣＺ成長シリコン基板と、表面を酸化してＳｉＯ2膜
（絶縁層）を形成した酸素濃度１０18／ｃｍ3以下のＦ
Ｚ成長シリコン基板とを接合し、熱処理して貼り合わせ
た後、ＦＺ成長シリコン基板を研磨することにより０．
１〜１０μｍ程度の厚さを有する１０17／ｃｍ3以下の
酸素濃度のシリコン薄膜を得ている。ＦＺ法（フローテ
ィングゾーン法）から作られたシリコン結晶棒は結晶育
成時に石英るつぼを使用せず、単結晶中への酸素の混入
を非常に小さくできるため、ＦＺ成長シリコン基板はＣ
Ｚシリコン基板に比較して酸素の固溶量が少ない特長が
ある。
【０００５】
【発明が解決しようとする課題】しかし、特開平２−４
６７７０号公報に示される半導体基板では、ＦＺ成長シ
リコン基板に特有の結晶欠陥、例えば過剰な格子間シリ
コン原子により形成される、いわゆるＡ，Ｂスワール
や、凍結された原子空孔により形成される、いわゆるＤ
欠陥等が多く見られ、しかもＣＺ成長シリコン基板と接
合したときに酸素の固溶量が少ないことに起因してスリ
ップを生じ易く、依然として機械的強度が十分高くない
不具合があった。また現在ＣＺ法では直径１２インチ程
度の大口径のシリコン結晶棒が開発されつつあるのに対
して、ＦＺ法では最大でも直径８インチ程度のシリコン
結晶棒しか作製できないため、ＦＺ成長シリコン基板は
大径のものは得られず、ＤＲＡＭ等の高集積度に伴い大
口径化する半導体基板の量産性に劣る問題があった。
６７７０号公報に示される半導体基板では、ＦＺ成長シ
リコン基板に特有の結晶欠陥、例えば過剰な格子間シリ
コン原子により形成される、いわゆるＡ，Ｂスワール
や、凍結された原子空孔により形成される、いわゆるＤ
欠陥等が多く見られ、しかもＣＺ成長シリコン基板と接
合したときに酸素の固溶量が少ないことに起因してスリ
ップを生じ易く、依然として機械的強度が十分高くない
不具合があった。また現在ＣＺ法では直径１２インチ程
度の大口径のシリコン結晶棒が開発されつつあるのに対
して、ＦＺ法では最大でも直径８インチ程度のシリコン
結晶棒しか作製できないため、ＦＺ成長シリコン基板は
大径のものは得られず、ＤＲＡＭ等の高集積度に伴い大
口径化する半導体基板の量産性に劣る問題があった。
【０００６】本発明の目的は、ＣＺ成長シリコンウェー
ハを２枚貼り合わせて作られる絶縁層上の特定の領域の
ＳＯＩ層の酸素濃度が１．０×１０17／ｃｍ3以下であ
るＳＯＩ基板の製造方法及びこの方法により製造された
ＳＯＩ基板を提供することにある。本発明の別の目的
は、２枚のシリコンウェーハの接合時にスリップを生じ
ないため機械的強度が十分高く、量産に優れたＳＯＩ基
板の製造方法及びこの方法により製造されたＳＯＩ基板
を提供することにある。
ハを２枚貼り合わせて作られる絶縁層上の特定の領域の
ＳＯＩ層の酸素濃度が１．０×１０17／ｃｍ3以下であ
るＳＯＩ基板の製造方法及びこの方法により製造された
ＳＯＩ基板を提供することにある。本発明の別の目的
は、２枚のシリコンウェーハの接合時にスリップを生じ
ないため機械的強度が十分高く、量産に優れたＳＯＩ基
板の製造方法及びこの方法により製造されたＳＯＩ基板
を提供することにある。
【０００７】
【課題を解決するための手段】本発明者らは、従来の熱
処理後の貼り合わせた２枚のシリコンウェーハの表面か
らシリコン酸化層（絶縁層）に向うに従って変化する酸
素濃度を調べたところ、表面側のＳＯＩ層と絶縁層との
界面に酸素の固溶限が示されることに着目し、この固溶
限をより小さくし、かつ絶縁層に面する所定の領域のＳ
ＯＩ層の酸素濃度を低減する条件を見出すことにより、
本発明に到達した。
処理後の貼り合わせた２枚のシリコンウェーハの表面か
らシリコン酸化層（絶縁層）に向うに従って変化する酸
素濃度を調べたところ、表面側のＳＯＩ層と絶縁層との
界面に酸素の固溶限が示されることに着目し、この固溶
限をより小さくし、かつ絶縁層に面する所定の領域のＳ
ＯＩ層の酸素濃度を低減する条件を見出すことにより、
本発明に到達した。
【０００８】図１（ａ）〜図１（ｅ）に示すように、本
願請求項１に係る発明はＣＺ法で引上げたシリコン結晶
棒からそれぞれ作製されかつ酸素濃度がそれぞれ１．０
〜１．５×１０18／ｃｍ3の範囲にある第１シリコンウ
ェーハ１１と第２シリコンウェーハ１２とを絶縁層１３
を介して接合し、接合した第１及び第２シリコンウェー
ハ１１，１２を熱処理して貼り合わせた後、第１シリコ
ンウェーハ１１又は第２シリコンウェーハ１２を所定の
厚さに研削研磨してデバイス形成用のＳＯＩ層１２ａと
するＳＯＩ基板の製造方法の改良である。その特徴ある
構成は、接合した第１及び第２シリコンウェーハ１１，
１２を１１００℃の温度で１〜３時間熱処理して貼り合
わせた後、研削前に貼り合わせた第１及び第２シリコン
ウェーハ１１，１２を７００〜９００℃、好ましくは８
００〜９００℃の温度範囲で２時間再度熱処理すること
により絶縁層１３との界面から０．１５μｍの領域のＳ
ＯＩ層１２ａの酸素濃度を０．５〜１．０×１０17／ｃ
ｍ3の範囲にすることにある。
願請求項１に係る発明はＣＺ法で引上げたシリコン結晶
棒からそれぞれ作製されかつ酸素濃度がそれぞれ１．０
〜１．５×１０18／ｃｍ3の範囲にある第１シリコンウ
ェーハ１１と第２シリコンウェーハ１２とを絶縁層１３
を介して接合し、接合した第１及び第２シリコンウェー
ハ１１，１２を熱処理して貼り合わせた後、第１シリコ
ンウェーハ１１又は第２シリコンウェーハ１２を所定の
厚さに研削研磨してデバイス形成用のＳＯＩ層１２ａと
するＳＯＩ基板の製造方法の改良である。その特徴ある
構成は、接合した第１及び第２シリコンウェーハ１１，
１２を１１００℃の温度で１〜３時間熱処理して貼り合
わせた後、研削前に貼り合わせた第１及び第２シリコン
ウェーハ１１，１２を７００〜９００℃、好ましくは８
００〜９００℃の温度範囲で２時間再度熱処理すること
により絶縁層１３との界面から０．１５μｍの領域のＳ
ＯＩ層１２ａの酸素濃度を０．５〜１．０×１０17／ｃ
ｍ3の範囲にすることにある。
【０００９】また図１（ｅ）に示すように、本願請求項
２に係る発明は上記請求項１記載の製造方法により製造
されたＳＯＩ基板である。
２に係る発明は上記請求項１記載の製造方法により製造
されたＳＯＩ基板である。
【００１０】本発明の第１及び第２シリコンウェーハは
ともにＣＺ法で引上げたシリコン単結晶棒から作製され
る。このシリコン単結晶棒を切断して仕上げられたシリ
コンウェーハの酸素濃度は１．０〜１．５×１０18／ｃ
ｍ3の範囲にある。絶縁層は第１シリコンウェーハ又は
第２シリコンウェーハのいずれか一方又は双方の片面に
形成される。接合を良好にするために、絶縁層はいずれ
か一方のシリコンウェーハの片面に形成されることが好
ましい。図１（ａ）に示すように、図では第２シリコン
ウェーハ１２の片面に絶縁層１３が形成される。貼り合
わせ後の絶縁層とＳＯＩ層との界面として、２枚のシリ
コンウェーハの接合界面（図１ではシリコンウェーハ１
１との界面）と、接合前に絶縁層を形成したシリコンウ
ェーハとの界面（図１ではシリコンウェーハ１２との界
面）がある。本発明のＳＯＩ層１２ａと絶縁層１３との
界面は、前者の接合界面であるよりも後者の絶縁層を形
成したウェーハとの界面である方が、界面の連続性に優
れているため好ましい。即ち、図１（ｅ）に示すように
ＳＯＩ層１２ａが形成されるシリコンウェーハ１２をＳ
ＯＩ層用のシリコン基板とし、別のシリコンウェーハ１
１をその支持基板とすることが好ましい。
ともにＣＺ法で引上げたシリコン単結晶棒から作製され
る。このシリコン単結晶棒を切断して仕上げられたシリ
コンウェーハの酸素濃度は１．０〜１．５×１０18／ｃ
ｍ3の範囲にある。絶縁層は第１シリコンウェーハ又は
第２シリコンウェーハのいずれか一方又は双方の片面に
形成される。接合を良好にするために、絶縁層はいずれ
か一方のシリコンウェーハの片面に形成されることが好
ましい。図１（ａ）に示すように、図では第２シリコン
ウェーハ１２の片面に絶縁層１３が形成される。貼り合
わせ後の絶縁層とＳＯＩ層との界面として、２枚のシリ
コンウェーハの接合界面（図１ではシリコンウェーハ１
１との界面）と、接合前に絶縁層を形成したシリコンウ
ェーハとの界面（図１ではシリコンウェーハ１２との界
面）がある。本発明のＳＯＩ層１２ａと絶縁層１３との
界面は、前者の接合界面であるよりも後者の絶縁層を形
成したウェーハとの界面である方が、界面の連続性に優
れているため好ましい。即ち、図１（ｅ）に示すように
ＳＯＩ層１２ａが形成されるシリコンウェーハ１２をＳ
ＯＩ層用のシリコン基板とし、別のシリコンウェーハ１
１をその支持基板とすることが好ましい。
【００１１】絶縁層の厚さは約０．５〜１．０μｍの範
囲にあり、絶縁層はシリコン酸化層（ＳｉＯ2層）であ
って、シリコンウェーハを熱酸化することにより、或い
はＣＶＤ法によりウェーハの片面に形成される。図１
（ｂ）に示すように２枚のシリコンウェーハを絶縁層を
介して接合する前に、接合しようとする表面を活性化す
るために所定の洗浄液でシリコンウェーハを洗浄するこ
とが好ましい。図１（ｃ）に示すように、接合した後の
熱処理は２枚のシリコンウェーハ１１，１２を接合した
状態で窒素（Ｎ2）雰囲気又は酸素（Ｏ2）雰囲気中で１
１００℃の温度下、１〜３時間、好ましくは２時間程度
行う。これにより接合界面でシリコンの共有結合が生
じ、２枚のシリコンウェーハ１１，１２は貼り合わさ
れ、両者の結晶格子は一体化する。図１（ｄ）に示すよ
うに、一体化した２枚のシリコンウェーハ１１，１２が
放冷され室温になった後に、上記熱処理雰囲気と同一雰
囲気中で、７００〜９００℃、好ましくは８００〜９０
０℃の温度範囲で再度熱処理する。この熱処理時間は目
標とするＳＯＩ層の厚さと酸素の拡散距離との関係から
求められ、２時間程度である。図１（ｅ）に示すように
再熱処理後、シリコン基板となる第２シリコンウェーハ
１２を砥石で研削し、その後研磨布で研磨して、約１〜
１０μｍの厚さの薄膜に加工する。これにより厚さ約１
〜１０μｍのデバイス形成用のＳＯＩ層１２ａが絶縁層
１３上に得られる。
囲にあり、絶縁層はシリコン酸化層（ＳｉＯ2層）であ
って、シリコンウェーハを熱酸化することにより、或い
はＣＶＤ法によりウェーハの片面に形成される。図１
（ｂ）に示すように２枚のシリコンウェーハを絶縁層を
介して接合する前に、接合しようとする表面を活性化す
るために所定の洗浄液でシリコンウェーハを洗浄するこ
とが好ましい。図１（ｃ）に示すように、接合した後の
熱処理は２枚のシリコンウェーハ１１，１２を接合した
状態で窒素（Ｎ2）雰囲気又は酸素（Ｏ2）雰囲気中で１
１００℃の温度下、１〜３時間、好ましくは２時間程度
行う。これにより接合界面でシリコンの共有結合が生
じ、２枚のシリコンウェーハ１１，１２は貼り合わさ
れ、両者の結晶格子は一体化する。図１（ｄ）に示すよ
うに、一体化した２枚のシリコンウェーハ１１，１２が
放冷され室温になった後に、上記熱処理雰囲気と同一雰
囲気中で、７００〜９００℃、好ましくは８００〜９０
０℃の温度範囲で再度熱処理する。この熱処理時間は目
標とするＳＯＩ層の厚さと酸素の拡散距離との関係から
求められ、２時間程度である。図１（ｅ）に示すように
再熱処理後、シリコン基板となる第２シリコンウェーハ
１２を砥石で研削し、その後研磨布で研磨して、約１〜
１０μｍの厚さの薄膜に加工する。これにより厚さ約１
〜１０μｍのデバイス形成用のＳＯＩ層１２ａが絶縁層
１３上に得られる。
【００１２】
【作用】貼り合わせた２枚のシリコンウェーハを４００
〜９００℃の温度範囲で再度熱処理すると、絶縁層１３
であるシリコン酸化層、或いはＳＯＩ層１２ａとの界面
がゲッタリングサイト（源）として機能し、ＳＯＩ層１
２ａ中の酸素が絶縁層１３との接合界面に向かって拡散
し、ＳＯＩ層１２ａと絶縁層１３との界面における酸素
の固溶限を更に低下させる。再度の熱処理の温度が４０
０℃未満では、上記固溶限は低下するけれども、次の式
（１）及び（２）の関係から格子間酸素原子の拡散距離
は短くなり、絶縁層１３近傍の極めて微小な範囲のＳＯ
Ｉ層１２ａ内の酸素のみが絶縁層１３に届くだけであっ
て、その濃度は低減しない。 Ｌ ＝ （Ｄ・ｔ）1/2 …… （１） Ｄ ＝ Ｂ・ｅｘｐ（−Ｅ／ｋ・Ｔ）…… （２） ここで、Ｌは拡散距離、Ｄは拡散係数、ｔは時間、Ｂは
定数、Ｅは活性化エネルギー、ｋはボルツマン定数であ
る。また９００℃を越えると、酸素の固溶限は１０17／
ｃｍ3程度まで上昇してしまうため、ＳＯＩ層１２ａの
酸素濃度はやはり低減せず、上記再熱処理の温度範囲が
決められる。なお、再度の熱処理の温度は７００〜９０
０℃が好ましい。
〜９００℃の温度範囲で再度熱処理すると、絶縁層１３
であるシリコン酸化層、或いはＳＯＩ層１２ａとの界面
がゲッタリングサイト（源）として機能し、ＳＯＩ層１
２ａ中の酸素が絶縁層１３との接合界面に向かって拡散
し、ＳＯＩ層１２ａと絶縁層１３との界面における酸素
の固溶限を更に低下させる。再度の熱処理の温度が４０
０℃未満では、上記固溶限は低下するけれども、次の式
（１）及び（２）の関係から格子間酸素原子の拡散距離
は短くなり、絶縁層１３近傍の極めて微小な範囲のＳＯ
Ｉ層１２ａ内の酸素のみが絶縁層１３に届くだけであっ
て、その濃度は低減しない。 Ｌ ＝ （Ｄ・ｔ）1/2 …… （１） Ｄ ＝ Ｂ・ｅｘｐ（−Ｅ／ｋ・Ｔ）…… （２） ここで、Ｌは拡散距離、Ｄは拡散係数、ｔは時間、Ｂは
定数、Ｅは活性化エネルギー、ｋはボルツマン定数であ
る。また９００℃を越えると、酸素の固溶限は１０17／
ｃｍ3程度まで上昇してしまうため、ＳＯＩ層１２ａの
酸素濃度はやはり低減せず、上記再熱処理の温度範囲が
決められる。なお、再度の熱処理の温度は７００〜９０
０℃が好ましい。
【００１３】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 ＜実施例１＞ 図１（ａ）に示すように、それぞれ直径５インチで厚さ
６２５μｍの第１シリコンウェーハ１１及び第２シリコ
ンウェーハ１２を用意した。第２シリコンウェーハ１２
の片面にはこのウェーハを湿潤酸素（ｗｅｔＯ2）雰囲
気中、１０００℃で３時間熱処理してシリコン酸化層か
らなる絶縁層１３を形成した。２枚のシリコンウェーハ
１１，１２をＨ2Ｏと比重１．１のＨ2Ｏ2水溶液と比重
０．９のＮＨ4ＯＨの水溶液とをＨ2Ｏ：Ｈ2Ｏ2：ＮＨ4
ＯＨ＝７：２：１の容量比で混合して調製したＳＣ１
（Standard Cleaning 1）の洗浄液で洗浄して２枚のシ
リコンウェーハの表面を活性化した。
く説明する。 ＜実施例１＞ 図１（ａ）に示すように、それぞれ直径５インチで厚さ
６２５μｍの第１シリコンウェーハ１１及び第２シリコ
ンウェーハ１２を用意した。第２シリコンウェーハ１２
の片面にはこのウェーハを湿潤酸素（ｗｅｔＯ2）雰囲
気中、１０００℃で３時間熱処理してシリコン酸化層か
らなる絶縁層１３を形成した。２枚のシリコンウェーハ
１１，１２をＨ2Ｏと比重１．１のＨ2Ｏ2水溶液と比重
０．９のＮＨ4ＯＨの水溶液とをＨ2Ｏ：Ｈ2Ｏ2：ＮＨ4
ＯＨ＝７：２：１の容量比で混合して調製したＳＣ１
（Standard Cleaning 1）の洗浄液で洗浄して２枚のシ
リコンウェーハの表面を活性化した。
【００１４】図１（ｂ）に示すように、２枚のシリコン
ウェーハ１１，１２を絶縁層１３を介して重ね合せ接合
した。次いで図１（ｃ）に示すように室温から８００℃
に設定された熱処理炉中に１０〜１５ｃｍ／分の速度で
挿入し、窒素雰囲気中で８００℃から１０℃／分の速度
で昇温し、１１００℃に達したところで２時間維持し、
次いで４℃／分の速度で降温し、８００℃まで冷却した
後、１０〜１５ｃｍ／分の速度で炉から室温中に取り出
した。続いて図１（ｄ）に示すように、同じ窒素雰囲気
中で同様に昇温し、９００℃に達したところで２時間維
持し、次いで同様に降温した。 更に図１（ｅ）に示す
ように、シリコンウェーハ１２の表面を砥石で研削し、
続いて柔らかい研磨布で研磨し、絶縁層１３上に厚さ１
〜１０μｍのＳＯＩ層１２ａを形成した。
ウェーハ１１，１２を絶縁層１３を介して重ね合せ接合
した。次いで図１（ｃ）に示すように室温から８００℃
に設定された熱処理炉中に１０〜１５ｃｍ／分の速度で
挿入し、窒素雰囲気中で８００℃から１０℃／分の速度
で昇温し、１１００℃に達したところで２時間維持し、
次いで４℃／分の速度で降温し、８００℃まで冷却した
後、１０〜１５ｃｍ／分の速度で炉から室温中に取り出
した。続いて図１（ｄ）に示すように、同じ窒素雰囲気
中で同様に昇温し、９００℃に達したところで２時間維
持し、次いで同様に降温した。 更に図１（ｅ）に示す
ように、シリコンウェーハ１２の表面を砥石で研削し、
続いて柔らかい研磨布で研磨し、絶縁層１３上に厚さ１
〜１０μｍのＳＯＩ層１２ａを形成した。
【００１５】＜比較例１＞ 図１（ｄ）に示す再熱処理を省略した以外は、実施例１
と同様にして絶縁層１３上にＳＯＩ層１２ａを形成し
た。
と同様にして絶縁層１３上にＳＯＩ層１２ａを形成し
た。
【００１６】＜評価＞ 実施例１の研削研磨加工したＳＯＩ基板と、比較例１の
研削研磨加工したＳＯＩ基板について、それぞれ二次イ
オン質量分析（Secondary Ion Mass Spectroscopy, Ｓ
ＩＭＳ）法にてそれぞれのＳＯＩ層１２ａ及び絶縁層１
３の一部に固溶している格子間酸素濃度を測定した。こ
れらのＳＩＭＳ法による測定結果を表１に示す。
研削研磨加工したＳＯＩ基板について、それぞれ二次イ
オン質量分析（Secondary Ion Mass Spectroscopy, Ｓ
ＩＭＳ）法にてそれぞれのＳＯＩ層１２ａ及び絶縁層１
３の一部に固溶している格子間酸素濃度を測定した。こ
れらのＳＩＭＳ法による測定結果を表１に示す。
【００１７】
【表１】
【００１８】ＳＩＭＳ法による測定結果及び表１から、
比較例１の接合界面における固溶限が１０17／ｃｍ3を
越えているのに対して、実施例１の接合界面における固
溶限は１０17／ｃｍ3以下であって、しかも絶縁層１３
の界面から０．１５μｍの領域のＳＯＩ層１２ａの酸素
濃度は０．５〜１．０×１０17／ｃｍ3の範囲にあるこ
とが判明した。
比較例１の接合界面における固溶限が１０17／ｃｍ3を
越えているのに対して、実施例１の接合界面における固
溶限は１０17／ｃｍ3以下であって、しかも絶縁層１３
の界面から０．１５μｍの領域のＳＯＩ層１２ａの酸素
濃度は０．５〜１．０×１０17／ｃｍ3の範囲にあるこ
とが判明した。
【００１９】
【発明の効果】以上述べたように、本発明のＳＯＩ基板
の製造方法によれば、熱処理して２枚のシリコンウェー
ハを貼り合わせた後に７００〜９００℃で再度熱処理を
行うことにより、絶縁層とＳＯＩ層との界面での酸素の
固溶限を低下させ、絶縁層に隣接する所定の領域のＳＯ
Ｉ層の酸素濃度を１０17／ｃｍ3以下にすることがで
き、結果として酸素に起因する結晶欠陥の発生が抑制さ
れた高品質のデバイス形成用のＳＯＩ層が絶縁層上に得
られる。
の製造方法によれば、熱処理して２枚のシリコンウェー
ハを貼り合わせた後に７００〜９００℃で再度熱処理を
行うことにより、絶縁層とＳＯＩ層との界面での酸素の
固溶限を低下させ、絶縁層に隣接する所定の領域のＳＯ
Ｉ層の酸素濃度を１０17／ｃｍ3以下にすることがで
き、結果として酸素に起因する結晶欠陥の発生が抑制さ
れた高品質のデバイス形成用のＳＯＩ層が絶縁層上に得
られる。
【００２０】また２枚のシリコンウェーハはＣＺ成長の
シリコンウェーハであるため、本発明のＳＯＩ基板は特
開平２−４６７７０号公報の半導体基板と異なり、接合
時にスリップを生じない。これにより本発明のＳＯＩ基
板は機械的強度が十分高く、量産性に優れる特長もあ
る。
シリコンウェーハであるため、本発明のＳＯＩ基板は特
開平２−４６７７０号公報の半導体基板と異なり、接合
時にスリップを生じない。これにより本発明のＳＯＩ基
板は機械的強度が十分高く、量産性に優れる特長もあ
る。
【図１】本発明実施例のＳＯＩ基板の製造方法を示す部
分断面図。
分断面図。
１１ 第１シリコンウェーハ １２ 第２シリコンウェーハ １２ａ ＳＯＩ層 １３ 絶縁層（シリコン酸化層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 降屋 久 埼玉県大宮市北袋町１丁目297番地 三 菱マテリアル株式会社中央研究所内 (56)参考文献 特開 平１−259539（ＪＰ，Ａ) 特開 平５−55230（ＪＰ，Ａ) 特開 平７−29782（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 ＣＺ法で引上げたシリコン結晶棒からそ
れぞれ作製されかつ酸素濃度がそれぞれ１．０〜１．５
×１０18／ｃｍ3の範囲にある第１シリコンウェーハ(1
1)と第２シリコンウェーハ(12)とを絶縁層(13)を介して
接合し、前記接合した第１及び第２シリコンウェーハ(1
1,12)を熱処理して貼り合わせた後、前記第１シリコン
ウェーハ(11)又は第２シリコンウェーハ(12)を所定の厚
さに研削研磨してデバイス形成用のＳＯＩ層(12a)とす
るＳＯＩ基板の製造方法において、 前記接合した第１及び第２シリコンウェーハ(11,12)を
１１００℃の温度で１〜３時間熱処理して貼り合わせた
後、研削前に前記貼り合わせた第１及び第２シリコンウ
ェーハ(11,12)を７００〜９００℃の温度範囲で２時間
再度熱処理することにより前記絶縁層(13)との界面から
０．１５μｍの領域のＳＯＩ層(12a)の酸素濃度を０．
５〜１．０×１０17／ｃｍ3の範囲にすることを特徴と
するＳＯＩ基板の製造方法。 - 【請求項２】 請求項１記載の製造方法により製造され
たＳＯＩ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18822594A JP3262945B2 (ja) | 1994-08-10 | 1994-08-10 | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18822594A JP3262945B2 (ja) | 1994-08-10 | 1994-08-10 | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855972A JPH0855972A (ja) | 1996-02-27 |
| JP3262945B2 true JP3262945B2 (ja) | 2002-03-04 |
Family
ID=16219973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18822594A Expired - Fee Related JP3262945B2 (ja) | 1994-08-10 | 1994-08-10 | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262945B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6224668B1 (en) * | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| JP2007134616A (ja) * | 2005-11-14 | 2007-05-31 | Nec Electronics Corp | Ｓｏｉ基板およびその製造方法 |
| JP5532754B2 (ja) * | 2009-08-27 | 2014-06-25 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-08-10 JP JP18822594A patent/JP3262945B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0855972A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
| US6222253B1 (en) | Buried oxide layer in silicon | |
| EP0553860B1 (en) | Process for preparing a semiconductor substrate | |
| US6350703B1 (en) | Semiconductor substrate and production method thereof | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| US7910455B2 (en) | Method for producing SOI wafer | |
| WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| TW201916251A (zh) | 形成絕緣體上矽基底的方法 | |
| JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
| JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3287524B2 (ja) | Ｓｏｉ基板の製造方法 | |
| EP1120819A1 (en) | Soi substrate and method for manufacturing the same | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| US7084459B2 (en) | SOI substrate | |
| JP3584945B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH09186306A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010711 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |