JP3528880B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JP3528880B2
JP3528880B2 JP12485495A JP12485495A JP3528880B2 JP 3528880 B2 JP3528880 B2 JP 3528880B2 JP 12485495 A JP12485495 A JP 12485495A JP 12485495 A JP12485495 A JP 12485495A JP 3528880 B2 JP3528880 B2 JP 3528880B2
Authority
JP
Japan
Prior art keywords
layer
silicon
polycrystalline silicon
soi
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12485495A
Other languages
English (en)
Other versions
JPH08316443A (ja
Inventor
俊一郎 石神
悦郎 森田
久 降屋
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP12485495A priority Critical patent/JP3528880B2/ja
Publication of JPH08316443A publication Critical patent/JPH08316443A/ja
Application granted granted Critical
Publication of JP3528880B2 publication Critical patent/JP3528880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は絶縁層を2つの多結晶シ
リコン層で挟むように2枚のシリコンウェーハを貼り合
わせるSOI(Silicon-On-Insulator)基板の製造方法
に関するものである。 【0002】 【従来の技術】近年、高集積CMOS(Complementary
Metal Oxide Semiconductor)、IC、高耐圧素子など
がSOI基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したSOI基板は、高集積CMO
Sの場合にはラッチアップ(寄生回路による異常発振現
象)の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このSOI基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
(以下、シリコン酸化層という)、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をCVD(Ch
emical Vapor Deposition)法により堆積させ、次いで
レーザーアニールによって単結晶化するZMR法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層(絶縁層)を形成し、
その表面側のシリコン層を活性領域とするSIMOX法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたSOI基板は、SOI層の結晶性が極めて
良好であることから、有望視されて来ている。 【0003】このシリコンウェーハの貼り合わせ法は、
具体的にはそれぞれ約600μmの2枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
酸素雰囲気中、1100℃で2時間貼り合わせ熱処理し
た後、2枚のシリコンウェーハの一方のシリコンウェー
ハの表面を砥石で研削し、更に研磨布で研磨してこのシ
リコンウェーハの厚さを約1〜10μmの範囲にし、こ
の研磨した側の厚さ約1〜10μmのシリコン層をデバ
イス形成用のSOI層としている。しかし、このSOI
基板のSOI層がデバイスプロセス中に重金属不純物に
より汚染された場合には、埋込みシリコン酸化層(絶縁
層)がゲッタリング源となって重金属不純物を捕捉した
後で、熱処理の進行に伴って結晶化した絶縁層が一旦捕
捉した重金属不純物をSOI層中に放出し再分布を生じ
易く、これに起因してSOI層の汚染による品質劣化が
生じることがあった。例えば図2に示すように、重金属
としてCuの汚染状況を調べると、絶縁層をピークとし
た、SOI層側と支持基板側の両方に再分布したような
Cu濃度曲線が得られる。 【0004】従来、この点を解決したSOI基板とし
て、デバイス形成用のSOI層内にゲッタリング源を有
するもの(特開平6−275525)や、支持基板内に
ゲッタリング源を有するもの(特開平7−29911)
が提案されている。前者のSOI基板はデバイス形成用
のSOI層と絶縁層との間に多結晶シリコン層が設けら
れる。また後者のSOI基板は支持基板となるシリコン
ウェーハの両面に多結晶シリコン、非晶質シリコン等か
らなるゲッタリング層を形成し、両面のゲッタリング層
上に絶縁層を形成し、一方の絶縁層に別の活性層となる
シリコンウェーハを接合した後、このシリコンウェーハ
を研削研磨してデバイス形成用のSOI層を形成したも
のである。 【0005】 【発明が解決しようとする課題】しかし、特開平6−2
75525号公報に示されるSOI基板及び特開平7−
29911号公報に示されるSOI基板においては、と
もに重金属不純物に対するゲッタリング源となり得る多
結晶シリコン層は1層しかないため、デバイスプロセス
中に取り込まれた重金属を不純物を全て捕捉し留めてお
くには不十分であると考えられる。即ち、プロセス中の
熱処理により多結晶粒界が回復した場合、捕捉から外れ
た重金属不純物がSOI層中や支持基板中に再分布する
ことが容易に起こり得るため、より多くの結晶粒界を有
することが望ましい。更に、デバイスの種類によっては
絶縁層の下の支持基板もトランジスタ構造の一部として
使用する場合があるので、図2に示すような濃度分布を
示す不純物に対しては、絶縁層の両側に1層ずつ、SO
I層用と支持基板用のゲッタリング層を計2層持ち合わ
せている構造が、最も理想的な構造であると考えられ
る。 【0006】本発明の目的は、十分大きいゲッタリング
能力を有しSOI層を重金属で汚染させないSOI基
製造方法を提供することにある。本発明の別の目的
は、2層の多結晶シリコン層で絶縁層を挟むことによ
り、支持基板も重金属で汚染されていないSOI基板の
製造方法を提供することにある。本発明の更に別の目的
は、2枚のシリコンウェーハの接着性が良好なSOI基
板の製造方法を提供することにある。 【0007】 【課題を解決するための手段】図1(a)〜図1(e)
に示すように、本発明のSOI基板10の製造方法は、
支持基板となる第1シリコンウェーハ11の表面に第1
多結晶シリコン層16を形成する工程と、活性層となる
第2シリコンウェーハ12の表面に第2多結晶シリコン
層17を形成する工程と、この多結晶シリコン層17上
に絶縁層13を熱酸化により形成する工程と、第1シリ
コンウェーハ11と第2シリコンウェーハ12とをSC
1の洗浄液で洗浄する工程と、第1シリコンウェーハ1
1と第2シリコンウェーハ12とを絶縁層13を2つの
多結晶シリコン層16,17で挟むように接合する工程
と、接合した第1及び第2シリコンウェーハ11,12
を熱処理して貼り合わせる工程と、第2シリコンウェー
ハ12を所定の厚さに研削研磨してデバイス形成用のS
OI層12aとする工程とを含む方法である。 【0008】以下、本発明を詳述する。本発明の第1及
び第2シリコンウェーハはCZ法、FZ法等の方法で、
ともに同一の方法により得られたシリコン単結晶棒から
作製される。図1(a)及び(b)に示すように、第1
シリコンウェーハ11及び第2シリコンウェーハ12の
片面にそれぞれ第1多結晶シリコン層16及び第2多結
晶シリコン層17がCVD法により形成される。これら
の多結晶シリコン層16又は17の厚さは約0.5〜約
2.0μmの範囲、好ましくは約0.5〜約1.0μm
の範囲にある。次いで図1(c)に示すように多結晶シ
リコン層17上に絶縁層13が形成される。絶縁層13
の厚さは約0.5〜約1.0μmの範囲、好ましくは約
0.5〜約0.6μmの範囲にある。この絶縁層13は
シリコン酸化層(SiO2層)であって、多結晶シリコ
ン層17を熱酸化することにより多結晶シリコン層17
上に形成される。次に、図1(d)に示すように2枚の
シリコンウェーハ11,12が絶縁層13を2つの多結
晶シリコン層16,17で挟むように接合される。接合
しようとする表面を活性化するために所定の洗浄液でシ
リコンウェーハ11,12を洗浄しておくことが好まし
い。接合した後の第1及び第2シリコンウェーハ11,
12を乾燥酸素(dryO2)雰囲気又は窒素(N2)雰
囲気中で1100℃の温度下、1〜3時間、好ましくは
2時間程度行う。図1(e)に示すように、一体化した
2枚のシリコンウェーハ11,12が放冷され室温にな
った後に、支持基板となる第2シリコンウェーハ12を
砥石で研削し、その後研磨布で研磨して、約1〜10μ
mの厚さの薄膜に加工する。これにより厚さ約1〜10
μmのデバイス形成用のSOI層12aが多結晶シリコ
ン層17上に得られる。 【0009】 【作用】2枚のシリコンウェーハの接合界面において絶
縁層13が2つの多結晶シリコン層16,17で挟まれ
るため、SOI基板10のSOI層12aがデバイスプ
ロセス中に重金属不純物により汚染された場合には、多
結晶シリコン層16及び17がゲッタリング源として作
用する。即ち、SOI層12a中の重金属不純物が絶縁
層13を通過して多結晶シリコン層16に捕捉されると
ともに多結晶シリコン層17にも捕捉される。また同様
に支持基板中11に導入され、接合界面近傍に存在する
重金属不純物が多結晶シリコン層17、及び絶縁層13
を通過して多結晶シリコン層16に捕捉される。従っ
て、これらのゲッタリング層を有さない場合には図2に
示したように絶縁層を中心として左右対称に凸型の分布
となる重金属不純物が、本発明のような構造とすること
により、SOI層及び支持基板側の両方のバルク中にお
いて再分布することがなく、高純度な結晶性を維持した
ままトランジスタ構造を作製することが可能となる。ま
た、単独に多結晶シリコン層をゲッタリング層として有
する場合に比較して、重金属不純物を捕捉する結晶粒界
が数多く存在するため、非常に大きなゲッタリング能力
を有している。 【0010】更に本発明のSOI基板10は、OH基の
数が単結晶シリコンウェーハ上の場合と同程度である多
結晶シリコン層16を介して活性層となるシリコンウェ
ーハ12を支持基板となるシリコンウェーハ11と接合
するため、絶縁層との貼り合わせに比較して両ウェーハ
の接着性が良好となる。 【0011】 【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 (a) サンプルの準備と多結晶シリコン層の形成 CZ法で引上げられたシリコン単結晶棒から切断され研
削研磨されたばかりの次の特性の2枚のシリコンウェー
ハを用意した。 直径: 5インチ 面方位: <100> 伝導型: P型(ドーパントとしてボロンを添加) 抵抗率: 約10Ωcm 厚さ: 約620μm 初期格子間酸素濃度:約1.5×1018/cm3(旧ASTM) 図1(a)及び(b)に示すように、2枚のシリコンウ
ェーハ11及び12のそれぞれの片面に次の条件で多結
晶シリコン層15をCVD法により形成した。 雰囲気: 0.1Torrの減圧雰囲気 使用ガス(流量): SiH4(0.1リットル/分) 温度: 620℃ 堆積速度: 65オングストローム/分 多結晶シリコン層16及び17はシリコンウェーハ11
及び12上にそれぞれ約0.5μmの厚さで形成され
た。 【0012】(b) 絶縁層の形成 図1(c)に示すように、多結晶シリコン層17を形成
したシリコンウェーハ12を湿潤酸素(wetO2)雰
囲気中、1000℃で3時間熱処理して厚さ0.5μm
のシリコン酸化層からなる絶縁層13を多結晶シリコン
層17上に形成した。 【0013】(c) 接合 図1(a)及び(c)に示すように、絶縁層13と多結
晶シリコン層17を積層したシリコンウェーハ12と多
結晶シリコン層16を積層したシリコンウェーハ11と
をそれぞれ比重0.9のNH4OHの水溶液と比重1.
1のH22水溶液とH2OとをNH4OH:H22:H2
O=1:2:7の容量比で混合して調製したSC1(St
andard Cleaning 1)の洗浄液で洗浄した後、両ウェー
ハ11,12を多結晶シリコン層16を接合面として重
ね合せ接合した。 【0014】(d) 貼り合わせ熱処理と研削研磨 図1(d)に示すように、室温から800℃に設定され
た熱処理炉中に10〜15cm/分の速度で挿入し、窒
素雰囲気中で800℃から10℃/分の速度で昇温し、
1100℃に達したところで2時間維持し、次いで4℃
/分の速度で降温し、800℃まで冷却した後、10〜
15cm/分の速度で炉から室温中に取出した。更に図
1(e)に示すように、シリコンウェーハ12の表面を
砥石で研削し、次いで柔らかい研磨布で研磨し、多結晶
シリコン層17上に厚さ1〜10μmのSOI層12a
を形成した。 【0015】 【発明の効果】以上述べたように、本発明によれば、絶
縁層を2つの多結晶シリコン層で挟むように2枚のシリ
コンウェーハと接合することにより、多結晶シリコン層
がゲッタリング源として作用し、デバイスプロセス中に
生じた重金属不純物は多結晶シリコン層に捕捉される。
このとき2つの多結晶シリコン層が絶縁層を挟むため、
重金属不純物がSOI層及び支持基板側に再分布せず、
高品質のデバイス形成用のSOI層が多結晶シリコン層
上に得られる。またSOI基板は、多結晶シリコン層を
介して活性層となるシリコンウェーハを支持基板となる
シリコンウェーハと接合するため、両ウェーハの接着性
が良好となる。
【図面の簡単な説明】 【図1】本発明のSOI基板の製造方法を示す部分断面
図。 【図2】従来の2枚のシリコンウェーハを接合したとき
のCu濃度曲線図 【符号の説明】 10 SOI基板 11 第1シリコンウェーハ 12 第2シリコンウェーハ 12a SOI層 13 絶縁層(シリコン酸化層) 16 第1多結晶シリコン層 17 第2多結晶シリコン層
フロントページの続き (56)参考文献 特開 平2−103950(JP,A) 特開 平3−250617(JP,A) 特開 平7−29911(JP,A) 特開 平2−58873(JP,A) 特開 平6−275525(JP,A) 特開 昭63−221633(JP,A) 特開 平6−163862(JP,A) 特開 平4−84431(JP,A) 特開 平3−123014(JP,A) 特開 平6−283693(JP,A) 特開 平4−85827(JP,A) 実開 平5−46028(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/322

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 支持基板となる第1シリコンウェーハ(1
    1)の表面に第1多結晶シリコン層(16)を形成する工程
    と、 活性層となる第2シリコンウェーハ(12)の表面に第2多
    結晶シリコン層(17)を形成する工程と、 前記第2多結晶シリコン層(17)上に絶縁層(13)を熱酸化
    により形成する工程と、前記第1シリコンウェーハ (11) と前記第2シリコンウェ
    ーハ (12) とをSC1の洗浄液で洗浄する工程と、 前記第1シリコンウェーハ(11)と前記第2シリコンウェ
    ーハ(12)とを前記絶縁層(13)を2つの多結晶シリコン層
    (16,17)で挟むように接合する工程と、 前記接合した第1及び第2シリコンウェーハ(11,12)を
    熱処理して貼り合わせる工程と、 前記第2シリコンウェーハ(12)を所定の厚さに研削研磨
    してデバイス形成用のSOI層(12a)とする工程とを含
    むSOI基板の製造方法。
JP12485495A 1995-05-24 1995-05-24 Soi基板の製造方法 Expired - Fee Related JP3528880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12485495A JP3528880B2 (ja) 1995-05-24 1995-05-24 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12485495A JP3528880B2 (ja) 1995-05-24 1995-05-24 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JPH08316443A JPH08316443A (ja) 1996-11-29
JP3528880B2 true JP3528880B2 (ja) 2004-05-24

Family

ID=14895745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12485495A Expired - Fee Related JP3528880B2 (ja) 1995-05-24 1995-05-24 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP3528880B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0991126B1 (en) 1997-12-09 2006-10-18 Seiko Epson Corporation Method of manufacturing an electrooptic device
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
JP2009260313A (ja) 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
CN102130038A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用离子注入制备绝缘体上硅材料的方法
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN105845548A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅衬底及其制造方法
CN105990215B (zh) * 2015-03-02 2019-04-26 北大方正集团有限公司 Soi基片的制作方法和soi基片

Also Published As

Publication number Publication date
JPH08316443A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
EP0719452B1 (en) Bonded wafer process incorporating diamond insulator
JP2806277B2 (ja) 半導体装置及びその製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
JPH05251292A (ja) 半導体装置の製造方法
US6214702B1 (en) Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby
US7910455B2 (en) Method for producing SOI wafer
US5897362A (en) Bonding silicon wafers
JP3528880B2 (ja) Soi基板の製造方法
JP4720163B2 (ja) Soiウェーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP3171322B2 (ja) Soi基板およびその製造方法
JP3412449B2 (ja) Soi基板の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JPH09162088A (ja) 半導体基板とその製造方法
JPH08316442A (ja) Soi基板及びその製造方法
JP3262190B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
JP3584945B2 (ja) Soi基板の製造方法
JP3452123B2 (ja) Soi基板の製造方法
JPH08321509A (ja) 半導体装置と、半導体装置およびその半導体基板の製法
JP3484961B2 (ja) Soi基板の製造方法
JP2004320050A (ja) Soi基板及びその製造方法
JPH11330437A (ja) Soi基板とその製造方法
JP3452122B2 (ja) Soi基板の製造方法
JPH04199632A (ja) Soiウエハ及びその製造方法
JP3262945B2 (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees