JPH08316442A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPH08316442A JPH08316442A JP12485395A JP12485395A JPH08316442A JP H08316442 A JPH08316442 A JP H08316442A JP 12485395 A JP12485395 A JP 12485395A JP 12485395 A JP12485395 A JP 12485395A JP H08316442 A JPH08316442 A JP H08316442A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- polycrystalline silicon
- soi
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 235000012431 wafers Nutrition 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000005304 joining Methods 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 2
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 12
- 238000005247 gettering Methods 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ゲッタリング能力を有しＳＯＩ層を重金属で
汚染させない。基板の構造から生じるデバイス特性への
悪影響を緩和し、基板の反りを防止する。２枚のウェー
ハの接着性及び絶縁層とＳＯＩ層との界面の連続性を良
好にする。 【構成】 活性層となる第２シリコンウェーハ１２の表
面に絶縁層１３を形成し、この絶縁層１３上に窒化珪素
層１４と多結晶シリコン層１５をこの順に形成し、この
多結晶シリコン層１５と窒化珪素層１４と絶縁層１３と
を形成したウェーハ１２を多結晶シリコン層１５を接合
面として支持基板となる第１シリコンウェーハ１１と接
合し、熱処理して貼り合わせた後、ウェーハ１２を所定
の厚さに研削研磨してデバイス形成用のＳＯＩ層１２ａ
とする。
汚染させない。基板の構造から生じるデバイス特性への
悪影響を緩和し、基板の反りを防止する。２枚のウェー
ハの接着性及び絶縁層とＳＯＩ層との界面の連続性を良
好にする。 【構成】 活性層となる第２シリコンウェーハ１２の表
面に絶縁層１３を形成し、この絶縁層１３上に窒化珪素
層１４と多結晶シリコン層１５をこの順に形成し、この
多結晶シリコン層１５と窒化珪素層１４と絶縁層１３と
を形成したウェーハ１２を多結晶シリコン層１５を接合
面として支持基板となる第１シリコンウェーハ１１と接
合し、熱処理して貼り合わせた後、ウェーハ１２を所定
の厚さに研削研磨してデバイス形成用のＳＯＩ層１２ａ
とする。
Description
【０００１】
【産業上の利用分野】本発明は絶縁層上にシリコン層
（以下、ＳＯＩ層という）を形成したＳＯＩ（Silicon-
On-Insulator）基板及び２枚のシリコンウェーハを絶縁
層、窒化珪素層及び多結晶シリコン層を介して貼り合わ
せるＳＯＩ基板の製造方法に関するものである。
（以下、ＳＯＩ層という）を形成したＳＯＩ（Silicon-
On-Insulator）基板及び２枚のシリコンウェーハを絶縁
層、窒化珪素層及び多結晶シリコン層を介して貼り合わ
せるＳＯＩ基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、高集積ＣＭＯＳ（Complementary
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、ＳＯＩ層の結晶性が極めて
良好であることから、有望視されて来ている。
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、ＳＯＩ層の結晶性が極めて
良好であることから、有望視されて来ている。
【０００３】このシリコンウェーハの貼り合わせ法は、
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
酸素雰囲気中、１１００℃で２時間貼り合わせ熱処理し
た後、２枚のシリコンウェーハの一方のシリコンウェー
ハの表面を砥石で研削し、更に研磨布で研磨してこのシ
リコンウェーハの厚さを約１〜１０μｍの範囲にし、こ
の研磨した側の厚さ約１〜１０μｍのシリコン層をデバ
イス形成用のＳＯＩ層としている。しかし、このＳＯＩ
基板のＳＯＩ層がデバイスプロセス中に重金属不純物に
より汚染された場合には、埋込みシリコン酸化層（絶縁
層）がゲッタリング源となって重金属不純物を捕捉した
後で、熱処理の進行に伴って結晶化した絶縁層が一旦捕
捉した重金属不純物をＳＯＩ層中に放出し再分布を生じ
易く、これに起因してＳＯＩ層の汚染による品質劣化が
生じることがあった。
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
酸素雰囲気中、１１００℃で２時間貼り合わせ熱処理し
た後、２枚のシリコンウェーハの一方のシリコンウェー
ハの表面を砥石で研削し、更に研磨布で研磨してこのシ
リコンウェーハの厚さを約１〜１０μｍの範囲にし、こ
の研磨した側の厚さ約１〜１０μｍのシリコン層をデバ
イス形成用のＳＯＩ層としている。しかし、このＳＯＩ
基板のＳＯＩ層がデバイスプロセス中に重金属不純物に
より汚染された場合には、埋込みシリコン酸化層（絶縁
層）がゲッタリング源となって重金属不純物を捕捉した
後で、熱処理の進行に伴って結晶化した絶縁層が一旦捕
捉した重金属不純物をＳＯＩ層中に放出し再分布を生じ
易く、これに起因してＳＯＩ層の汚染による品質劣化が
生じることがあった。
【０００４】従来、この点を解決したＳＯＩ基板とし
て、デバイス形成用のＳＯＩ層内にゲッタリング源を有
するもの（特開平６−２７５５２５）や、支持基板内に
ゲッタリング源を有するもの（特開平７−２９９１１）
が提案されている。前者のＳＯＩ基板はデバイス形成用
のＳＯＩ層と絶縁層との間に多結晶シリコン層が設けら
れる。また後者のＳＯＩ基板は支持基板となるシリコン
ウェーハの両面に多結晶シリコン、非晶質シリコン等か
らなるゲッタリング層を形成し、両面のゲッタリング層
上に絶縁層を形成し、一方の絶縁層に別の活性層となる
シリコンウェーハを接合した後、このシリコンウェーハ
を研削研磨してデバイス形成用のＳＯＩ層を形成したも
のである。
て、デバイス形成用のＳＯＩ層内にゲッタリング源を有
するもの（特開平６−２７５５２５）や、支持基板内に
ゲッタリング源を有するもの（特開平７−２９９１１）
が提案されている。前者のＳＯＩ基板はデバイス形成用
のＳＯＩ層と絶縁層との間に多結晶シリコン層が設けら
れる。また後者のＳＯＩ基板は支持基板となるシリコン
ウェーハの両面に多結晶シリコン、非晶質シリコン等か
らなるゲッタリング層を形成し、両面のゲッタリング層
上に絶縁層を形成し、一方の絶縁層に別の活性層となる
シリコンウェーハを接合した後、このシリコンウェーハ
を研削研磨してデバイス形成用のＳＯＩ層を形成したも
のである。
【０００５】
【発明が解決しようとする課題】しかし、特開平６−２
７５５２５号公報に示されるＳＯＩ基板には、単結晶シ
リコンよりも熱膨張係数がともに小さい絶縁層（ＳｉＯ
2層）及び多結晶シリコン層が支持基板となるシリコン
ウェーハ上に形成されるため、支持基板がデバイス形成
用のＳＯＩ層側で凸状に反りを生じ、次工程のパターン
形成のための露光工程において所望の素子パターンを形
成しにくい問題点があった。また、特開平７−２９９１
１号公報に示されるＳＯＩ基板には、第一にその表面に
吸着したＯＨ基の少ない絶縁層を接合面として支持基板
となるシリコンウェーハを活性層となるシリコンウェー
ハに接合するため、両ウェーハの接着性が悪く、また第
二に絶縁層とＳＯＩ層との界面の連続性が熱酸化による
Ｓｉと絶縁層との界面に比較して劣る等の問題点があっ
た。
７５５２５号公報に示されるＳＯＩ基板には、単結晶シ
リコンよりも熱膨張係数がともに小さい絶縁層（ＳｉＯ
2層）及び多結晶シリコン層が支持基板となるシリコン
ウェーハ上に形成されるため、支持基板がデバイス形成
用のＳＯＩ層側で凸状に反りを生じ、次工程のパターン
形成のための露光工程において所望の素子パターンを形
成しにくい問題点があった。また、特開平７−２９９１
１号公報に示されるＳＯＩ基板には、第一にその表面に
吸着したＯＨ基の少ない絶縁層を接合面として支持基板
となるシリコンウェーハを活性層となるシリコンウェー
ハに接合するため、両ウェーハの接着性が悪く、また第
二に絶縁層とＳＯＩ層との界面の連続性が熱酸化による
Ｓｉと絶縁層との界面に比較して劣る等の問題点があっ
た。
【０００６】本発明の目的は、ゲッタリング能力を有し
ＳＯＩ層を重金属で汚染させないＳＯＩ基板及びその製
造方法を提供することにある。本発明の別の目的は、基
板の構造から生じるデバイス特性への悪影響を緩和し、
かつ基板の反りを防止するＳＯＩ基板及びその製造方法
を提供することにある。本発明の更に別の目的は、２枚
のシリコンウェーハの接着性及び絶縁層とＳＯＩ層との
界面の連続性が良好なＳＯＩ基板及びその製造方法を提
供することにある。
ＳＯＩ層を重金属で汚染させないＳＯＩ基板及びその製
造方法を提供することにある。本発明の別の目的は、基
板の構造から生じるデバイス特性への悪影響を緩和し、
かつ基板の反りを防止するＳＯＩ基板及びその製造方法
を提供することにある。本発明の更に別の目的は、２枚
のシリコンウェーハの接着性及び絶縁層とＳＯＩ層との
界面の連続性が良好なＳＯＩ基板及びその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】図１（ｆ）に示すよう
に、本発明のＳＯＩ基板１０は支持基板となるシリコン
ウェーハ１１上に多結晶シリコン層１５と窒化珪素層１
４と絶縁層１３とがこの順に形成され、この絶縁層１３
上にデバイス形成用のＳＯＩ層１２ａが形成されたもの
である。また図１（ａ）〜図１（ｆ）に示すように、本
発明のＳＯＩ基板１０の製造方法は、活性層となる第２
シリコンウェーハ１２の表面に絶縁層１３を形成する工
程と、この絶縁層１３上に窒化珪素層１４を形成する工
程と、この窒化珪素層１４上に多結晶シリコン層１５を
形成する工程と、この多結晶シリコン層１５と窒化珪素
層１４と絶縁層１３とが形成された第２シリコンウェー
ハ１２を多結晶シリコン層１５を接合面として支持基板
となる第１シリコンウェーハ１１と接合する工程と、接
合した第１及び第２シリコンウェーハ１１，１２を熱処
理して貼り合わせる工程と、第２シリコンウェーハ１２
を所定の厚さに研削研磨してデバイス形成用のＳＯＩ層
１２ａとする工程とを含む方法である。
に、本発明のＳＯＩ基板１０は支持基板となるシリコン
ウェーハ１１上に多結晶シリコン層１５と窒化珪素層１
４と絶縁層１３とがこの順に形成され、この絶縁層１３
上にデバイス形成用のＳＯＩ層１２ａが形成されたもの
である。また図１（ａ）〜図１（ｆ）に示すように、本
発明のＳＯＩ基板１０の製造方法は、活性層となる第２
シリコンウェーハ１２の表面に絶縁層１３を形成する工
程と、この絶縁層１３上に窒化珪素層１４を形成する工
程と、この窒化珪素層１４上に多結晶シリコン層１５を
形成する工程と、この多結晶シリコン層１５と窒化珪素
層１４と絶縁層１３とが形成された第２シリコンウェー
ハ１２を多結晶シリコン層１５を接合面として支持基板
となる第１シリコンウェーハ１１と接合する工程と、接
合した第１及び第２シリコンウェーハ１１，１２を熱処
理して貼り合わせる工程と、第２シリコンウェーハ１２
を所定の厚さに研削研磨してデバイス形成用のＳＯＩ層
１２ａとする工程とを含む方法である。
【０００８】以下、本発明を詳述する。本発明の第１及
び第２シリコンウェーハはＣＺ法、ＦＺ法等の方法で、
ともに同一の方法により得られたシリコン単結晶棒から
作製される。図１（ａ）に示すように、絶縁層１３は第
２シリコンウェーハ１２の片面に形成される。絶縁層１
３の厚さは約０．５〜約１．０μｍの範囲、好ましくは
約０．５〜約０．６μｍの範囲にある。この絶縁層１３
はシリコン酸化層（ＳｉＯ2層）であって、シリコンウ
ェーハ１２を熱酸化することにより、或いはＣＶＤ法に
よりウェーハ１２の片面に形成される。次に、図１
（ｂ）に示すように絶縁層１３上には窒化珪素（Ｓｉ3
Ｎ4）層１４がＣＶＤ法により形成される。この窒化珪
素層１４の厚さは約０．０１〜約０．５μｍの範囲、好
ましくは約０．０５〜約０．１μｍの範囲にある。また
図１（ｃ）に示すように窒化珪素層１４上には多結晶シ
リコン層１５がＣＶＤ法により形成される。この多結晶
シリコン層１５の厚さは約０．５〜約２．０μｍの範
囲、好ましくは約０．５〜約１．０μｍの範囲にある。
び第２シリコンウェーハはＣＺ法、ＦＺ法等の方法で、
ともに同一の方法により得られたシリコン単結晶棒から
作製される。図１（ａ）に示すように、絶縁層１３は第
２シリコンウェーハ１２の片面に形成される。絶縁層１
３の厚さは約０．５〜約１．０μｍの範囲、好ましくは
約０．５〜約０．６μｍの範囲にある。この絶縁層１３
はシリコン酸化層（ＳｉＯ2層）であって、シリコンウ
ェーハ１２を熱酸化することにより、或いはＣＶＤ法に
よりウェーハ１２の片面に形成される。次に、図１
（ｂ）に示すように絶縁層１３上には窒化珪素（Ｓｉ3
Ｎ4）層１４がＣＶＤ法により形成される。この窒化珪
素層１４の厚さは約０．０１〜約０．５μｍの範囲、好
ましくは約０．０５〜約０．１μｍの範囲にある。また
図１（ｃ）に示すように窒化珪素層１４上には多結晶シ
リコン層１５がＣＶＤ法により形成される。この多結晶
シリコン層１５の厚さは約０．５〜約２．０μｍの範
囲、好ましくは約０．５〜約１．０μｍの範囲にある。
【０００９】次いで図１（ｄ）及び（ｅ）に示すよう
に、この第２シリコンウェーハ１２が多結晶シリコン層
１５を接合面として、支持基板となる第１シリコンウェ
ーハ１１と接合される。接合しようとする表面を活性化
するために所定の洗浄液でシリコンウェーハ１１，１２
を洗浄しておくことが好ましい。図１（ｅ）に示すよう
に接合した後の第１及び第２シリコンウェーハ１１，１
２を乾燥酸素（ｄｒｙＯ2）雰囲気又は窒素（Ｎ2）雰囲
気中で１１００℃の温度下、１〜３時間、好ましくは２
時間程度行う。図１（ｆ）に示すように、一体化した２
枚のシリコンウェーハ１１，１２が放冷され室温になっ
た後に、支持基板となる第２シリコンウェーハ１２を砥
石で研削し、その後研磨布で研磨して、約１〜１０μｍ
の厚さの薄膜に加工する。これにより厚さ約１〜１０μ
ｍのデバイス形成用のＳＯＩ層１２ａが絶縁層１３上に
得られる。
に、この第２シリコンウェーハ１２が多結晶シリコン層
１５を接合面として、支持基板となる第１シリコンウェ
ーハ１１と接合される。接合しようとする表面を活性化
するために所定の洗浄液でシリコンウェーハ１１，１２
を洗浄しておくことが好ましい。図１（ｅ）に示すよう
に接合した後の第１及び第２シリコンウェーハ１１，１
２を乾燥酸素（ｄｒｙＯ2）雰囲気又は窒素（Ｎ2）雰囲
気中で１１００℃の温度下、１〜３時間、好ましくは２
時間程度行う。図１（ｆ）に示すように、一体化した２
枚のシリコンウェーハ１１，１２が放冷され室温になっ
た後に、支持基板となる第２シリコンウェーハ１２を砥
石で研削し、その後研磨布で研磨して、約１〜１０μｍ
の厚さの薄膜に加工する。これにより厚さ約１〜１０μ
ｍのデバイス形成用のＳＯＩ層１２ａが絶縁層１３上に
得られる。
【００１０】
【作用】２枚のシリコンウェーハの接合界面に絶縁層１
３と窒化珪素層１４と多結晶シリコン層１５が積層され
るため、ＳＯＩ基板１０のＳＯＩ層１２ａがデバイスプ
ロセス中に重金属不純物により汚染された場合には、多
結晶シリコン層１５がゲッタリング源として作用する。
即ち、ＳＯＩ層１２ａ中の重金属不純物が絶縁層１３及
び窒化珪素層１４を通過して多結晶シリコン層１５に捕
捉される。重金属不純物を捕捉した多結晶シリコン層１
５は絶縁層１３を挟んでＳＯＩ層１２ａの反対側にある
ため、この重金属不純物はＳＯＩ層１２ａ中に再分布し
ない。
３と窒化珪素層１４と多結晶シリコン層１５が積層され
るため、ＳＯＩ基板１０のＳＯＩ層１２ａがデバイスプ
ロセス中に重金属不純物により汚染された場合には、多
結晶シリコン層１５がゲッタリング源として作用する。
即ち、ＳＯＩ層１２ａ中の重金属不純物が絶縁層１３及
び窒化珪素層１４を通過して多結晶シリコン層１５に捕
捉される。重金属不純物を捕捉した多結晶シリコン層１
５は絶縁層１３を挟んでＳＯＩ層１２ａの反対側にある
ため、この重金属不純物はＳＯＩ層１２ａ中に再分布し
ない。
【００１１】また図２（ａ）に示すように、単結晶シリ
コンからなるウェーハ１２上にこれよりも熱膨張係数が
小さい絶縁層（ＳｉＯ2層）１３を積層して室温まで冷
却すると、基板結晶格子中の絶縁層側で引張応力が働い
てウェーハ１２が凸状に反る傾向がある。図２（ｂ）に
示すように、ウェーハ１２上に窒化珪素（Ｓｉ3Ｎ4）層
１４を積層して室温まで冷却すると、基板結晶格子中の
窒化珪素層側で圧縮応力が働いてウェーハ１２が凹状に
反る傾向がある。また図２（ｃ）に示すように、ウェー
ハ１２上にこれよりも熱膨張係数が小さい多結晶シリコ
ン層１５を積層して室温まで冷却すると、多結晶シリコ
ン層側で引張応力が働いてウェーハ１２が凸状に反る傾
向がある。この結果、図２（ｄ）及び図１（ｃ）に示す
ように、ウェーハ１２上で絶縁層１３と窒化珪素（Ｓｉ
3Ｎ4）層１４と多結晶シリコン層１５とをこの順に積層
した後熱処理すると、ウェーハ１２上での引張応力と圧
縮応力が相殺されてウェーハ１２は反らずに平坦にな
る。
コンからなるウェーハ１２上にこれよりも熱膨張係数が
小さい絶縁層（ＳｉＯ2層）１３を積層して室温まで冷
却すると、基板結晶格子中の絶縁層側で引張応力が働い
てウェーハ１２が凸状に反る傾向がある。図２（ｂ）に
示すように、ウェーハ１２上に窒化珪素（Ｓｉ3Ｎ4）層
１４を積層して室温まで冷却すると、基板結晶格子中の
窒化珪素層側で圧縮応力が働いてウェーハ１２が凹状に
反る傾向がある。また図２（ｃ）に示すように、ウェー
ハ１２上にこれよりも熱膨張係数が小さい多結晶シリコ
ン層１５を積層して室温まで冷却すると、多結晶シリコ
ン層側で引張応力が働いてウェーハ１２が凸状に反る傾
向がある。この結果、図２（ｄ）及び図１（ｃ）に示す
ように、ウェーハ１２上で絶縁層１３と窒化珪素（Ｓｉ
3Ｎ4）層１４と多結晶シリコン層１５とをこの順に積層
した後熱処理すると、ウェーハ１２上での引張応力と圧
縮応力が相殺されてウェーハ１２は反らずに平坦にな
る。
【００１２】更に本発明のＳＯＩ基板１０は、ＯＨ基の
数が単結晶シリコンウェーハ上の場合と同程度である多
結晶シリコン層１５を介して活性層となるシリコンウェ
ーハ１２を支持基板となるシリコンウェーハ１１と接合
するため、絶縁層との貼り合わせに比較して両ウェーハ
の接着性が良好となる。また絶縁層１３とＳＯＩ層１２
ａとの界面は接合界面でないため、これらの層の連続性
に優れる。
数が単結晶シリコンウェーハ上の場合と同程度である多
結晶シリコン層１５を介して活性層となるシリコンウェ
ーハ１２を支持基板となるシリコンウェーハ１１と接合
するため、絶縁層との貼り合わせに比較して両ウェーハ
の接着性が良好となる。また絶縁層１３とＳＯＩ層１２
ａとの界面は接合界面でないため、これらの層の連続性
に優れる。
【００１３】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 (a) サンプルの準備と絶縁膜の形成 ＣＺ法で引上げられたシリコン単結晶棒から切断され研
削研磨されたばかりの次の特性の２枚のシリコンウェー
ハを用意した。 直径： ５インチ 面方位： ＜１００＞ 伝導型： Ｐ型（ドーパントとしてボロンを添加） 抵抗率： 約１０Ωｃｍ 厚さ： 約６２０μｍ 初期格子間酸素濃度：約１．５×１０18／ｃｍ3（旧ＡＳＴＭ） 図１（ａ）に示すように、その内の１枚のシリコンウェ
ーハ１２の片面にウェーハ１２を湿潤酸素（ｗｅｔ
Ｏ2）雰囲気中、１０００℃で３時間熱処理して厚さ
０．５μｍのシリコン酸化層からなる絶縁層１３を形成
した。
く説明する。 (a) サンプルの準備と絶縁膜の形成 ＣＺ法で引上げられたシリコン単結晶棒から切断され研
削研磨されたばかりの次の特性の２枚のシリコンウェー
ハを用意した。 直径： ５インチ 面方位： ＜１００＞ 伝導型： Ｐ型（ドーパントとしてボロンを添加） 抵抗率： 約１０Ωｃｍ 厚さ： 約６２０μｍ 初期格子間酸素濃度：約１．５×１０18／ｃｍ3（旧ＡＳＴＭ） 図１（ａ）に示すように、その内の１枚のシリコンウェ
ーハ１２の片面にウェーハ１２を湿潤酸素（ｗｅｔ
Ｏ2）雰囲気中、１０００℃で３時間熱処理して厚さ
０．５μｍのシリコン酸化層からなる絶縁層１３を形成
した。
【００１４】(b) 窒化珪素層の形成 図１（ｂ）に示すように絶縁層１３上に次の条件で窒化
珪素（Ｓｉ3Ｎ4）層１４をＣＶＤ法により形成した。 雰囲気： ０．４Ｔｏｒｒの減圧雰囲気 使用ガス（流量）： ＳｉＨ2Ｃｌ2（０．０７５リットル／分） ＮＨ3 （１．０リットル／分） 温度： ７７５℃ 堆積速度： ３０オングストローム／分 窒化珪素層１４は絶縁層１３上に約０．１μｍの厚さで
形成された。
珪素（Ｓｉ3Ｎ4）層１４をＣＶＤ法により形成した。 雰囲気： ０．４Ｔｏｒｒの減圧雰囲気 使用ガス（流量）： ＳｉＨ2Ｃｌ2（０．０７５リットル／分） ＮＨ3 （１．０リットル／分） 温度： ７７５℃ 堆積速度： ３０オングストローム／分 窒化珪素層１４は絶縁層１３上に約０．１μｍの厚さで
形成された。
【００１５】(c) 多結晶シリコン層の形成 図１（ｃ）に示すように窒化珪素層１４上に次の条件で
多結晶シリコン層１５をＣＶＤ法により形成した。 雰囲気： ０．１Ｔｏｒｒの減圧雰囲気 使用ガス（流量）： ＳｉＨ4（０．１リットル／分） 温度： ６２０℃ 堆積速度： ６５オングストローム／分 多結晶シリコン層１５は窒化珪素層１４上に約０．５μ
ｍの厚さで形成された。
多結晶シリコン層１５をＣＶＤ法により形成した。 雰囲気： ０．１Ｔｏｒｒの減圧雰囲気 使用ガス（流量）： ＳｉＨ4（０．１リットル／分） 温度： ６２０℃ 堆積速度： ６５オングストローム／分 多結晶シリコン層１５は窒化珪素層１４上に約０．５μ
ｍの厚さで形成された。
【００１６】(d) 接合 図１（ｃ）及び（ｄ）に示すように、絶縁層１３と窒化
珪素層１４と多結晶シリコン層１５を積層したシリコン
ウェーハ１２ともう１枚のシリコンウェーハ１１とをそ
れぞれ比重０．９のＮＨ4ＯＨの水溶液と比重１．１の
Ｈ2Ｏ2水溶液とＨ2ＯとをＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：２：７の容量比で混合して調製したＳＣ１（Standa
rd Cleaning 1）の洗浄液で洗浄した後、両ウェーハ１
１，１２を多結晶シリコン層１５を接合面として重ね合
せ接合した。
珪素層１４と多結晶シリコン層１５を積層したシリコン
ウェーハ１２ともう１枚のシリコンウェーハ１１とをそ
れぞれ比重０．９のＮＨ4ＯＨの水溶液と比重１．１の
Ｈ2Ｏ2水溶液とＨ2ＯとをＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：２：７の容量比で混合して調製したＳＣ１（Standa
rd Cleaning 1）の洗浄液で洗浄した後、両ウェーハ１
１，１２を多結晶シリコン層１５を接合面として重ね合
せ接合した。
【００１７】(e) 貼り合わせ熱処理と研削研磨 図１（ｅ）に示すように、室温から８００℃に設定され
た熱処理炉中に１０〜１５ｃｍ／分の速度で挿入し、窒
素雰囲気中で８００℃から１０℃／分の速度で昇温し、
１１００℃に達したところで２時間維持し、次いで４℃
／分の速度で降温し、８００℃まで冷却した後、１０〜
１５ｃｍ／分の速度で炉から室温中に取出した。更に図
１（ｆ）に示すように、シリコンウェーハ１２の表面を
砥石で研削し、次いで柔らかい研磨布で研磨し、絶縁層
１３上に厚さ１〜１０μｍのＳＯＩ層１２ａを形成し
た。
た熱処理炉中に１０〜１５ｃｍ／分の速度で挿入し、窒
素雰囲気中で８００℃から１０℃／分の速度で昇温し、
１１００℃に達したところで２時間維持し、次いで４℃
／分の速度で降温し、８００℃まで冷却した後、１０〜
１５ｃｍ／分の速度で炉から室温中に取出した。更に図
１（ｆ）に示すように、シリコンウェーハ１２の表面を
砥石で研削し、次いで柔らかい研磨布で研磨し、絶縁層
１３上に厚さ１〜１０μｍのＳＯＩ層１２ａを形成し
た。
【００１８】
【発明の効果】以上述べたように、本発明によれば、絶
縁層を有するシリコンウェーハを窒化珪素層及び多結晶
シリコン層を介して支持基板となるシリコンウェーハと
接合することにより、多結晶シリコン層がゲッタリング
源として作用し、デバイスプロセス中に生じた重金属不
純物は多結晶シリコン層に捕捉される。このとき多結晶
シリコン層が絶縁層を挟んでＳＯＩ層の反対側にあるた
め、重金属不純物がＳＯＩ層に再分布せず、高品質のデ
バイス形成用のＳＯＩ層が絶縁層上に得られる。またＳ
ＯＩ基板は、窒化珪素層の存在により反りが防止される
とともに、多結晶シリコン層を介して活性層となるシリ
コンウェーハを支持基板となるシリコンウェーハと接合
するため、両ウェーハの接着性が良好となり、絶縁層と
ＳＯＩ層との連続性に優れる。
縁層を有するシリコンウェーハを窒化珪素層及び多結晶
シリコン層を介して支持基板となるシリコンウェーハと
接合することにより、多結晶シリコン層がゲッタリング
源として作用し、デバイスプロセス中に生じた重金属不
純物は多結晶シリコン層に捕捉される。このとき多結晶
シリコン層が絶縁層を挟んでＳＯＩ層の反対側にあるた
め、重金属不純物がＳＯＩ層に再分布せず、高品質のデ
バイス形成用のＳＯＩ層が絶縁層上に得られる。またＳ
ＯＩ基板は、窒化珪素層の存在により反りが防止される
とともに、多結晶シリコン層を介して活性層となるシリ
コンウェーハを支持基板となるシリコンウェーハと接合
するため、両ウェーハの接着性が良好となり、絶縁層と
ＳＯＩ層との連続性に優れる。
【図１】本発明のＳＯＩ基板の製造方法を示す部分断面
図。
図。
【図２】活性層となるシリコンウェーハの片面に絶縁
層、窒化珪素層又は多結晶シリコン層を積層したときの
ウェーハの反り状況を示す部分断面図。
層、窒化珪素層又は多結晶シリコン層を積層したときの
ウェーハの反り状況を示す部分断面図。
１０ ＳＯＩ基板 １１ 第１シリコンウェーハ １２ 第２シリコンウェーハ １２ａ ＳＯＩ層 １３ 絶縁層（シリコン酸化層） １４ 窒化珪素層（Ｓｉ3Ｎ4層） １５ 多結晶シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 降屋 久 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (2)
- 【請求項１】 支持基板となるシリコンウェーハ(11)上
に多結晶シリコン層(15)と窒化珪素層(14)と絶縁層(13)
とがこの順に形成され、前記絶縁層(13)上にデバイス形
成用のＳＯＩ層(12a)が形成されたＳＯＩ基板。 - 【請求項２】 活性層となる第２シリコンウェーハ(12)
の表面に絶縁層(13)を形成する工程と、 前記絶縁層(13)上に窒化珪素層(14)を形成する工程と、 前記窒化珪素層(14)上に多結晶シリコン層(15)を形成す
る工程と、 前記多結晶シリコン層(15)と窒化珪素層(14)と絶縁層(1
3)とが形成された第２シリコンウェーハ(12)を前記多結
晶シリコン層(15)を接合面として支持基板となる第１シ
リコンウェーハ(11)と接合する工程と、 前記接合した第１及び第２シリコンウェーハ(11,12)を
熱処理して貼り合わせ る工程と、前記第２シリコンウェーハ(12)を所定の厚さ
に研削研磨してデバイス形成用のＳＯＩ層(12a)とする
工程とを含むＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485395A JPH08316442A (ja) | 1995-05-24 | 1995-05-24 | Ｓｏｉ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485395A JPH08316442A (ja) | 1995-05-24 | 1995-05-24 | Ｓｏｉ基板及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004190578A Division JP2004320050A (ja) | 2004-06-29 | 2004-06-29 | Ｓｏｉ基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316442A true JPH08316442A (ja) | 1996-11-29 |
Family
ID=14895720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12485395A Withdrawn JPH08316442A (ja) | 1995-05-24 | 1995-05-24 | Ｓｏｉ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316442A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917193A1 (en) * | 1997-11-10 | 1999-05-19 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| KR100398305B1 (ko) * | 2000-09-01 | 2003-09-19 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 ｓｏｉ 기판 |
| JP2006245067A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Corp | アクティブマトリクス基板用中間生成物、アクティブマトリクス基板の製造方法及びアクティブマトリクス基板 |
| JP2011258751A (ja) * | 2010-06-09 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2021034586A (ja) * | 2019-08-26 | 2021-03-01 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
-
1995
- 1995-05-24 JP JP12485395A patent/JPH08316442A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917193A1 (en) * | 1997-11-10 | 1999-05-19 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| US6323109B1 (en) | 1997-11-10 | 2001-11-27 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| KR100398305B1 (ko) * | 2000-09-01 | 2003-09-19 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 ｓｏｉ 기판 |
| US6661065B2 (en) | 2000-09-01 | 2003-12-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and SOI substrate |
| JP2006245067A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Corp | アクティブマトリクス基板用中間生成物、アクティブマトリクス基板の製造方法及びアクティブマトリクス基板 |
| JP4693439B2 (ja) * | 2005-02-28 | 2011-06-01 | 株式会社東芝 | アクティブマトリクス基板の製造方法 |
| JP2011258751A (ja) * | 2010-06-09 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2021034586A (ja) * | 2019-08-26 | 2021-03-01 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US20060049399A1 (en) | Germanium-on-insulator fabrication utilizing wafer bonding | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| US7910455B2 (en) | Method for producing SOI wafer | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4720163B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5009124B2 (ja) | 半導体基板の製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| CN101371348B (zh) | 玻璃和玻璃-陶瓷上锗结构 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3584945B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0729911A (ja) | 半導体基板とその製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH10256263A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH08321509A (ja) | 半導体装置と、半導体装置およびその半導体基板の製法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH11307470A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040702 |