KR20230065995A - Soi 웨이퍼의 제조방법 및 soi 웨이퍼 - Google Patents

Soi 웨이퍼의 제조방법 및 soi 웨이퍼 Download PDF

Info

Publication number
KR20230065995A
KR20230065995A KR1020237008165A KR20237008165A KR20230065995A KR 20230065995 A KR20230065995 A KR 20230065995A KR 1020237008165 A KR1020237008165 A KR 1020237008165A KR 20237008165 A KR20237008165 A KR 20237008165A KR 20230065995 A KR20230065995 A KR 20230065995A
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
soi
base wafer
silicon oxide
Prior art date
Application number
KR1020237008165A
Other languages
English (en)
Inventor
이사오 요코카와
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20230065995A publication Critical patent/KR20230065995A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 도펀트를 포함하는 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화로 형성하는 공정과, 본드 웨이퍼의 주면과 베이스 웨이퍼의 제1 주면을 실리콘산화막을 개재하여 첩합하는 공정을 포함하고, 열산화공정 전에, 베이스 웨이퍼의 제2 주면 상에 CVD 절연막을 형성하는 공정과, 베이스 웨이퍼의 제1 주면 상에 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하는 공정을 추가로 포함하고, 열산화공정에서, 배리어 실리콘층을 열산화하여 배리어 실리콘산화막을 얻고, 첩합공정에서, 본드 웨이퍼와 베이스 웨이퍼를 실리콘산화막의 일부인 배리어 실리콘산화막을 개재하여 첩합하는 SOI 웨이퍼의 제조방법이다. 이에 따라, 베이스 웨이퍼의 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법이 제공된다.

Description

SOI 웨이퍼의 제조방법 및 SOI 웨이퍼
본 발명은, SOI 웨이퍼의 제조방법 및 SOI 웨이퍼에 관한 것이다.
반도체 소자용의 웨이퍼의 하나로서, 절연막인 실리콘산화막의 위에 실리콘층(이하, SOI층이라고 부르는 경우가 있다)을 형성한 SOI(Silicon On Insulator) 웨이퍼가 있다. 이 SOI 웨이퍼는, 디바이스 제작영역이 되는 기판 표층부의 SOI층이 매립절연층(매립산화막(BOX층))에 의해 기판 내부와 전기적으로 분리되어 있기 때문에, 기생용량이 작고, 내방사성 능력이 높은 등의 특징을 갖는다. 그 때문에, SOI 웨이퍼는, 고속 및 저소비전력에서의 동작의 실현, 그리고 소프트에러 방지 등의 효과가 기대되어, 고성능 반도체 소자용의 기판으로서 유망시되고 있다.
이 SOI 웨이퍼를 제조하는 대표적인 방법으로서, 웨이퍼 첩합법이나 SIMOX법을 들 수 있다. 웨이퍼 첩합법은, 예를 들어 2매의 실리콘 단결정 웨이퍼 중의 적어도 일방의 표면에 열산화막을 형성한 후, 이 형성한 열산화막을 개재하여 2매의 웨이퍼를 밀착시키고, 결합 열처리를 실시함으로써 결합력을 높이고, 그 후에 편방의 웨이퍼(SOI층을 형성하는 웨이퍼(이하, 본드 웨이퍼))를 경면연마 등에 의해 박막화함으로써 SOI 웨이퍼를 제조하는 방법이다. 또한, 이 박막화의 방법으로는, 본드 웨이퍼를 원하는 두께까지 연삭, 연마하는 방법이나, 본드 웨이퍼의 내부에 수소이온 또는 희가스이온의 적어도 1종류를 주입하여 이온주입층을 형성해 두고, 형성한 이온주입층을 박리면으로 하여 본드 웨이퍼를 박리하여, 박막화된 SOI층을 얻는 이온주입박리법이라고 불리는 방법 등이 있다.
한편, SIMOX법은, 단결정 실리콘기판의 내부에 산소를 이온주입하고, 그 후에 고온 열처리(산화막형성 열처리)를 행하여 주입한 산소와 실리콘을 반응시켜 BOX층을 형성함으로써 SOI 웨이퍼를 제조하는 방법이다.
상기 대표적인 2개의 수법 중, 웨이퍼 첩합법은, 제작되는 SOI층이나 BOX층의 두께를 자유롭게 설정할 수 있다는 우위성이 있기 때문에, 다양한 디바이스 용도로 적용하는 것이 가능하다.
그 중에서도 이온주입박리법은, 제작되는 SOI층의 막두께균일성을 매우 우수한 것으로 할 수 있기 때문에, 최근, 활발하게 사용되게 되었다.
한편, SOI 웨이퍼의 휨을 억제하거나, 게터링 능력을 높이기 위해, 특허문헌 1 및 2에 기재되어 있는 바와 같이, 보론이 고농도로 도프된 베이스 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 것이 종종 행해지고 있다.
이러한 보론이 고농도로 도프된 베이스 웨이퍼를, 상기 이온주입박리법에 적용하는 경우에 있어서, 예를 들어, 2μm 이상과 같은 두꺼운 매립절연층을 형성한 것이 요구되는 경우가 있다. 이 경우, 본드 웨이퍼에 두꺼운 산화막을 형성하여 첩합하려고 하면, 이온주입에너지를 매우 크게 할 필요가 생기거나, 제작되는 SOI 웨이퍼의 휨이 커진다는 문제가 있기 때문에, 베이스 웨이퍼측에 두꺼운 산화막을 형성하여 본드 웨이퍼와 첩합할 필요가 있다.
그때, 보론이 고농도로 도프된 베이스 웨이퍼를 열산화하여 두꺼운 산화막을 형성하기 때문에, 이 열산화막 중에 다량의 보론이 포함되는 결과가 되어, 이온주입박리법에 의한 박막화 후의 SOI 웨이퍼에 대하여, 결합 열처리나 평탄화 열처리, 혹은 에피택셜성장 등의 고온의 열처리를 실시할 때에, SOI 웨이퍼 이면의 열산화막에 포함된 보론이 외방확산하여 SOI층을 도펀트오염시킨다는 문제(이른바 오토도프)가 있었다. 이러한 오토도프가 발생하면, SOI층의 도전형이나 저항률이 변화하는 결과가 된다.
동일한 문제는, 예를 들어 연삭·연마 등의 다른 박막화수법을 이용한 경우여도, 박막화 후에 SOI층 상에 에피택셜성장을 행하여 SOI층을 후막화하는 열처리나, SOI 웨이퍼를 이용한 디바이스 제조프로세스 중의 열처리에 의해서도 발생하고 있었다.
이러한 문제점에 대하여, 본 발명자는, 특허문헌 3에 있어서, 베이스 웨이퍼의 열산화공정보다 전에, 베이스 웨이퍼의 첩합면과는 반대측의 면에 CVD 절연막을 형성함으로써, SOI층의 도펀트오염과 휨을 동시에 저감하는 방법을 제안하였다.
그러나, 이 방법을 이용해도 SOI층의 도펀트오염에 대해서는, 충분히 억제할 수 없는 경우가 있는 것이 판명되었다.
일본특허공개 H5-226620호 공보 일본특허공개 H8-37286호 공보 일본특허공개 2008-294045호 공보
특허문헌 3에 기재된 방법의 상기 문제의 원인에 대하여 본 발명자가 예의검토한 결과, SOI층의 도펀트오염은, 베이스 웨이퍼의 이면산화막으로부터의 외방확산이 주된 발생원이나, 이것 이외에도, SOI 웨이퍼의 매립산화막으로부터의 고상확산에 의해서도 발생하는 것이 명백해졌다.
본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법, 및 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있는 SOI 웨이퍼를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, 적어도,
웨이퍼 전체에 도펀트를 함유하고 또한 제1 주면 및 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지는 베이스 웨이퍼와, 상기 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어지는 본드 웨이퍼를 준비하는 공정과,
상기 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하는 열산화공정과,
상기 본드 웨이퍼의 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 베이스 웨이퍼 상의 상기 실리콘산화막을 개재하여 첩합하는 첩합공정과,
상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 박막화공정
을 포함하는 SOI 웨이퍼의 제조방법으로서,
상기 베이스 웨이퍼의 열산화공정보다 전에,
상기 베이스 웨이퍼의 상기 제2 주면 상에 CVD 절연막을 형성하는 공정과,
상기 베이스 웨이퍼의 상기 제1 주면 상에 상기 베이스 웨이퍼의 상기 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하는 공정
을 추가로 포함하고,
상기 열산화공정에 있어서, 상기 배리어 실리콘층을 열산화하여, 상기 실리콘산화막의 일부로서의 배리어 실리콘산화막을 얻고,
상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 실리콘산화막의 일부인 상기 배리어 실리콘산화막을 개재하여 첩합하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이러한 본 발명의 SOI 웨이퍼의 제조방법에서는, 첩합공정에 있어서, 베이스 웨이퍼의 본드 웨이퍼와의 첩합면(제1 주면)과는 반대측의 면인 제2 주면 상에 CVD 절연막이 형성되어 있고, 베이스 웨이퍼의 제1 주면과 본드 웨이퍼의 일방의 주면이, 배리어 실리콘산화막을 개재하여 첩합된 SOI 웨이퍼를 얻을 수 있다. 그리고, 배리어 실리콘산화막은, 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 포함한다. 이러한 SOI 웨이퍼에서는, 베이스 웨이퍼의 제2 주면으로부터의 본드 웨이퍼로의 오토도프를 CVD 절연막에 의해 블록할 수 있는 것에 더하여, 배리어 실리콘산화막이 도펀트 확산방지층으로서 작용할 수 있기 때문에, 베이스 웨이퍼의 제1 주면으로부터 본드 웨이퍼로의 고상확산에 의한 오토도프도, 억제할 수 있다. 또한, 베이스 웨이퍼의 열산화공정에 있어서, 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하기 때문에, 이 실리콘산화막에 의해, 베이스 웨이퍼의 테라스부 및 에지부로부터의 도펀트의 외방확산을 억제할 수도 있다.
따라서, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 예를 들어 첩합공정 및 이 공정에 이어지는 공정에 있어서, 베이스 웨이퍼에 포함되어 있던 도펀트가, 베이스 웨이퍼의 이면인 제2 주면의 실리콘산화막을 통한 외방확산에 의해 본드 웨이퍼 또는 SOI층 중에 혼입되거나, 베이스 웨이퍼와 본드 웨이퍼 또는 SOI층 사이의 실리콘산화막을 통한 고상확산에 의해 본드 웨이퍼 또는 SOI층 중에 혼입되는 것을 억제할 수 있다. 특히, 열처리를 수반하는 공정에 있어서도, SOI층으로의 도펀트의 상기 혼입을 억제할 수 있다.
즉, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있다. 그리고, 이와 같이 오토도프를 방지할 수 있기 때문에, SOI층의 도전형이나 저항률이 변화하는 것을 방지할 수 있다.
나아가, 본 발명의 SOI 웨이퍼의 제조방법으로 제조한 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우에도, 베이스 웨이퍼에 포함되어 있던 도펀트가, 베이스 웨이퍼의 이면인 제2 주면의 실리콘산화막을 통한 외방확산에 의해 SOI층 중에 혼입되거나, SOI 웨이퍼의 매립산화막으로서의 실리콘산화막으로부터의 고상확산에 의해 SOI층 중에 혼입되는 것을 억제할 수 있다.
게다가, 본 발명의 SOI 웨이퍼의 제조방법으로 제조한 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우, 베이스 웨이퍼의 제2 주면을 통한 도펀트의 외방확산을 억제할 수 있기 때문에, 열처리로(爐)의 노 내 부품으로의 도펀트오염도 충분히 억제할 수 있고, 노 내 부품으로부터 웨이퍼로의 2차 오염을 억제하는 효과도 얻어진다.
그리고, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 도펀트를 함유하고 있는 베이스 웨이퍼를 이용함으로써, 휨을 억제할 수 있고, 우수한 게터링 효과를 발휘할 수 있는 SOI 웨이퍼를 제조할 수 있다.
상기 첩합공정보다 전에, 상기 본드 웨이퍼의 전체면에 실리콘산화막을 형성하는 공정을 추가로 포함할 수도 있다.
이와 같이 본드 웨이퍼의 전체면에 실리콘산화막을 형성함으로써, 첩합공정에 있어서, 베이스 웨이퍼와 본드 웨이퍼를, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막 및 본드 웨이퍼에 배치된 실리콘산화막을 개재하여 첩합할 수 있다. 이와 같이 하여 첩합공정을 행함으로써, 베이스 웨이퍼의 제1 주면으로부터의 본드 웨이퍼 또는 SOI층 중으로의 도펀트의 혼입을 보다 확실히 억제할 수 있다.
혹은, 상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면의 실리콘 단결정 표면과 상기 베이스 웨이퍼의 상기 배리어 실리콘산화막의 표면을 직접 첩합할 수도 있다.
본드 웨이퍼에 실리콘산화막을 형성하지 않는 경우여도, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막을 통한 고상확산에 의한 SOI층 중으로의 도펀트의 혼입을 충분히 억제할 수 있다. 이 태양은, 산화막끼리의 첩합을 적용할 수 없는 경우(예를 들어 첩합공정에 있어서 고온(예를 들어, 1150℃ 이상)의 열처리를 할 수 없는 경우)에 특히 유효하다.
상기 첩합공정보다 전에, 상기 본드 웨이퍼의 내부에 수소이온 및 희가스이온으로 이루어지는 군으로부터 선택되는 적어도 1종류를 주입하여 이온주입층을 형성하는 이온주입공정을 추가로 포함하고,
상기 박막화공정에 있어서, 상기 이온주입층을 박리면으로 하여 상기 본드 웨이퍼를 박리함으로써, 상기 본드 웨이퍼를 박막화하여 상기 SOI층을 얻을 수도 있다.
이러한 이온주입층을 형성하는 이온주입공정을 행하고, 박막화공정에서 이 이온주입층을 이용함으로써, 우수한 막두께균일성을 갖는 박막화된 SOI층을 얻을 수 있다.
예를 들어, 상기 CVD 절연막을 형성하는 공정에 있어서, 상기 CVD 절연막으로서, CVD 산화막, CVD 질화막 및 CVD 산화질화막 중 어느 하나를 형성하는 것이 바람직하다.
이들 막은, 간편하게 형성할 수 있을 뿐만 아니라, 치밀한 CVD 절연막이 될 수 있다. 그 때문에, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면을 통한 도펀트의 외방확산을 보다 확실히 억제할 수 있다.
상기 베이스 웨이퍼로서, 상기 도펀트농도가 1×1017atoms/cm3 이상인 것을 준비할 수 있다.
발명의 SOI 웨이퍼의 제조방법에 따르면, 도펀트농도가 1×1017atoms/cm3 이상인 베이스 웨이퍼를 이용해도, 본 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있다.
상기 배리어 실리콘층으로서, 도펀트의 농도가 1×1016atoms/cm3 이하인 것을 형성하는 것이 바람직하다.
이러한 배리어 실리콘층을 형성함으로써, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막을 통한 고상확산에 의한 SOI층 중으로의 도펀트의 혼입을 보다 확실히 억제할 수 있다.
상기 열산화공정에 있어서, 상기 배리어 실리콘층의 일부가 미산화의 상태로 남도록 열산화를 행하고,
그 후에, 상기 배리어 실리콘층의 상기 미산화의 상태인 일부의 층에 상기 베이스 웨이퍼 중의 상기 도펀트를 확산시키는 어닐을 가할 수도 있다.
이와 같이, 열산화공정에 있어서, 배리어 실리콘층의 전부가 아닌 일부만을 배리어 실리콘산화막으로 하여, 배리어 실리콘층의 일부가 미산화의 상태로 남도록 열산화를 행할 수 있다. 이 경우, 배리어 실리콘층 중 미산화의 상태인 일부의 층에 도펀트를 확산시키는 어닐을 행할 수도 있다.
또한, 본 발명에서는, 베이스 웨이퍼와, 매립산화막과, 상기 매립산화막을 개재하여 상기 베이스 웨이퍼에 첩합된 SOI층을 포함하는 SOI 웨이퍼로서,
상기 베이스 웨이퍼는, 웨이퍼 전체에 도펀트를 함유하고, 상기 SOI층과의 첩합면인 제1 주면과, 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지고,
상기 베이스 웨이퍼의 상기 제1 주면에, 상기 매립산화막의 적어도 일부로서의 배리어 실리콘산화막이 배치되어 있고,
상기 베이스 웨이퍼의 상기 제2 주면에, 이면 실리콘산화막이 배치되어 있고,
상기 이면 실리콘산화막의 상기 베이스 웨이퍼와는 반대측의 면에, CVD 절연막이 배치되어 있고,
상기 SOI층은, 상기 베이스 웨이퍼의 도펀트농도보다도 낮은 농도로 도펀트를 함유하는 실리콘 단결정으로 이루어지고,
상기 배리어 실리콘산화막 중의 도펀트의 농도가, 상기 이면 실리콘산화막 중의 도펀트의 농도보다도 낮은 것을 특징으로 하는 SOI 웨이퍼를 제공한다.
본 발명의 SOI 웨이퍼는, 베이스 웨이퍼의 첩합면인 제1 주면에 배리어 실리콘산화막을 포함하고, 배리어 실리콘산화막 중의 도펀트농도는 이면 실리콘산화막 중의 도펀트농도보다도 낮다. 이러한 배리어 실리콘산화막은, 매립산화막을 통한 고상확산에 의한 베이스 웨이퍼로부터 SOI층으로의 도펀트의 혼입을 방지할 수 있다. 게다가, 이면 실리콘산화막 및 CVD 절연막에 의해, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면을 통한 도펀트의 외방확산을 방지할 수 있다. 그 결과, 본 발명의 SOI 웨이퍼는, 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있다.
나아가, 본 발명의 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우에도, 베이스 웨이퍼에 포함되어 있던 도펀트가, 제2 주면을 통한 외방확산에 의해 SOI층 중에 혼입되거나, 매립산화막에 있어서의 고상확산에 의해 SOI층 중에 혼입되는 것을 억제할 수 있다.
게다가, 본 발명의 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우, 베이스 웨이퍼의 제2 주면을 통한 도펀트의 외방확산을 억제할 수 있기 때문에, 열처리로의 노 내 부품으로의 도펀트오염도 충분히 억제할 수 있고, 노 내 부품으로부터 웨이퍼로의 2차 오염을 억제하는 효과도 얻어진다.
그리고, 본 발명의 SOI 웨이퍼는, 도펀트를 함유하고 있는 베이스 웨이퍼를 포함하기 때문에, 휨을 억제할 수 있고, 우수한 게터링 효과를 발휘할 수 있다.
상기 베이스 웨이퍼와 상기 배리어 실리콘산화막 사이에, 배리어 실리콘층이 배치되어 있고,
상기 배리어 실리콘층 중에, 상기 베이스 웨이퍼가 함유하는 도펀트와 동종의 도펀트가 확산되어 있을 수도 있다.
이와 같이, 본 발명의 SOI 웨이퍼는, 베이스 웨이퍼와 배리어 실리콘산화막 사이에, 배리어 실리콘층을 추가로 포함할 수 있다.
이상과 같이, 본 발명의 SOI 웨이퍼의 제조방법이면, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있다. 그리고, 이와 같이 오토도프를 방지할 수 있기 때문에, SOI층의 도전형이나 저항률이 변화하는 것을 방지할 수 있다.
나아가, 본 발명의 SOI 웨이퍼의 제조방법으로 제조한 SOI 웨이퍼를 이용하여 디바이스를 제조함으로써, 베이스 웨이퍼에 포함되어 있던 도펀트가 SOI층 중에 혼입되는 것을 억제할 수 있다.
그리고, 본 발명의 SOI 웨이퍼의 제조방법에 의해 제조한 SOI 웨이퍼는, 휨을 억제할 수 있고, 우수한 게터링 효과를 발휘할 수 있다.
또한, 본 발명의 SOI 웨이퍼이면, 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있다.
나아가, 본 발명의 SOI 웨이퍼를 이용한 디바이스의 제조프로세스 중, 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있다.
그리고, 본 발명의 SOI 웨이퍼는, 휨을 억제할 수 있고, 우수한 게터링 효과를 발휘할 수 있다.
도 1은 본 발명의 SOI 웨이퍼의 제1 예를 나타내는 개략단면도이다.
도 2는 본 발명의 SOI 웨이퍼의 제2 예를 나타내는 개략단면도이다.
도 3은 본 발명의 SOI 웨이퍼의 제3 예를 나타내는 개략단면도이다.
도 4는 본 발명의 SOI 웨이퍼의 제조방법의 제1 예를 나타내는 개략플로우도이다.
도 5는 본 발명의 SOI 웨이퍼의 제조방법의 제2 예를 나타내는 개략플로우도이다.
도 6은 실시예 4에서의 시뮬레이션 결과를 나타내는 그래프이다.
도 7은 실시예 5에서의 시뮬레이션 결과를 나타내는 그래프이다.
상기 서술한 바와 같이, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서 SOI 웨이퍼를 제조할 수 있는 SOI 웨이퍼의 제조방법, 및 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있는 SOI 웨이퍼의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의검토를 거듭한 결과, 베이스 웨이퍼의 열산화공정 전에, 베이스 웨이퍼의 첩합면과는 반대측의 제2 주면 상에 CVD 절연막을 형성하고, 또한 베이스 웨이퍼의 첩합면인 제1 주면 상에 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하고, 그 후에 베이스 웨이퍼의 열산화공정을 행하고, 이어서 베이스 웨이퍼와 본드 웨이퍼의 첩합을 행함으로써, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 적어도,
웨이퍼 전체에 도펀트를 함유하고 또한 제1 주면 및 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지는 베이스 웨이퍼와, 상기 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어지는 본드 웨이퍼를 준비하는 공정과,
상기 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하는 열산화공정과,
상기 본드 웨이퍼의 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 베이스 웨이퍼 상의 상기 실리콘산화막을 개재하여 첩합하는 첩합공정과,
상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 박막화공정
을 포함하는 SOI 웨이퍼의 제조방법으로서,
상기 베이스 웨이퍼의 열산화공정보다 전에,
상기 베이스 웨이퍼의 상기 제2 주면 상에 CVD 절연막을 형성하는 공정과,
상기 베이스 웨이퍼의 상기 제1 주면 상에 상기 베이스 웨이퍼의 상기 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하는 공정
을 추가로 포함하고,
상기 열산화공정에 있어서, 상기 배리어 실리콘층을 열산화하여, 상기 실리콘산화막의 일부로서의 배리어 실리콘산화막을 얻고,
상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 실리콘산화막의 일부인 상기 배리어 실리콘산화막을 개재하여 첩합하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법이다.
또한, 본 발명은, 베이스 웨이퍼와, 매립산화막과, 상기 매립산화막을 개재하여 상기 베이스 웨이퍼에 첩합된 SOI층을 포함하는 SOI 웨이퍼로서,
상기 베이스 웨이퍼는, 웨이퍼 전체에 도펀트를 함유하고, 상기 SOI층과의 첩합면인 제1 주면과, 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지고,
상기 베이스 웨이퍼의 상기 제1 주면에, 상기 매립산화막의 적어도 일부로서의 배리어 실리콘산화막이 배치되어 있고,
상기 베이스 웨이퍼의 상기 제2 주면에, 이면 실리콘산화막이 배치되어 있고,
상기 이면 실리콘산화막의 상기 베이스 웨이퍼와는 반대측의 면에, CVD 절연막이 배치되어 있고,
상기 SOI층은, 상기 베이스 웨이퍼의 도펀트농도보다도 낮은 농도로 도펀트를 함유하는 실리콘 단결정으로 이루어지고,
상기 배리어 실리콘산화막 중의 도펀트의 농도가, 상기 이면 실리콘산화막 중의 도펀트의 농도보다도 낮은 것을 특징으로 하는 SOI 웨이퍼이다.
이하, 본 발명에 대하여 도면을 참조하면서 상세히 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
<SOI 웨이퍼>
우선, 본 발명의 SOI 웨이퍼를 설명한다.
본 발명의 SOI 웨이퍼는, 베이스 웨이퍼의 첩합면인 제1 주면에 배리어 실리콘산화막을 포함하고, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면에 이면 실리콘산화막과 CVD 절연막이 배치되어 있고, 배리어 실리콘산화막 중의 도펀트농도가 이면 실리콘산화막 중의 도펀트농도보다도 낮은 것을 특징으로 한다. 이러한 배리어 실리콘산화막은, 매립산화막을 통한 고상확산에 의한 베이스 웨이퍼로부터 SOI층으로의 도펀트의 혼입을 방지할 수 있다. 게다가, 이면 실리콘산화막 및 CVD 절연막에 의해, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면을 통한 도펀트의 외방확산을 방지할 수 있다. 그 결과, 본 발명의 SOI 웨이퍼는, 베이스 웨이퍼에 포함되어 있는 도펀트의 혼입으로 인한 SOI층의 오염을 억제할 수 있다.
나아가, 본 발명의 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우에도, 베이스 웨이퍼에 포함되어 있던 도펀트가, 제2 주면을 통한 외방확산에 의해 SOI층 중에 혼입되거나, 매립산화막에 있어서의 고상확산에 의해 SOI층 중에 혼입되는 것을 억제할 수 있다.
게다가, 본 발명의 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우, 베이스 웨이퍼의 제2 주면을 통한 도펀트의 외방확산을 억제할 수 있기 때문에, 열처리로의 노 내 부품으로의 도펀트오염도 충분히 억제할 수 있고, 노 내 부품으로부터 웨이퍼로의 2차 오염을 억제하는 효과도 얻어진다.
본 발명의 SOI 웨이퍼에서는, 베이스 웨이퍼와 배리어 실리콘산화막 사이에, 배리어 실리콘층이 배치되어 있을 수도 있다. 이 경우, 배리어 실리콘층 중에, 베이스 웨이퍼가 함유하는 도펀트와 동종의 도펀트가 확산되어 있을 수도 있다.
이와 같이, 본 발명의 SOI 웨이퍼는, 베이스 웨이퍼와 배리어 실리콘산화막 사이에, 배리어 실리콘층을 추가로 포함할 수 있다. 본 발명의 SOI 웨이퍼는, 다른 층을 포함할 수도 있다.
본 발명의 SOI 웨이퍼는, 예를 들어, 후단에서 설명하는 본 발명의 SOI 웨이퍼의 제조방법에 의해 제조할 수 있다.
이하, 본 발명의 SOI 웨이퍼의 각 구성부재를 보다 상세히 설명한다.
(베이스 웨이퍼)
베이스 웨이퍼는, 웨이퍼 전체에 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어진다. 도펀트로는, 예를 들어, B, Ga, P, Sb, As 등을 들 수 있다. 이러한 실리콘 단결정 웨이퍼는, 예를 들어, CZ법이나 FZ법에 의해 제조된 실리콘 단결정 잉곳을 슬라이스하여 얻을 수 있다.
베이스 웨이퍼의 도펀트농도는, SOI층의 도펀트농도보다도 높으면 특별히 한정되지 않는데, 예를 들어 1×1017atoms/cm3 이상으로 할 수 있다. 도펀트농도가 1×1017atoms/cm3 이상인 베이스 웨이퍼를 이용함으로써, 우수한 게터링 효과를 나타낼 수 있음과 함께, SOI 웨이퍼의 휨을 더욱 억제할 수 있다. 그리고, 앞서 설명한 이유에 의해, 본 발명의 SOI 웨이퍼에서는, 베이스 웨이퍼 중의 도펀트농도가 1×1017atoms/cm3 이상인 베이스 웨이퍼를 이용해도, 베이스 웨이퍼에 포함되는 도펀트가 SOI층에 혼입되는 것을 억제할 수 있다.
한편, 베이스 웨이퍼의 도펀트가 n형 도펀트인 경우, 베이스 웨이퍼에 열산화에 의해 실리콘산화막을 형성할 때에 실리콘산화막 중에 유입되는 도펀트농도는 p형 도펀트에 비해 낮기 때문에, 전술한 바와 같은 SOI층을 도펀트오염시킨다는 문제는 그다지 현저하게는 발생하지 않는데, n형이어도, 예를 들어 베이스 웨이퍼의 도펀트농도가 1×1017atoms/cm3 이상의 고농도인 경우, SOI층의 도펀트오염의 문제를 무시할 수 없게 된다. 그러나, 상단에서 서술한 바와 같이, 본 발명의 SOI 웨이퍼에서는, 베이스 웨이퍼의 도펀트농도가 이러한 고농도여도, 베이스 웨이퍼에 포함되는 도펀트가 SOI층에 혼입되는 것을 억제할 수 있다.
베이스 웨이퍼의 도펀트농도의 상한은, 특별히 한정되지 않는데, 실리콘 단결정으로의 그 도펀트의 고용한계 이하로 할 수 있다. 베이스 웨이퍼의 도펀트농도는, 1×1017atoms/cm3 이상 1×1020atoms/cm3 이하인 것이 바람직하다.
베이스 웨이퍼의 SOI층과의 첩합면인 제1 주면에, 배리어 실리콘산화막이 배치되어 있다. 또한, 제1 주면과는 반대측의 제2 주면에, 이면 실리콘산화막이 배치되어 있다. 임의로, 베이스 웨이퍼의 측면에, 측면 실리콘산화막이 배치되어 있을 수도 있다. 측면 실리콘산화막이 배치되어 있는 경우, 배리어 실리콘산화막, 이면 실리콘산화막 및 측면 실리콘산화막은, 베이스 웨이퍼의 전체면에 형성된 실리콘산화막을 구성할 수 있다.
배리어 실리콘산화막 중의 도펀트의 농도는, 이면 실리콘산화막 중의 도펀트의 농도보다도 낮다. 이면 실리콘산화막 중의 도펀트의 농도는, 베이스 웨이퍼의 도펀트농도 이하일 수 있다.
베이스 웨이퍼는, 제1 주면에, SOI층이 형성되어 있지 않은 부분, 즉 테라스부를 포함할 수 있다. 배리어 실리콘산화막은, 베이스 웨이퍼의 제1 주면 중, 테라스부에도 배치할 수 있다. 이 경우, 배리어 실리콘산화막은, 베이스 웨이퍼의 제1 주면의 테라스부를 통한 도펀트의 외방확산을 블록할 수 있다.
(SOI층)
SOI층은, 베이스 웨이퍼의 도펀트농도보다도 낮은 농도로 도펀트를 함유하는 실리콘 단결정으로 이루어진다.
도펀트로는, 예를 들어, B, Ga, P, Sb, As 등을 들 수 있다. SOI층은, 베이스 웨이퍼에 포함되는 도펀트와 동종의 도펀트를 포함할 수도 있고, 이종의 도펀트를 포함할 수도 있다.
SOI층의 도펀트농도는, 베이스 웨이퍼의 도펀트농도보다도 낮으면 특별히 한정되지 않고, SOI층에 요구되는 도전형 및 저항률에 따라 적당히 변경할 수 있다. SOI층의 도펀트농도는, 예를 들어 1×1013atoms/cm3 이상 1×1016atoms/cm3 이하로 할 수 있다.
SOI층은, 도펀트를 함유하고 있지 않은 부분을 포함할 수도 있다.
SOI층의 베이스 웨이퍼와의 첩합면인 일방의 주면에, 실리콘산화막(이하, SOI측 실리콘산화막이라고도 한다)이 배치되어 있을 수도 있다.
(매립산화막)
매립산화막은, 베이스 웨이퍼와 SOI층 사이에 배치된다.
매립산화막은, 그의 적어도 일부로서, 앞서 설명한 배리어 실리콘산화막을 포함한다.
매립산화막은, 배리어 실리콘산화막으로 이루어져 있을 수도 있다. 이 경우, SOI 웨이퍼에 있어서, SOI층의 실리콘 단결정 표면과, 베이스 웨이퍼의 배리어 실리콘산화막의 표면이 직접 첩합되어 있을 수도 있다.
혹은, 매립산화막은, 배리어 실리콘산화막과 이와는 다른 산화막을 포함하고 있을 수도 있다. 예를 들어, SOI층의 베이스 웨이퍼와의 첩합면인 일방의 주면에 SOI측 실리콘산화막이 배치되어 있는 경우, 이 SOI측 실리콘산화막은, 매립산화막의 일부일 수도 있다. 이 경우, SOI 웨이퍼에 있어서, 배리어 실리콘산화막과, SOI측 실리콘산화막이 직접 첩합되어 있을 수도 있다.
(CVD 절연막)
CVD 절연막으로는, 특별히 한정되지 않는데, 바람직한 예로서, CVD 산화막, CVD 질화막 및 CVD 산화질화막을 들 수 있다.
이들 막은, 간편하게 형성할 수 있을 뿐만 아니라, 치밀한 CVD 절연막이 될 수 있다. 그 때문에, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면을 통한 도펀트의 외방확산을 보다 확실히 억제할 수 있다.
다음으로, 본 발명의 SOI 웨이퍼의 몇 가지의 구체예를, 도 1~도 3을 참조하면서 설명한다. 단, 본 발명의 SOI 웨이퍼는, 이하에 설명하는 예로 한정되는 것은 아니다. 또한, 이하에서는 각 구성부재의 배치만을 설명한다. 각 구성부재의 상세는, 상기를 참조하기 바란다.
[제1 예]
도 1은, 본 발명의 SOI 웨이퍼의 제1 예를 나타내는 개략단면도이다.
도 1에 나타내는 제1 예의 SOI 웨이퍼(100)는, 베이스 웨이퍼(10)와, 매립산화막(20)과, 매립산화막(20)을 개재하여 베이스 웨이퍼(10)에 첩합된 SOI층(30)을 포함한다.
베이스 웨이퍼(10)는, SOI층(30)과의 첩합면인 제1 주면(11)과, 이 제1 주면(11)과 반대측의 제2 주면(12)을 갖는다.
베이스 웨이퍼(10)의 제1 주면(11)에는, 배리어 실리콘산화막(21)이 배치되어 있다. 도 1에 나타내는 제1 예의 SOI 웨이퍼(100)에서는, 매립산화막(20)은, 배리어 실리콘산화막(21)으로 이루어진다. 한편, 도 1에 나타내는 제1 예의 SOI 웨이퍼(100)에서는, 베이스 웨이퍼(10)의 제1 주면(11) 중, SOI층(30)을 담지하고 있지 않은 부분, 즉 테라스부(14)에도, 배리어 실리콘산화막(21)이 형성되어 있다. 한편, 베이스 웨이퍼(10)의 제2 주면(12)에는, 이면 실리콘산화막(51)이 배치되어 있다. 나아가, 베이스 웨이퍼(10)의 측면(에지부)(13)에는, 측면 실리콘산화막(52)이 배치되어 있다.
즉, 도 1에 나타내는 제1 예의 SOI 웨이퍼(100)에서는, 베이스 웨이퍼(10)의 전체면이, 배리어 실리콘산화막(21), 이면 실리콘산화막(51) 및 측면 실리콘산화막(52)을 포함하는 실리콘산화막(50)으로 피복되어 있다.
또한, 도 1에 나타내는 제1 예의 SOI 웨이퍼(100)에서는, 이면 실리콘산화막(51)의 베이스 웨이퍼(10)와는 반대측의 면에, CVD 절연층(40)이 배치되어 있다.
그리고, 도 1에 나타내는 제1 예의 SOI 웨이퍼(100)에서는, SOI층(30)의 일방의 주면(32)이, 배리어 실리콘산화막(21), 즉 매립산화막(20)의 표면에 직접 첩합되어 있다.
[제2 예]
도 2는, 본 발명의 SOI 웨이퍼의 제2 예를 나타내는 개략단면도이다.
도 2에 나타내는 제2 예의 SOI 웨이퍼(100)는, SOI층(30)의 표면의 일부에 실리콘산화막(SOI측 실리콘산화막)(22)이 형성되어 있는 것 이외는, 제1 예의 SOI 웨이퍼(100)와 동일하다.
구체적으로는, 도 2에 나타내는 바와 같이, SOI층(30)의 베이스 웨이퍼(10)와의 첩합면인 일방의 주면(32)에, SOI측 실리콘산화막(22)이 배치되어 있다.
또한, 도 2에 나타내는 제2 예의 SOI 웨이퍼(100)에서는, SOI층(30)의 일방의 주면(32)에 배치된 SOI측 실리콘산화막(22)과, 베이스 웨이퍼(10)의 제1 주면(11)에 배치된 배리어 실리콘산화막(21)이 첩합되어, 매립산화막(20)을 구성하고 있다. 바꾸어 말하면, 제2 예의 SOI 웨이퍼(100)는, 매립산화막(20)의 일부로서의 배리어 실리콘산화막(21)과, 매립산화막(20)의 다른 일부로서의 SOI측 실리콘산화막(22)을 포함하고 있다.
[제3 예]
도 3은, 본 발명의 SOI 웨이퍼의 제3 예를 나타내는 개략단면도이다.
도 3에 나타내는 제3 예의 SOI 웨이퍼(100)는, 베이스 웨이퍼(10)와 배리어 실리콘산화막(21) 사이에 배리어 실리콘층(60)이 배치되어 있는 것 이외는, 제1 예의 SOI 웨이퍼(100)와 동일하다.
<SOI 웨이퍼의 제조방법>
다음으로, 본 발명의 SOI 웨이퍼의 제조방법을 설명한다.
본 발명의 SOI 웨이퍼의 제조방법은, 적어도,
웨이퍼 전체에 도펀트를 함유하고 또한 제1 주면 및 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지는 베이스 웨이퍼와, 상기 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어지는 본드 웨이퍼를 준비하는 공정과,
상기 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하는 열산화공정과,
상기 본드 웨이퍼의 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 베이스 웨이퍼 상의 상기 실리콘산화막을 개재하여 첩합하는 첩합공정과,
상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 박막화공정
을 포함하는 SOI 웨이퍼의 제조방법으로서,
상기 베이스 웨이퍼의 열산화공정보다 전에,
상기 베이스 웨이퍼의 상기 제2 주면 상에 CVD 절연막을 형성하는 공정과,
상기 베이스 웨이퍼의 상기 제1 주면 상에 상기 베이스 웨이퍼의 상기 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하는 공정
을 추가로 포함하고,
상기 열산화공정에 있어서, 상기 배리어 실리콘층을 열산화하여, 상기 실리콘산화막의 일부로서의 배리어 실리콘산화막을 얻고,
상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 실리콘산화막의 일부인 상기 배리어 실리콘산화막을 개재하여 첩합하는 것을 특징으로 한다.
이러한 본 발명의 SOI 웨이퍼의 제조방법에서는, 첩합공정에 있어서, 베이스 웨이퍼의 본드 웨이퍼와의 첩합면(제1 주면)과는 반대측의 면인 제2 주면 상에 CVD 절연막이 형성되어 있고, 베이스 웨이퍼의 제1 주면과 본드 웨이퍼의 일방의 주면이, 배리어 실리콘산화막을 개재하여 첩합된 SOI 웨이퍼를 얻을 수 있다. 그리고, 배리어 실리콘산화막은, 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 포함한다. 이러한 SOI 웨이퍼에서는, 베이스 웨이퍼의 제2 주면으로부터의 본드 웨이퍼로의 오토도프를 CVD 절연막에 의해 블록할 수 있는 것에 더하여, 배리어 실리콘산화막이 도펀트 확산방지층으로서 작용할 수 있기 때문에, 베이스 웨이퍼의 제1 주면으로부터 본드 웨이퍼로의 고상확산에 의한 오토도프도, 억제할 수 있다. 또한, 베이스 웨이퍼의 열산화공정에 있어서, 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하기 때문에, 이 실리콘산화막에 의해, 베이스 웨이퍼의 테라스부 및 에지부로부터의 도펀트의 외방확산을 억제할 수도 있다.
따라서, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 예를 들어 첩합공정 및 이 공정에 이어지는 공정에 있어서, 베이스 웨이퍼에 포함되어 있던 도펀트가, 베이스 웨이퍼의 이면인 제2 주면의 실리콘산화막을 통한 외방확산에 의해 본드 웨이퍼 또는 SOI층 중에 혼입되거나, 베이스 웨이퍼와 본드 웨이퍼 또는 SOI층 사이의 실리콘산화막을 통한 고상확산에 의해 본드 웨이퍼 또는 SOI층 중에 혼입되는 것을 억제할 수 있다. 특히, 열처리를 수반하는 공정에 있어서도, SOI층으로의 도펀트의 상기 혼입을 억제할 수 있다.
즉, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 베이스 웨이퍼에 포함되는 도펀트의 혼입으로 인한 SOI층의 오염을 억제하면서, SOI 웨이퍼를 제조할 수 있다. 그리고, 이와 같이 오토도프를 방지할 수 있기 때문에, SOI층의 도전형이나 저항률이 변화하는 것을 방지할 수 있다.
나아가, 본 발명의 SOI 웨이퍼의 제조방법으로 제조한 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우에도, 베이스 웨이퍼에 포함되어 있던 도펀트가, 베이스 웨이퍼의 이면인 제2 주면의 실리콘산화막을 통한 외방확산에 의해 SOI층 중에 혼입되거나, SOI 웨이퍼의 매립산화막으로서의 실리콘산화막으로부터의 고상확산에 의해 SOI층 중에 혼입되는 것을 억제할 수 있다.
게다가, 본 발명의 SOI 웨이퍼의 제조방법으로 제조한 SOI 웨이퍼를 이용하여 디바이스를 제조하는 경우, 베이스 웨이퍼의 제2 주면을 통한 도펀트의 외방확산을 억제할 수 있기 때문에, 열처리로의 노 내 부품으로의 도펀트오염도 충분히 억제할 수 있고, 노 내 부품으로부터 웨이퍼로의 2차 오염을 억제하는 효과도 얻어진다.
그리고, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 도펀트를 함유하고 있는 베이스 웨이퍼를 이용함으로써, 휨을 억제할 수 있고, 우수한 게터링 효과를 발휘할 수 있는 SOI 웨이퍼를 제조할 수 있다.
이하, 본 발명의 SOI 웨이퍼의 제조방법을 보다 상세히 설명한다.
본 발명의 SOI 웨이퍼의 제조방법은, 적어도, 베이스 웨이퍼 및 본드 웨이퍼를 준비하는 공정과, 베이스 웨이퍼의 열산화공정과, 첩합공정과, 박막화공정을 포함하고, 베이스 웨이퍼의 열산화공정보다 전에, CVD 절연막을 형성하는 공정과, 배리어 실리콘층을 형성하는 공정을 추가로 포함한다.
본 발명의 SOI 웨이퍼의 제조방법은, 첩합공정보다 전에, 본드 웨이퍼의 전체면에 실리콘산화막을 형성하는 공정을 추가로 포함할 수도 있다.
본 발명의 SOI 웨이퍼의 제조방법은, 첩합공정보다 전에, 본드 웨이퍼의 내부에 수소이온 및 희가스이온으로 이루어지는 군으로부터 선택되는 적어도 1종류를 주입하여 이온주입층을 형성하는 이온주입공정을 추가로 포함할 수 있다. 이 경우, 박막화공정에 있어서, 이온주입층을 박리면으로 하여 상기 본드 웨이퍼를 박리함으로써, 본드 웨이퍼를 박막화하여 상기 SOI층을 얻을 수도 있다.
본 발명의 SOI 웨이퍼의 제조방법은, 다른 공정을 추가로 포함할 수도 있다.
다음으로, 본 발명의 SOI 웨이퍼의 제조방법의 각 공정을 더욱 상세히 설명한다.
(베이스 웨이퍼 및 본드 웨이퍼를 준비하는 공정)
이 공정에서는, 웨이퍼 전체에 도펀트를 함유하고 또한 제1 주면 및 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지는 베이스 웨이퍼와, 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어지는 본드 웨이퍼를 준비한다.
준비하는 베이스 웨이퍼로는, 본 발명의 SOI 웨이퍼의 설명에 있어서 예시한 베이스 웨이퍼를 들 수 있다. 특히, 도펀트농도가 1×1017atoms/cm3 이상인 베이스 웨이퍼를 이용함으로써, 우수한 게터링 효과를 나타낼 수 있음과 함께, 제조하는 SOI 웨이퍼의 휨을 더욱 억제할 수 있다. 그리고, 앞서 설명한 이유에 의해, 본 발명의 SOI 웨이퍼의 제조방법에서는, 베이스 웨이퍼 중의 도펀트농도가 1×1017atoms/cm3 이상인 베이스 웨이퍼를 이용해도, 베이스 웨이퍼에 포함되어 있던 도펀트가 본드 웨이퍼 또는 SOI층에 혼입되는 것을 방지할 수 있다.
앞에서도 서술하였으나, 베이스 웨이퍼의 도펀트농도의 상한은, 특별히 한정되지 않는데, 실리콘 단결정으로의 그 도펀트의 고용한계 이하로 할 수 있다. 베이스 웨이퍼의 도펀트농도는, 1×1017atoms/cm3 이상 1×1020atoms/cm3 이하인 것이 바람직하다.
본드 웨이퍼는, 후단에 설명하는 박막화공정에서 SOI층이 된다. 따라서, 제조하는 SOI 웨이퍼의 SOI층에 요구되는 도전형 및 저항률을 갖는 본드 웨이퍼를 준비하는 것이 바람직하다. 구체적으로는, 준비하는 본드 웨이퍼로는, 본 발명의 SOI 웨이퍼의 설명에 있어서 예시한 SOI층의 실리콘 단결정으로 이루어지는 본드 웨이퍼를 들 수 있다.
(본드 웨이퍼의 전체면에 실리콘산화막을 형성하는 공정)
임의의 이 공정에서는, 후단에서 설명하는 첩합공정 전에, 준비한 본드 웨이퍼의 전체면에, 실리콘산화막을 형성한다.
실리콘산화막을 형성하는 수단은, 특별히 한정되지 않는데, 예를 들어 본드 웨이퍼의 표면을 열산화하여 실리콘산화막을 형성할 수 있다.
(이온주입공정)
임의의 이 공정에서는, 본드 웨이퍼의 내부에 수소이온 및 희가스이온으로 이루어지는 군으로부터 선택되는 적어도 1종류를 주입하여 이온주입층을 형성한다.
이온을 주입하는 구체적인 수단은, 특별히 한정되지 않고, 공지의 방법으로 행할 수 있다.
(CVD 절연막을 형성하는 공정)
이 공정에서는, 베이스 웨이퍼의 제2 주면(본드 웨이퍼의 첩합면(제1 주면)에 대한 이면) 상에 CVD 절연막을 형성한다.
CVD 절연막은, 예를 들어, CVD 노 내에 있는 서셉터에 베이스 웨이퍼를 그의 제1 주면이 아래가 되도록 재치하고, 그 반대측의 면인 제2 주면에 CVD 절연막을 CVD법(Chemical Vapor Deposition: 화학적 기상성장법)에 의해 퇴적하여, 형성할 수 있다.
특히, CVD 절연막으로서, CVD 산화막, CVD 질화막 및 CVD 산화질화막 중 어느 하나를 형성하는 것이 바람직하다.
이들 막은, 간편하게 형성할 수 있을 뿐만 아니라, 치밀한 CVD 절연막이 될 수 있다. 그 때문에, 베이스 웨이퍼의 제1 주면과는 반대측의 제2 주면을 통한 도펀트의 외방확산을 보다 확실히 억제할 수 있다.
베이스 웨이퍼의 제2 주면에 CVD 절연막을 형성하는 것에 따른 작용효과의 추가적인 상세에 대해서는, 특허문헌 3의 단락 [0028]~[0041]을 참조하기 바란다.
(배리어 실리콘층을 형성하는 공정)
이 공정에서는, 베이스 웨이퍼의 제1 주면 상에 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성한다.
배리어 실리콘층은, 예를 들어, 에피택셜성장에 의해 베이스 웨이퍼의 제1 주면 상에 형성할 수 있다.
배리어 실리콘층으로서, 도펀트의 농도가 1×1016atoms/cm3 이하인 것을 형성하는 것이 바람직하다.
이러한 배리어 실리콘층을 형성함으로써, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막을 통한 고상확산에 의한 SOI층 중으로의 도펀트의 혼입을 보다 확실히 억제할 수 있다.
배리어 실리콘층의 도펀트농도는, 이른바 논도프로서, 불가피적으로 혼입되는 것 정도로 할 수 있다. 즉, 배리어 실리콘층 중의 도펀트의 농도는 0보다 클 수 있다. 배리어 실리콘층에 함유시키는 도펀트는, 베이스 웨이퍼의 도펀트와 동종일 수도 있고, 또는 상이할 수도 있다.
배리어 실리콘층의 막두께는, 특별히 한정되지 않는데, 예를 들어 본 발명의 SOI 웨이퍼의 제조방법에 의해 얻어지는 SOI 웨이퍼의 SOI층과 베이스 웨이퍼 사이의 실리콘산화막(매립산화막)의 총 두께의 절반 이상으로 할 수 있다. 이러한 막두께를 갖는 배리어 실리콘층을 형성하고, 이것을 후단에서 설명하는 열산화공정에 의해 배리어 실리콘산화막으로 함으로써, 베이스 웨이퍼의 제1 주면으로부터 본드 웨이퍼 또는 본드 웨이퍼를 박막화하여 얻어지는 SOI층으로의 도펀트의 고상확산에 의한 혼입을 보다 충분히 억제할 수 있다. 배리어 실리콘산화막의 막두께는, 400nm 이상인 것이 바람직하고, 500nm 이상인 것이 보다 바람직하고, 600nm 이상인 것이 더욱 바람직하다. 배리어 실리콘산화막의 막두께는, 예를 들어 1000nm 이하로 할 수 있다.
한편, 배리어 실리콘층의 두께를 두껍게 함으로써, 베이스 웨이퍼로부터의 도펀트의 확산을 억제하기 쉬워지는데, SOI 웨이퍼의 매립산화막(BOX층)의 두께에 대하여, 도펀트농도가 낮은 층이 지나치게 두꺼우면, BOX층 바로 아래에, 도펀트농도가 낮은 층이 생긴다. 이러한 SOI 웨이퍼가 제조되는 것이 요망되지 않는 경우, 이것을 방지하는 방법으로서, 하나로, 배리어 실리콘층의 두께를 얇게 하는 것이 바람직하고, 예를 들어, 제조하는 SOI 웨이퍼의 매립산화막의 두께의 절반 정도의 두께로 하는 것이 바람직하다. 여기서는, Si/SiO2=0.45의 산화비율(Si층 전체를 열산화에 의해 SiO2층으로 변화시킨 경우의 Si층과 SiO2층의 막두께의 비율)로부터 절반 정도로 하였다.
본 발명의 SOI 웨이퍼의 제조방법에 따르면, 베이스 웨이퍼의 제1 주면이, SOI층을 담지하고 있지 않은 부분, 즉 테라스부를 포함하는 SOI 웨이퍼를 제조할 수 있다. 이 경우, 배리어 실리콘층을 형성하는 공정에 있어서, 베이스 웨이퍼의 제1 주면 중 테라스부가 되는 부분에도, 배리어 실리콘층을 형성할 수도 있다. 후단에서 설명하는 열산화공정에 의해 배리어 실리콘층을 배리어 실리콘산화막으로 함으로써, 배리어 실리콘층 중 테라스부 상에 형성된 부분도 배리어 실리콘산화막의 일부가 된다. 배리어 실리콘산화막의 이 일부는, SOI 웨이퍼의 테라스부로부터의 도펀트의 외방확산을 억제할 수 있다.
그 때문에, 이 경우, 베이스 웨이퍼의 일부에 SOI층이 형성되어 있지 않은 부분, 즉 테라스부가 있어도, 배리어 실리콘산화막에 의해, 이 테라스부를 통한 SOI층으로의 도펀트의 혼입을 방지할 수 있다.
게다가, 본 발명의 SOI 웨이퍼의 제조방법으로 테라스부를 포함하는 SOI 웨이퍼를 제조하고, 이것을 이용하여 디바이스를 제조하는 경우, 베이스 웨이퍼의 제2 주면을 통한 도펀트의 외방확산뿐만 아니라, SOI 웨이퍼의 테라스부의 실리콘산화막을 통한 도펀트의 외방확산도 억제할 수 있기 때문에, 열처리로의 노 내 부품으로의 도펀트오염도 충분히 억제할 수 있고, 노 내 부품으로부터 웨이퍼로의 2차 오염을 억제하는 효과도 얻어진다.
한편, 베이스 웨이퍼의 열산화공정보다 전에 행하는 CVD 절연막을 형성하는 공정과, 배리어 실리콘층을 형성하는 공정의 공정순서는, 특별히 한정되지 않는다. 또한, 첩합불량을 저감하기 위해, CVD 절연막과 배리어 실리콘층의 양자를 형성한 베이스 웨이퍼의 첩합측의 표면(즉 배리어 실리콘층)을, 열산화공정 전에, 재연마할 수도 있다.
(열산화공정)
이 공정에서는, 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성한다. 또한, 이 공정에서는, 베이스 웨이퍼의 제1 주면 상에 형성한 배리어 실리콘층을 열산화하여, 베이스 웨이퍼의 전체면에 형성하는 실리콘산화막의 일부로서의 배리어 실리콘산화막을 얻는다.
이 공정에서는, 배리어 실리콘층의 일부가 미산화의 상태로 남도록 열산화를 행할 수도 있다.
열산화공정에 있어서, 배리어 실리콘층을 완전히 산화하지 않고 미산화의 나머지 두께가 남도록 열산화를 행하여 매립산화막(BOX층)의 적어도 일부가 되는 실리콘산화막을 형성하면, 실리콘산화막 바로 아래에, 도펀트농도가 낮은, 배리어 실리콘층의 미산화의 상태인 일부의 층이 생긴다. 그 경우, 열산화공정 후에 도펀트 확산 열처리(어닐)를 추가함으로써, 실리콘산화막 바로 아래의 도펀트농도를 보충할 수 있다. 이 확산 열처리는, 결합 열처리, 혹은, 열처리시간의 연장 등으로 보충할 수 있다.
혹은, 배리어 실리콘층의 전부를 열산화하여 배리어 실리콘산화막으로 하고, 베이스 웨이퍼 중 배리어 실리콘층의 바로 아래에 있는 부분을 추가로 열산화할 수도 있다.
열산화의 정도는, 예를 들어, 열산화온도 및 시간에 의해 조정할 수 있다.
이 열산화는, 베이스 웨이퍼의 제2 주면 상에 형성한 CVD 절연막을 통과하여 베이스 웨이퍼에 미치기 때문에, 이 열산화공정에 의해 베이스 웨이퍼 중 CVD 절연막과 접하는 부분도 실리콘산화막(이면 실리콘산화막이라고 부른다)으로 할 수 있다. 그 때문에, 이 열산화공정에 의해, 베이스 웨이퍼 중 이면 실리콘산화막이 배치된 주면이, 새로운 제2 주면이 된다.
이 열산화에 의해 얻어진 실리콘산화막 중, 배리어 실리콘산화막은, 배리어 실리콘층의 적어도 일부가 열산화한 것이며, 이면 실리콘산화막은 베이스 웨이퍼의 일부가 열산화한 것이다. 배리어 실리콘층의 도펀트농도는 베이스 웨이퍼의 도펀트농도보다도 낮기 때문에, 배리어 실리콘산화막의 도펀트농도는, 이면 실리콘산화막의 농도보다도 낮아진다.
(첩합공정)
이 공정에서는, 본드 웨이퍼의 일방의 주면과 베이스 웨이퍼의 제1 주면을, 베이스 웨이퍼 상의 실리콘산화막을 개재하여 첩합한다.
전에 본드 웨이퍼의 전체면에 실리콘산화막을 형성한 경우, 첩합공정에 있어서, 베이스 웨이퍼와 본드 웨이퍼를, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막 및 본드 웨이퍼에 배치된 실리콘산화막을 개재하여 첩합할 수 있다. 이와 같이 하여 첩합공정을 행함으로써, 베이스 웨이퍼의 제1 주면으로부터의 본드 웨이퍼 또는 SOI층 중으로의 도펀트의 혼입을 보다 확실히 억제할 수 있다.
혹은, 이 첩합공정에 있어서, 본드 웨이퍼의 일방의 주면의 실리콘 단결정 표면과 베이스 웨이퍼의 배리어 실리콘산화막의 표면을 직접 첩합할 수도 있다.
본드 웨이퍼에 실리콘산화막을 형성하지 않는 경우여도, 베이스 웨이퍼의 제1 주면에 배치된 실리콘산화막을 통한 고상확산에 의한 SOI층 중으로의 도펀트의 혼입을 충분히 억제할 수 있다. 이 태양은, 산화막끼리의 첩합을 적용할 수 없는 경우(예를 들어 첩합공정에 있어서 고온의 열처리를 할 수 없는 경우)에 특히 유효하다.
(박막화공정)
이 공정에서는, 본드 웨이퍼를 박막화하여 SOI층을 형성한다.
박막화의 수단은, 특별히 한정되지 않고, 연삭, 연마 혹은 에칭 등에 의할 수도 있는데, 이온주입박리법에 의한 박막화를 행하는 것이 바람직하다. 이온주입 박리방법을 행하는 경우, 미리 앞서 설명한 이온주입공정을 행하여 본드 웨이퍼에 이온주입층을 형성해 둔다. 그리고, 이 이온주입층을 박리면으로 하여 본드 웨이퍼를 박리함으로써, 본드 웨이퍼를 박막화하여 SOI층을 얻을 수 있다.
이러한 이온주입박리법을 행하면, 우수한 막두께균일성을 갖는 박막화된 SOI층을 얻을 수 있다.
박막화공정에 이어서, 희생산화처리공정, 평탄화 열처리공정, 연마공정, 경면처리공정 및 세정공정 등을 행할 수도 있다.
본 발명의 SOI 웨이퍼의 제조방법에서는, 박막화공정, 또는 그 후의 임의의 공정을 거쳐, SOI 웨이퍼를 얻을 수 있다. 그리고, 본 발명의 SOI 웨이퍼의 제조방법에 따르면, 예를 들어, 앞서 설명한 본 발명의 SOI 웨이퍼를 제조할 수 있다.
다음으로, 본 발명의 SOI 웨이퍼의 제조방법의 몇 가지의 구체예를, 도 4 및 도 5를 참조하면서 설명한다. 단, 본 발명의 SOI 웨이퍼의 제조방법은, 이하에 설명하는 예로 한정되는 것은 아니다.
[제1 예]
도 4는, 본 발명의 SOI 웨이퍼의 제조방법의 제1 예를 나타내는 개략플로우도이다. 이 예의 제조방법에 따르면, 예를 들어, 도 1을 참조하면서 설명한 제1 예의 SOI 웨이퍼의 제1 예를 제조할 수 있다.
우선, 공정(a)에 있어서, 베이스 웨이퍼(10)와 본드 웨이퍼(31)를 준비한다. 베이스 웨이퍼(10)는, 도 4에 있어서 상방을 향한 제1 주면(11), 제1 주면(11)과는 반대측의 제2 주면(12), 및 제1 주면(11)과 제2 주면(12)을 연결하는 측면(에지부)(13)을 갖는다. 본드 웨이퍼(31)는, 나중에 베이스 웨이퍼(10)의 제1 주면(11)과 첩합하는 일방의 주면(32)을 갖는다. 베이스 웨이퍼(10)와 본드 웨이퍼(31)는, 모두 도펀트를 포함하는데, 그 농도는 베이스 웨이퍼(10) 쪽이 높다.
다음으로, 공정(b)에 있어서, 공정(a)에서 준비한 베이스 웨이퍼(10)의 제2 주면(12) 상에 CVD 절연막(40)을 형성한다.
다음으로, 공정(c)에 있어서, 베이스 웨이퍼(10)의 제1 주면(11) 상에 배리어 실리콘층(60)을 형성한다. 배리어 실리콘층(60)의 도펀트농도는, 베이스 웨이퍼(10)의 도펀트농도보다도 낮다.
다음으로, 공정(d)에 있어서, 베이스 웨이퍼(10)를 열산화에 제공하여, 실리콘산화막(50)을 얻는다. 이 예에서는, 이 열산화공정(d)에 있어서, 배리어 실리콘층(60)의 전부를 배리어 실리콘산화막(21)으로 하고 있다. 또한, 베이스 웨이퍼(10)의 제2 주면(12)을 포함하고 있던 부분도 이면산화막(51)이 되고, 베이스 웨이퍼(10)에서는, 이 이면산화막(51)에 접하는 새로운 제2 주면(12)이 생겨 있다. 그리고, 베이스 웨이퍼(10)의 측면(13) 상에, 측면 실리콘산화막(52)이 형성된다. 배리어 실리콘산화막(21), 이면산화막(51) 및 측면 실리콘산화막(52)이, 베이스 웨이퍼(10)의 전체면을 피복하는 실리콘산화막(50)을 형성하고 있다.
다음으로, 공정(e)에 있어서, 공정(a)에서 준비한 본드 웨이퍼(31)의 일방의 주면(32)과, 공정(d)에서의 열산화에 제공된 베이스 웨이퍼(10)의 제1 주면(11)을, 실리콘산화막(50), 구체적으로는 배리어 실리콘산화막(21)을 개재하여 첩합한다.
다음으로, 공정(f)에 있어서, 본드 웨이퍼(31)를 박막화하여, SOI층(30)을 얻는다.
첩합공정(e) 전에, 본드 웨이퍼(31)의 내부에 수소이온 및 희가스이온으로 이루어지는 군으로부터 선택되는 적어도 1종을 주입하여 이온주입층을 형성하는 이온주입공정을 행하면, 박막화공정(f)을 이온주입박리법에 의해 행할 수도 있다.
박막화공정(f)을 행함으로써, 도 1에 나타낸 제1 예의 SOI 웨이퍼(100)를 얻을 수 있다.
한편, 열산화공정(d)에 있어서의 열산화의 정도를 약하게 하면, 도 3에 나타낸 제3 예의 SOI 웨이퍼(100)를 얻을 수도 있다.
[제2 예]
도 5는, 본 발명의 SOI 웨이퍼의 제조방법의 제2 예를 나타내는 개략플로우도이다. 이 예의 제조방법에 따르면, 예를 들어, 도 2를 참조하면서 설명한 제2 예의 SOI 웨이퍼를 제조할 수 있다.
제2 예의 제조방법은, 공정(a)에서 준비한 본드 웨이퍼(31)의, 베이스 웨이퍼(10)와 첩합하는 측의 일방의 주면(32), 그것과는 반대측의 주면(이면)(36) 및 이들을 연결하는 측면(에지부)(33)을 포함하는 전체면에, 실리콘산화막(34)을 형성하는 공정(g)을 포함하는 점에서, 제1 예의 제조방법과 상이하다.
공정(g)에서 형성하는 실리콘산화막(34)은, 본드 웨이퍼(31)의 일방의 주면(32)에 형성된 SOI측 실리콘산화막(22)과, 주면(36)에 형성된 이면 실리콘산화막(37)과, 측면(33)에 형성된 측면 실리콘산화막(35)을 포함한다.
또한, 제2 예의 제조방법에서는, 첩합공정(e)에 있어서, 베이스 웨이퍼(10)와 본드 웨이퍼(31)를, 배리어 실리콘산화막(21) 및 SOI측 실리콘산화막(22)을 개재하여 첩합한다.
그리고, 제2의 제조방법에서는, 박막화공정(f)에 있어서, 본드 웨이퍼(31) 중 이면 실리콘산화막(37)이 형성된 부분을 포함하는 부분을 박리하여, SOI층(30)을 얻는다. 이러한 박막화공정(f)을 행함으로써, 도 2에 나타낸 제2 예의 SOI 웨이퍼(100)를 얻을 수 있다.
[측정방법]
베이스 웨이퍼, 본드 웨이퍼, 배리어 실리콘층, 배리어 실리콘산화막, 이면 실리콘산화막 등에 있어서의 도펀트농도는, 예를 들어, 2차 이온질량분석장치(SIMS)를 이용하여 측정할 수 있다.
SOI 웨이퍼가 포함하는 각 구성부재의 두께, 그리고 SOI 웨이퍼의 제조방법에서 준비하는 각 웨이퍼 및 형성하는 각 층의 두께는, 예를 들어, 단면 SEM, 광반사법, 엘립소미트리 등으로 확인할 수 있다.
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
(실시예 1)
실시예 1에서는, 도 4에 개략적으로 나타내는 플로우와 동일한 플로우로, SOI 웨이퍼(100)의 제조를 행하였다.
<공정(a)>
우선, 본드 웨이퍼(31)로서, 직경 300mm, 보론도프(도펀트농도 1×1015atoms/cm3)의 p형 실리콘 단결정 웨이퍼(저항률 10Ωcm)를 준비하였다. 또한, 베이스 웨이퍼(10)로서, 직경 300mm, 보론도프(도펀트농도 1×1017atoms/cm3)의 p형 실리콘 단결정 웨이퍼(저항률 0.1Ωcm)를 준비하였다.
또한, 준비한 본드 웨이퍼(31)의 내부에, 첩합면인 일방의 주면(32)측으로부터, 하기 표 1의 조건으로 수소이온을 주입하여, 이온주입층을 형성하였다.
<공정(b)>
다음으로, 베이스 웨이퍼(10)를, 첩합면인 제1 주면(11)을 아래로 하여, CVD 노의 서셉터에 재치하고, 제2 주면(12) 상에 CVD 절연막(40)으로서 CVD 산화막을 CVD법에 의해 형성하였다. 형성한 CVD 산화막의 두께는, 300nm로 하였다.
<공정(c)>
다음으로, 베이스 웨이퍼(10)의 첩합면인 제1 주면(11) 상에, 배리어 실리콘층(60)을 에피택셜성장시켰다. 배리어 실리콘층은, 도전형이 p형이고, 두께가 400nm이고, 저항률이 10Ωcm이고, 도펀트농도가 1×1015atoms/cm3였다.
<공정(d)>
다음으로, 베이스 웨이퍼(10)의 전체면을 열산화하여, 베이스 웨이퍼(10)의 전체면을 피복하는 실리콘산화막(50)을 형성하였다.
열산화는, 실리콘산화막(50)의 막두께가 1000nm가 되도록 행하였다. 그 때문에, 이 열산화공정(d)에 의해, 배리어 실리콘층(60)의 전부가 산화되어, 배리어 실리콘산화막(21)이 되었다. 또한, 베이스 웨이퍼(10)의 제2 주면을 포함하는 부분도 산화되어, 이면 실리콘산화막(51)이 되었다.
<공정(e)>
다음으로, 공정(d)의 열산화에 제공한 베이스 웨이퍼(10)와, 이온주입층을 형성한 본드 웨이퍼(31)를, 배리어 실리콘산화막(21)과 본드 웨이퍼(31)의 일방의 주면(32)이 접하도록 첩합하였다.
<공정(f)>
이 첩합한 웨이퍼에 대하여 30분간, 500℃의 아르곤 분위기하에서 박리 열처리를 실시하고, 이온주입층을 박리면으로 하여 본드 웨이퍼(31)를 박리함으로써, 본드 웨이퍼(31)를 박막화하여 SOI층(30)을 얻었다.
계속해서, SOI층(30)의 데미지 제거를 위해 하기 표 1에 나타낸 조건으로 희생산화처리를 실시하였다. 이 희생산화처리는, 웨이퍼끼리의 결합을 강고하게 하기 위한 결합 열처리를 겸하고 있다. 그리고, 하기 표 1에 나타내는 조건으로 평탄화 열처리를 실시하여, SOI 웨이퍼(100)를 제조하였다.
(실시예 2 및 3, 그리고 비교예 1~3)
제조조건을 하기 표 1~표 3의 각각에 나타내는 조건으로 한 것 이외는 실시예 1과 동일한 조건으로, 각 예의 SOI 웨이퍼(100)를 제조하였다.
<평가>
각 예의 SOI 웨이퍼(100)의 SOI층(30) 중의 도펀트농도를, SIMS를 이용하여 측정하였다. 그 결과를 이하의 표 1~표 3에 각각 나타낸다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
[표 3]
Figure pct00003
표 1에 나타낸 실시예 1과 비교예 1의 결과의 비교로부터, 배리어 실리콘층 및 CVD 절연막을 형성한 실시예 1의 SOI 웨이퍼는, 배리어 실리콘층 및 CVD 절연막의 어느 것도 형성하지 않은 비교예 1의 SOI 웨이퍼보다도, 베이스 웨이퍼로부터의 보론의 혼입으로 인한 SOI층의 보론농도의 상승을 현저하게 억제할 수 있었던 것을 알 수 있다. 또한, 표 2에 나타낸 실시예 2와 비교예 2의 결과의 비교로부터, 배리어 실리콘층 및 CVD 절연막을 형성한 실시예 2의 SOI 웨이퍼는, CVD 절연막은 형성했으나 배리어 실리콘층을 형성하지 않은 비교예 2의 SOI 웨이퍼보다도, 베이스 웨이퍼로부터의 보론의 혼입으로 인한 SOI층의 보론농도의 상승을 현저하게 억제할 수 있었던 것을 알 수 있다. 또한, 표 3에 나타낸 실시예 3과 비교예 3의 결과의 비교로부터, 배리어 실리콘층 및 CVD 절연막을 형성한 실시예 3의 SOI 웨이퍼는, CVD 절연막은 형성했으나 배리어 실리콘층을 형성하지 않은 비교예 3의 SOI 웨이퍼보다도, 베이스 웨이퍼로부터의 인의 혼입으로 인한 SOI층의 인농도의 상승을 현저하게 억제할 수 있었던 것을 알 수 있다.
(실시예 4)
실시예 4에서는, 형성하는 배리어 실리콘층의 두께를 변화시킨 것 이외는 실시예 2와 동일한 조건으로 SOI 웨이퍼를 제작한 경우의, 배리어 실리콘층(에피층)의 두께와 SOI층/매립산화막(BOX층) 계면 부근의 SOI층 중의 보론농도의 관계를 시뮬레이션하였다. 그 결과를 도면에 의해 산출한 결과를 도 6에 나타낸다.
도 6 및 표 2에 따르면, 배리어 실리콘층을 형성하면, 배리어 실리콘층을 형성하지 않은 비교예 2에 비해, SOI층의 보론농도의 상승을 현저하게 억제할 수 있는 것을 알 수 있다. 또한, 도 6에 따르면, 배리어 실리콘층을 400nm 형성하면, SOI층의 보론농도의 상승을 2배 이내로 억제할 수 있는 것, 나아가서는, 배리어 실리콘층을 나중에 형성하는 매립산화막의 절반인 500nm의 두께로 형성하면, SOI층의 보론농도의 상승을 거의 억제할 수 있는 것을 알 수 있다.
(실시예 5)
실시예 5에서는, 매립산화막의 막두께를 2μm로 한 것 이외는 실시예 4와 동일 조건으로 시뮬레이션을 행하였다. 배리어 실리콘층(에피층)의 두께와 SOI층/매립산화막 계면 부근의 SOI층 중의 보론농도의 관계를 산출한 시뮬레이션 결과를, 도 7에 나타낸다.
도 7 및 표 2에 따르면, 매립산화막의 두께를 2μm로 증가시켜도, 배리어 실리콘층을 형성하면, 배리어 실리콘층을 형성하지 않은 비교예 2에 비해, SOI층의 보론농도의 상승을 현저하게 억제할 수 있는 것을 알 수 있다.
또한, 도 7에 따르면, 매립산화막의 두께를 2μm로 증가시켜도, 1μm인 경우와 마찬가지로, 배리어 실리콘층을 400~500nm 정도 형성하면, SOI층의 보론농도의 상승을 충분히 억제할 수 있는 것을 알 수 있다.
이것은, 두께 2μm의 매립산화막의 후반부분(SOI층과는 떨어진 부분)에서는 고농도의 베이스 웨이퍼의 보론을 고농도로 포함한 산화막이 형성되지만, 배리어 실리콘층이 산화하여 이루어지는 배리어 실리콘산화막을 포함하는 매립산화막 중의 보론의 확산속도가 느리기 때문에, 보론이 SOI층까지 확산되지 않고, SOI층 중의 보론농도에 영향이 미치지 않는 것을 의미하고 있다. 따라서, 매립산화막을 2μm를 초과하는 후막으로 하는 경우여도, 배리어 실리콘층을 형성하면 SOI층 중의 도펀트농도의 상승을 억제할 수 있으며, 배리어 실리콘층의 두께는 400~500nm 정도가 바람직하고, 안전을 봐도, 600~1000nm 정도 형성하면 충분한 것을 시사하고 있다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (10)

  1. 적어도,
    웨이퍼 전체에 도펀트를 함유하고 또한 제1 주면 및 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지는 베이스 웨이퍼와, 상기 베이스 웨이퍼의 도펀트농도보다도 저농도로 도펀트를 함유하는 실리콘 단결정 웨이퍼로 이루어지는 본드 웨이퍼를 준비하는 공정과,
    상기 베이스 웨이퍼의 전체면에 실리콘산화막을 열산화에 의해 형성하는 열산화공정과,
    상기 본드 웨이퍼의 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 베이스 웨이퍼 상의 상기 실리콘산화막을 개재하여 첩합하는 첩합공정과,
    상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 박막화공정
    을 포함하는 SOI 웨이퍼의 제조방법으로서,
    상기 베이스 웨이퍼의 열산화공정보다 전에,
    상기 베이스 웨이퍼의 상기 제2 주면 상에 CVD 절연막을 형성하는 공정과,
    상기 베이스 웨이퍼의 상기 제1 주면 상에 상기 베이스 웨이퍼의 상기 도펀트농도보다도 저농도로 도펀트를 함유하는 배리어 실리콘층을 형성하는 공정
    을 추가로 포함하고,
    상기 열산화공정에 있어서, 상기 배리어 실리콘층을 열산화하여, 상기 실리콘산화막의 일부로서의 배리어 실리콘산화막을 얻고,
    상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면과 상기 베이스 웨이퍼의 상기 제1 주면을, 상기 실리콘산화막의 일부인 상기 배리어 실리콘산화막을 개재하여 첩합하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 첩합공정보다 전에, 상기 본드 웨이퍼의 전체면에 실리콘산화막을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 첩합공정에 있어서, 상기 본드 웨이퍼의 상기 일방의 주면의 실리콘 단결정 표면과 상기 베이스 웨이퍼의 상기 배리어 실리콘산화막의 표면을 직접 첩합하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 첩합공정보다 전에, 상기 본드 웨이퍼의 내부에 수소이온 및 희가스이온으로 이루어지는 군으로부터 선택되는 적어도 1종류를 주입하여 이온주입층을 형성하는 이온주입공정을 추가로 포함하고,
    상기 박막화공정에 있어서, 상기 이온주입층을 박리면으로 하여 상기 본드 웨이퍼를 박리함으로써, 상기 본드 웨이퍼를 박막화하여 상기 SOI층을 얻는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 CVD 절연막을 형성하는 공정에 있어서, 상기 CVD 절연막으로서, CVD 산화막, CVD 질화막 및 CVD 산화질화막 중 어느 하나를 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 베이스 웨이퍼로서, 상기 도펀트농도가 1×1017atoms/cm3 이상인 것을 준비하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 배리어 실리콘층으로서, 도펀트의 농도가 1×1016atoms/cm3 이하인 것을 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 열산화공정에 있어서, 상기 배리어 실리콘층의 일부가 미산화의 상태로 남도록 열산화를 행하고,
    그 후에, 상기 배리어 실리콘층의 상기 미산화의 상태인 일부의 층에 상기 베이스 웨이퍼 중의 상기 도펀트를 확산시키는 어닐을 가하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  9. 베이스 웨이퍼와, 매립산화막과, 상기 매립산화막을 개재하여 상기 베이스 웨이퍼에 첩합된 SOI층을 포함하는 SOI 웨이퍼로서,
    상기 베이스 웨이퍼는, 웨이퍼 전체에 도펀트를 함유하고, 상기 SOI층과의 첩합면인 제1 주면과, 상기 제1 주면과 반대측의 제2 주면을 갖는 실리콘 단결정 웨이퍼로 이루어지고,
    상기 베이스 웨이퍼의 상기 제1 주면에, 상기 매립산화막의 적어도 일부로서의 배리어 실리콘산화막이 배치되어 있고,
    상기 베이스 웨이퍼의 상기 제2 주면에, 이면 실리콘산화막이 배치되어 있고,
    상기 이면 실리콘산화막의 상기 베이스 웨이퍼와는 반대측의 면에, CVD 절연막이 배치되어 있고,
    상기 SOI층은, 상기 베이스 웨이퍼의 도펀트농도보다도 낮은 농도로 도펀트를 함유하는 실리콘 단결정으로 이루어지고,
    상기 배리어 실리콘산화막 중의 도펀트의 농도가, 상기 이면 실리콘산화막 중의 도펀트의 농도보다도 낮은 것을 특징으로 하는 SOI 웨이퍼.
  10. 제9항에 있어서,
    상기 베이스 웨이퍼와 상기 배리어 실리콘산화막 사이에, 배리어 실리콘층이 배치되어 있고,
    상기 배리어 실리콘층 중에, 상기 베이스 웨이퍼가 함유하는 도펀트와 동종의 도펀트가 확산되어 있는 것을 특징으로 하는 SOI 웨이퍼.
KR1020237008165A 2020-09-11 2021-07-27 Soi 웨이퍼의 제조방법 및 soi 웨이퍼 KR20230065995A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020152637A JP7334698B2 (ja) 2020-09-11 2020-09-11 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JPJP-P-2020-152637 2020-09-11
PCT/JP2021/027635 WO2022054429A1 (ja) 2020-09-11 2021-07-27 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Publications (1)

Publication Number Publication Date
KR20230065995A true KR20230065995A (ko) 2023-05-12

Family

ID=80632491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237008165A KR20230065995A (ko) 2020-09-11 2021-07-27 Soi 웨이퍼의 제조방법 및 soi 웨이퍼

Country Status (7)

Country Link
US (1) US20230268222A1 (ko)
EP (1) EP4213179A1 (ko)
JP (1) JP7334698B2 (ko)
KR (1) KR20230065995A (ko)
CN (1) CN116057666A (ko)
TW (1) TW202226332A (ko)
WO (1) WO2022054429A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226620A (ja) 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2008294045A (ja) 2007-05-22 2008-12-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JP2007095951A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP5194508B2 (ja) * 2007-03-26 2013-05-08 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US10002870B2 (en) * 2016-08-16 2018-06-19 Texas Instruments Incorporated Process enhancement using double sided epitaxial on substrate
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226620A (ja) 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2008294045A (ja) 2007-05-22 2008-12-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Also Published As

Publication number Publication date
EP4213179A1 (en) 2023-07-19
JP7334698B2 (ja) 2023-08-29
TW202226332A (zh) 2022-07-01
JP2022046971A (ja) 2022-03-24
US20230268222A1 (en) 2023-08-24
CN116057666A (zh) 2023-05-02
WO2022054429A1 (ja) 2022-03-17

Similar Documents

Publication Publication Date Title
US7985660B2 (en) Method for manufacturing soi wafer
KR102361057B1 (ko) 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체
US7427773B2 (en) Layer transfer of low defect SiGe using an etch-back process
JP6121501B2 (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
KR20140019350A (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
TW201703204A (zh) 製造絕緣體上半導體之方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP5009124B2 (ja) 半導体基板の製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP5644670B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20230065995A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
EP4002430A1 (en) Bonded wafer and method of producing bonded wafer
JP7380517B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JP2006269552A (ja) 半導体ウエーハの製造方法
JP2011228330A (ja) シリコンエピタキシャルウエーハの製造方法
JP5585319B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2004221515A (ja) 半導体基板およびその製造方法
JP2012064802A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination