JP7334698B2 - Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ Download PDF

Info

Publication number
JP7334698B2
JP7334698B2 JP2020152637A JP2020152637A JP7334698B2 JP 7334698 B2 JP7334698 B2 JP 7334698B2 JP 2020152637 A JP2020152637 A JP 2020152637A JP 2020152637 A JP2020152637 A JP 2020152637A JP 7334698 B2 JP7334698 B2 JP 7334698B2
Authority
JP
Japan
Prior art keywords
wafer
oxide film
soi
silicon oxide
base wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020152637A
Other languages
English (en)
Other versions
JP2022046971A (ja
Inventor
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020152637A priority Critical patent/JP7334698B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN202180054023.9A priority patent/CN116057666A/zh
Priority to PCT/JP2021/027635 priority patent/WO2022054429A1/ja
Priority to US18/024,194 priority patent/US20230268222A1/en
Priority to EP21866389.6A priority patent/EP4213179A1/en
Priority to KR1020237008165A priority patent/KR20230065995A/ko
Priority to TW110129207A priority patent/TW202226332A/zh
Publication of JP2022046971A publication Critical patent/JP2022046971A/ja
Application granted granted Critical
Publication of JP7334698B2 publication Critical patent/JP7334698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法及びＳＯＩウェーハに関する。
半導体素子用のウェーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハがある。このＳＯＩウェーハは、デバイス作製領域となる基板表層部のＳＯＩ層が埋め込み絶縁層（埋め込み酸化膜（ＢＯＸ層））により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、ＳＯＩウェーハは、高速及び低消費電力での動作の実現、並びにソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩウェーハを製造する代表的な方法として、ウェーハ貼り合わせ法やＳＩＭＯＸ法が挙げられる。ウェーハ貼り合わせ法は、例えば２枚のシリコン単結晶ウェーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによってＳＯＩウェーハを製造する方法である。また、この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、ボンドウェーハの内部に水素イオン又は希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、形成したイオン注入層を剥離面としてボンドウェーハを剥離して、薄膜化したＳＯＩ層を得るイオン注入剥離法と呼ばれる方法等がある。
一方、ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩウェーハを製造する方法である。
上記の代表的な２つの手法のうち、ウェーハ貼り合わせ法は、作製されるＳＯＩ層やＢＯＸ層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。
中でもイオン注入剥離法は、作製されるＳＯＩ層の膜厚均一性を極めて優れたものとすることができるため、近年、盛んに使用されるようになってきている。
一方、ＳＯＩウェーハの反りを抑制したり、ゲッタリング能力を高めるために、特許文献１及び２に記載されているように、ボロンが高濃度にドープされたベースウェーハを用いてＳＯＩウェーハを製造することがしばしば行なわれている。
このようなボロンが高濃度にドープされたベースウェーハを、前記イオン注入剥離法に適用する場合において、例えば、２μｍ以上といった厚い埋め込み絶縁層を形成したものが要求されることがある。この場合、ボンドウェーハに厚い酸化膜を形成して貼り合わせようとすると、イオン注入エネルギーを極めて大きくする必要が生じたり、作製されるＳＯＩウェーハの反りが大きくなってしまうという問題があるため、ベースウェーハ側に厚い酸化膜を形成してボンドウェーハと貼り合わせる必要がある。
その際、ボロンが高濃度にドープされたベースウェーハを熱酸化して厚い酸化膜を形成するため、該熱酸化膜中に多量のボロンが含まれる結果となり、イオン注入剥離法による薄膜化後のＳＯＩウェーハに対して、結合熱処理や平坦化熱処理、あるいはエピタキシャル成長等の高温の熱処理を施す際に、ＳＯＩウェーハ裏面の熱酸化膜に含まれたボロンが外方拡散してＳＯＩ層をドーパント汚染してしまうという問題（いわゆるオートドープ）があった。このようなオートドープが発生すると、ＳＯＩ層の導電型や抵抗率が変化してしまう結果となる。
同様の問題は、例えば研削・研磨などの他の薄膜化手法を用いた場合であっても、薄膜化後にＳＯＩ層上にエピタキシャル成長を行ってＳＯＩ層を厚膜化する熱処理や、ＳＯＩウェーハを用いたデバイス製造プロセス中の熱処理によっても発生していた。
このような問題点に対し、本発明者は、特許文献３において、ベースウェーハの熱酸化工程より前に、ベースウェーハの貼り合わせ面とは反対側の面にＣＶＤ絶縁膜を形成することによって、ＳＯＩ層のドーパント汚染と反りを同時に低減する方法を提案した。
しかしながら、この方法を用いてもＳＯＩ層のドーパント汚染については、十分に抑制できない場合があることが判明した。
特開平５－２２６６２０号公報 特開平８－３７２８６号公報 特開２００８－２９４０４５号公報
特許文献３に記載の方法の上記問題の原因について本発明者が鋭意検討した結果、ＳＯＩ層のドーパント汚染は、ベースウェーハの裏面酸化膜からの外方拡散が主な発生源であるが、これ以外にも、ＳＯＩウェーハの埋め込み酸化膜からの固相拡散によっても発生することが明らかとなった。
本発明は、このような問題に鑑みてなされたもので、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができるＳＯＩウェーハの製造方法、及びベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できるＳＯＩウェーハを提供することを目的とする。
上記目的を達成するために、本発明では、少なくとも、
ウェーハ全体にドーパントを含有し且つ第１主面及び前記第１主面と反対側の第２主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第１主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してＳＯＩ層を形成する薄膜化工程と、
を含むＳＯＩウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第２主面上にＣＶＤ絶縁膜を形成する工程と、
前記ベースウェーハの前記第１主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第１主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするＳＯＩウェーハの製造方法を提供する。
このような本発明のＳＯＩウェーハの製造方法では、貼り合わせ工程において、ベースウェーハのボンドウェーハとの貼り合わせ面（第１主面）とは反対側の面である第２主面上にＣＶＤ絶縁膜が形成されており、ベースウェーハの第１主面とボンドウェーハの一方の主面とが、バリアシリコン酸化膜を介して貼り合されたＳＯＩウェーハを得ることができる。そして、バリアシリコン酸化膜は、ベースウェーハのドーパント濃度よりも低濃度でドーパントを含む。このようなＳＯＩウェーハでは、ベースウェーハの第２主面からのボンドウェーハへのオートドープをＣＶＤ絶縁膜によってブロックできるのに加え、バリアシリコン酸化膜がドーパント拡散防止層として働くことができるので、ベースウェーハの第１主面からボンドウェーハへの固相拡散によるオートドープも、抑制することができる。また、ベースウェーハの熱酸化工程において、ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成するので、このシリコン酸化膜により、ベースウェーハのテラス部及びエッジ部からのドーパントの外方拡散を抑制することもできる。
従って、本発明のＳＯＩウェーハの製造方法によれば、例えば貼り合わせ工程及びこの工程に続く工程において、ベースウェーハに含まれていたドーパントが、ベースウェーハの裏面である第２主面のシリコン酸化膜を通しての外方拡散によってボンドウェーハ又はＳＯＩ層中に混入したり、ベースウェーハとボンドウェーハ又はＳＯＩ層との間のシリコン酸化膜を通しての固相拡散によってボンドウェーハ又はＳＯＩ層中に混入したりすることを抑制することができる。特に、熱処理を伴う工程においても、ＳＯＩ層へのドーパントの上記混入を抑制することができる。
すなわち、本発明のＳＯＩウェーハの製造方法によれば、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができる。そして、このようにオートドープを防ぐことができるので、ＳＯＩ層の導電型や抵抗率が変化するのを防ぐことができる。
さらに、本発明のＳＯＩウェーハの製造方法で製造したＳＯＩウェーハを用いてデバイスを製造する場合にも、ベースウェーハに含まれていたドーパントが、ベースウェーハの裏面である第２主面のシリコン酸化膜を通しての外方拡散によってＳＯＩ層中に混入したり、ＳＯＩウェーハの埋め込み酸化膜としてのシリコン酸化膜からの固相拡散によってＳＯＩ層中に混入したりすることを抑制することができる。
加えて、本発明のＳＯＩウェーハの製造方法で製造したＳＯＩウェーハを用いてデバイスを製造する場合、ベースウェーハの第２主面を通してのドーパントの外方拡散を抑制できるので、熱処理炉の炉内部品へのドーパント汚染も十分に抑制でき、炉内部品からウェーハへの２次汚染を抑制する効果も得られる。
そして、本発明のＳＯＩウェーハの製造方法によれば、ドーパントを含有しているベースウェーハを用いることにより、反りを抑制でき、優れたゲッタリング効果を発揮することができるＳＯＩウェーハを製造できる。
前記貼り合わせ工程より前に、前記ボンドウェーハの全面にシリコン酸化膜を形成する工程を更に含んでもよい。
このようにボンドウェーハの全面にシリコン酸化膜を形成することにより、貼り合わせ工程において、ベースウェーハとボンドウェーハとを、ベースウェーハの第１主面に配置されたシリコン酸化膜及びボンドウェーハに配置されたシリコン酸化膜を介して貼り合せることができる。このようにして貼り合わせ工程を行うことにより、ベースウェーハの第１主面からのボンドウェーハ又はＳＯＩ層中へのドーパントの混入をより確実に抑制することができる。
或いは、前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面のシリコン単結晶表面と前記ベースウェーハの前記バリアシリコン酸化膜の表面とを直接貼り合わせてもよい。
ボンドウェーハにシリコン酸化膜を形成しない場合であっても、ベースウェーハの第１主面に配置されたシリコン酸化膜を通しての固相拡散によるＳＯＩ層中へのドーパントの混入を十分に抑制することができる。この態様は、酸化膜同士の貼り合わせが適用できない場合（例えば貼り合わせ工程において高温（例えば、１１５０℃以上）の熱処理ができない場合）に特に有効である。
前記貼り合わせ工程より前に、前記ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも１種類を注入してイオン注入層を形成するイオン注入工程を更に含み、
前記薄膜化工程において、前記イオン注入層を剥離面として前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化して前記ＳＯＩ層を得てもよい。
このようなイオン注入層を形成するイオン注入工程を行い、薄膜化工程でこのイオン注入層を利用することにより、優れた膜厚均一性を有する薄膜化したＳＯＩ層を得ることができる。
例えば、前記ＣＶＤ絶縁膜を形成する工程において、前記ＣＶＤ絶縁膜として、ＣＶＤ酸化膜、ＣＶＤ窒化膜及びＣＶＤ酸化窒化膜のうちいずれか１つを形成することが好ましい。
これらの膜は、簡便に形成することができるだけでなく、緻密なＣＶＤ絶縁膜となることができる。そのため、ベースウェーハの第１主面とは反対側の第２主面を通してのドーパントの外方拡散をより確実に抑制することができる。
前記ベースウェーハとして、前記ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のものを準備することができる。
発明のＳＯＩウェーハの製造方法によれば、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のベースウェーハを用いても、本ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができる。
前記バリアシリコン層として、ドーパントの濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のものを形成することが好ましい。
このようなバリアシリコン層を形成することにより、ベースウェーハの第１主面に配置されたシリコン酸化膜を通しての固相拡散によるＳＯＩ層中へのドーパントの混入をより確実に抑制することができる。
前記熱酸化工程において、前記バリアシリコン層の一部が未酸化の状態で残るように熱酸化を行い、
その後に、前記バリアシリコン層の前記未酸化の状態の一部の層に前記ベースウェーハ中の前記ドーパントを拡散させるアニールを加えてもよい。
このように、熱酸化工程において、バリアシリコン層の全てではなく一部のみをバリアシリコン酸化膜として、バリアシリコン層の一部が未酸化の状態で残るように熱酸化を行うことができる。この場合、バリアシリコン層のうち未酸化の状態の一部の層にドーパントを拡散させるアニールを行うこともできる。
また、本発明では、ベースウェーハと、埋め込み酸化膜と、前記埋め込み酸化膜を介して前記ベースウェーハに貼り合わされたＳＯＩ層とを含むＳＯＩウェーハであって、
前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記ＳＯＩ層との貼り合わせ面である第１主面と、前記第１主面と反対側の第２主面とを有するシリコン単結晶ウェーハからなり、
前記ベースウェーハの前記第１主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
前記ベースウェーハの前記第２主面に、裏面シリコン酸化膜が配置されており、
前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、ＣＶＤ絶縁膜が配置されており、
前記ＳＯＩ層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするＳＯＩウェーハを提供する。
本発明のＳＯＩウェーハは、ベースウェーハの貼り合わせ面である第１主面にバリアシリコン酸化膜を含み、バリアシリコン酸化膜中のドーパント濃度は裏面シリコン酸化膜中のドーパント濃度よりも低い。このようなバリアシリコン酸化膜は、埋め込み酸化膜を通しての固相拡散によるベースウェーハからＳＯＩ層へのドーパントの混入を防ぐことができる。加えて、裏面シリコン酸化膜及びＣＶＤ絶縁膜により、ベースウェーハの第１主面とは反対側の第２主面を通してのドーパントの外方拡散を防ぐことができる。その結果、本発明のＳＯＩウェーハは、ベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できる。
さらに、本発明のＳＯＩウェーハを用いてデバイスを製造する場合にも、ベースウェーハに含まれていたドーパントが、第２主面を通しての外方拡散によってＳＯＩ層中に混入したり、埋め込み酸化膜における固相拡散によってＳＯＩ層中に混入したりすることを抑制することができる。
加えて、本発明のＳＯＩウェーハを用いてデバイスを製造する場合、ベースウェーハの第２主面を通してのドーパントの外方拡散を抑制できるので、熱処理炉の炉内部品へのドーパント汚染も十分に抑制でき、炉内部品からウェーハへの２次汚染を抑制する効果も得られる。
そして、本発明のＳＯＩウェーハは、ドーパントを含有しているベースウェーハを含むので、反りを抑制でき、優れたゲッタリング効果を発揮することができる。
前記ベースウェーハと前記バリアシリコン酸化膜との間に、バリアシリコン層が配置されており、
前記バリアシリコン層中に、前記ベースウェーハが含有するドーパントと同種のドーパントが拡散していてもよい。
このように、本発明のＳＯＩウェーハは、ベースウェーハとバリアシリコン酸化膜との間に、バリアシリコン層を更に含むことができる。
以上のように、本発明のＳＯＩウェーハの製造方法であれば、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができる。そして、このようにオートドープを防ぐことができるので、ＳＯＩ層の導電型や抵抗率が変化するのを防ぐことができる。
更に、本発明のＳＯＩウェーハの製造方法で製造したＳＯＩウェーハを用いてデバイスを製造することにより、ベースウェーハに含まれていたドーパントがＳＯＩ層中に混入することを抑制することができる。
そして、本発明のＳＯＩウェーハの製造方法によって製造したＳＯＩウェーハは、反りを抑制でき、優れたゲッタリング効果を発揮することができる。
また、本発明のＳＯＩウェーハであれば、ベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できる。
更に、本発明のＳＯＩウェーハを用いたデバイスの製造プロセス中、ベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できる。
そして、本発明のＳＯＩウェーハは、反りを抑制でき、優れたゲッタリング効果を発揮することができる。
本発明のＳＯＩウェーハの第一例を示す概略断面図である。 本発明のＳＯＩウェーハの第二例を示す概略断面図である。 本発明のＳＯＩウェーハの第三例を示す概略断面図である。 本発明のＳＯＩウェーハの製造方法の第一例を示す概略フロー図である。 本発明のＳＯＩウェーハの製造方法の第二例を示す概略フロー図である。 実施例４でのシミュレーション結果を示すグラフである。 実施例５でのシミュレーション結果を示すグラフである。
上述のように、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながらＳＯＩウェーハを製造することができるＳＯＩウェーハの製造方法、及びベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できるＳＯＩウェーハの開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、ベースウェーハの熱酸化工程の前に、ベースウェーハの貼り合わせ面とは反対側の第２主面上にＣＶＤ絶縁膜を形成し、且つベースウェーハの貼り合わせ面である第１主面上にベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成し、その後にベースウェーハの熱酸化工程を行ない、次いでベースウェーハとボンドウェーハとの貼り合わせを行うことにより、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができることを見出し、本発明を完成させた。
即ち、本発明は、少なくとも、
ウェーハ全体にドーパントを含有し且つ第１主面及び前記第１主面と反対側の第２主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第１主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してＳＯＩ層を形成する薄膜化工程と、
を含むＳＯＩウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第２主面上にＣＶＤ絶縁膜を形成する工程と、
前記ベースウェーハの前記第１主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第１主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするＳＯＩウェーハの製造方法である。
また、本発明は、ベースウェーハと、埋め込み酸化膜と、前記埋め込み酸化膜を介して前記ベースウェーハに貼り合わされたＳＯＩ層とを含むＳＯＩウェーハであって、
前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記ＳＯＩ層との貼り合わせ面である第１主面と、前記第１主面と反対側の第２主面とを有するシリコン単結晶ウェーハからなり、
前記ベースウェーハの前記第１主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
前記ベースウェーハの前記第２主面に、裏面シリコン酸化膜が配置されており、
前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、ＣＶＤ絶縁膜が配置されており、
前記ＳＯＩ層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするＳＯＩウェーハである。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
＜ＳＯＩウェーハ＞
まず、本発明のＳＯＩウェーハを説明する。
本発明のＳＯＩウェーハは、ベースウェーハの貼り合わせ面である第１主面にバリアシリコン酸化膜を含み、ベースウェーハの第１主面とは反対側の第２主面に裏面シリコン酸化膜とＣＶＤ絶縁膜とが配置されており、バリアシリコン酸化膜中のドーパント濃度が裏面シリコン酸化膜中のドーパント濃度よりも低いことを特徴とする。このようなバリアシリコン酸化膜は、埋め込み酸化膜を通しての固相拡散によるベースウェーハからＳＯＩ層へのドーパントの混入を防ぐことができる。加えて、裏面シリコン酸化膜及びＣＶＤ絶縁膜により、ベースウェーハの第１主面とは反対側の第２主面を通してのドーパントの外方拡散を防ぐことができる。その結果、本発明のＳＯＩウェーハは、ベースウェーハに含まれているドーパントの混入によるＳＯＩ層の汚染を抑制できる。
さらに、本発明のＳＯＩウェーハを用いてデバイスを製造する場合にも、ベースウェーハに含まれていたドーパントが、第２主面を通しての外方拡散によってＳＯＩ層中に混入したり、埋め込み酸化膜における固相拡散によってＳＯＩ層中に混入したりすることを抑制することができる。
加えて、本発明のＳＯＩウェーハを用いてデバイスを製造する場合、ベースウェーハの第２主面を通してのドーパントの外方拡散を抑制できるので、熱処理炉の炉内部品へのドーパント汚染も十分に抑制でき、炉内部品からウェーハへの２次汚染を抑制する効果も得られる。
本発明のＳＯＩウェーハでは、ベースウェーハとバリアシリコン酸化膜との間に、バリアシリコン層が配置されていても良い。この場合、バリアシリコン層中に、ベースウェーハが含有するドーパントと同種のドーパントが拡散していても良い。
このように、本発明のＳＯＩウェーハは、ベースウェーハとバリアシリコン酸化膜との間に、バリアシリコン層を更に含むことができる。本発明のＳＯＩウェーハは、他の層を含むこともできる。
本発明のＳＯＩウェーハは、例えば、後段で説明する本発明のＳＯＩウェーハの製造方法によって製造することができる。
以下、本発明のＳＯＩウェーハの各構成部材をより詳細に説明する。
（ベースウェーハ）
ベースウェーハは、ウェーハ全体にドーパントを含有するシリコン単結晶ウェーハからなる。ドーパントとしては、例えば、Ｂ、Ｇａ、Ｐ、Ｓｂ、Ａｓ等を挙げることができる。このようなシリコン単結晶ウェーハは、例えば、ＣＺ法やＦＺ法により製造されたシリコン単結晶インゴットをスライスして得ることができる。
ベースウェーハのドーパント濃度は、ＳＯＩ層のドーパント濃度よりも高ければ特に限定されないが、例えば１×１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であるベースウェーハを用いることにより、優れたゲッタリング効果を示すことができると共に、ＳＯＩウェーハの反りを更に抑制することができる。そして、先に説明した理由により、本発明のＳＯＩウェーハでは、ベースウェーハ中のドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であるベースウェーハを用いても、ベースウェーハに含まれるドーパントがＳＯＩ層に混入することを抑制することができる。
尚、ベースウェーハのドーパントがｎ型ドーパントの場合、ベースウェーハに熱酸化によってシリコン酸化膜を形成する際にシリコン酸化膜中に取り込まれるドーパント濃度はｐ型ドーパントに比べて低いので、前述した様なＳＯＩ層をドーパント汚染してしまうという問題はそれほど顕著には発生しないが、ｎ型であっても、例えばベースウェーハのドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上の高濃度である場合、ＳＯＩ層のドーパント汚染の問題を無視できなくなる。しかしながら、上段で述べたように、本発明のＳＯＩウェーハでは、ベースウェーハのドーパント濃度がこのような高濃度であっても、ベースウェーハに含まれるドーパントがＳＯＩ層に混入することを抑制することができる。
ベースウェーハのドーパント濃度の上限は、特に限定されないが、シリコン単結晶へのそのドーパントの固溶限界以下とすることができる。ベースウェーハのドーパント濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
ベースウェーハのＳＯＩ層との貼り合わせ面である第１主面に、バリアシリコン酸化膜が配置されている。また、第１主面とは反対側の第２主面に、裏面シリコン酸化膜が配置されている。任意に、ベースウェーハの側面に、側面シリコン酸化膜が配置されていても良い。側面シリコン酸化膜が配置されている場合、バリアシリコン酸化膜、裏面シリコン酸化膜及び側面シリコン酸化膜は、ベースウェーハの全面に形成されたシリコン酸化膜を構成することができる。
バリアシリコン酸化膜中のドーパントの濃度は、裏面シリコン酸化膜中のドーパントの濃度よりも低い。裏面シリコン酸化膜中のドーパントの濃度は、ベースウェーハのドーパント濃度以下であり得る。
ベースウェーハは、第１主面に、ＳＯＩ層が形成されていない部分、すなわちテラス部を含むことができる。バリアシリコン酸化膜は、ベースウェーハの第１主面のうち、テラス部にも配置することができる。この場合、バリアシリコン酸化膜は、ベースウェーハの第１主面のテラス部を通してのドーパントの外方拡散をブロックすることができる。
（ＳＯＩ層）
ＳＯＩ層は、ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなる。
ドーパントとしては、例えば、Ｂ、Ｇａ、Ｐ、Ｓｂ、Ａｓ等を挙げることができる。ＳＯＩ層は、ベースウェーハに含まれるドーパントと同種のドーパントを含んでも良いし、異種のドーパントを含んでも良い。
ＳＯＩ層のドーパント濃度は、ベースウェーハのドーパント濃度よりも低ければ特に限定されず、ＳＯＩ層に求められる導電型及び抵抗率に応じて適宜変更できる。ＳＯＩ層のドーパント濃度は、例えば１×１０１３ａｔｏｍｓ／ｃｍ３以上１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＳＯＩ層は、ドーパントを含有していない部分を含むこともできる。
ＳＯＩ層のベースウェーハとの貼り合わせ面である一方の主面に、シリコン酸化膜（以下、ＳＯＩ側シリコン酸化膜ともいう）が配置されていてもよい。
（埋め込み酸化膜）
埋め込み酸化膜は、ベースウェーハとＳＯＩ層との間に配置される。
埋め込み酸化膜は、その少なくとも一部として、先に説明したバリアシリコン酸化膜を含む。
埋め込み酸化膜は、バリアシリコン酸化膜からなっていても良い。この場合、ＳＯＩウェーハにおいて、ＳＯＩ層のシリコン単結晶表面と、ベースウェーハのバリアシリコン酸化膜の表面とが直接貼り合されていても良い。
或いは、埋め込み酸化膜は、バリアシリコン酸化膜とこれとは別の酸化膜とを含んでいても良い。例えば、ＳＯＩ層のベースウェーハとの貼り合わせ面である一方の主面にＳＯＩ側シリコン酸化膜が配置されている場合、このＳＯＩ側シリコン酸化膜は、埋め込み酸化膜の一部であってもよい。この場合、ＳＯＩウェーハにおいて、バリアシリコン酸化膜と、ＳＯＩ側シリコン酸化膜とが直接貼り合されていても良い。
（ＣＶＤ絶縁膜）
ＣＶＤ絶縁膜としては、特に限定されないが、好ましい例として、ＣＶＤ酸化膜、ＣＶＤ窒化膜及びＣＶＤ酸化窒化膜を挙げることができる。
これらの膜は、簡便に形成することができるだけでなく、緻密なＣＶＤ絶縁膜となることができる。そのため、ベースウェーハの第１主面とは反対側の第２主面を通してのドーパントの外方拡散をより確実に抑制することができる。
次に、本発明のＳＯＩウェーハの幾つかの具体例を、図１～図３を参照しながら説明する。ただし、本発明のＳＯＩウェーハは、以下に説明する例に限定されるものではない。また、以下では各構成部材の配置のみを説明する。各構成部材の詳細は、上記を参照されたい。
［第一例］
図１は、本発明のＳＯＩウェーハの第一例を示す概略断面図である。
図１に示す第一例のＳＯＩウェーハ１００は、ベースウェーハ１０と、埋め込み酸化膜２０と、埋め込み酸化膜２０を介してベースウェーハ１０に貼り合されたＳＯＩ層３０とを含む。
ベースウェーハ１０は、ＳＯＩ層３０との貼り合わせ面である第１主面１１と、この第１主面１１と反対側の第２主面１２とを有する。
ベースウェーハ１０の第１主面１１には、バリアシリコン酸化膜２１が配置されている。図１に示す第一例のＳＯＩウェーハ１００では、埋め込み酸化膜２０は、バリアシリコン酸化膜２１からなる。なお、図１に示す第一例のＳＯＩウェーハ１００では、ベースウェーハ１０の第１主面１１のうち、ＳＯＩ層３０を担持していない部分、すなわちテラス部１４にも、バリアシリコン酸化膜２１が形成されている。一方、ベースウェーハ１０の第２主面１２には、裏面シリコン酸化膜５１が配置されている。更に、ベースウェーハ１０の側面（エッジ部）１３には、側面シリコン酸化膜５２が配置されている。
すなわち、図１に示す第一例のＳＯＩウェーハ１００では、ベースウェーハ１０の全面が、バリアシリコン酸化膜２１、裏面シリコン酸化膜５１及び側面シリコン酸化膜５２を含むシリコン酸化膜５０で被覆されている。
また、図１に示す第一例のＳＯＩウェーハ１００では、裏面シリコン酸化膜５１のベースウェーハ１０とは反対側の面に、ＣＶＤ絶縁層４０が配置されている。
そして、図１に示す第一例のＳＯＩウェーハ１００では、ＳＯＩ層３０の一方の主面３２が、バリアシリコン酸化膜２１、すなわち埋め込み酸化膜２０の表面に直接貼り合されている。
［第二例］
図２は、本発明のＳＯＩウェーハの第二例を示す概略断面図である。
図２に示す第二例のＳＯＩウェーハ１００は、ＳＯＩ層３０の表面の一部にシリコン酸化膜（ＳＯＩ側シリコン酸化膜）２２が形成されている以外は、第一例のＳＯＩウェーハ１００と同様である。
具体的には、図２に示すように、ＳＯＩ層３０のベースウェーハ１０との貼り合わせ面である一方の主面３２に、ＳＯＩ側シリコン酸化膜２２が配置されている。
また、図２に示す第二例のＳＯＩウェーハ１００では、ＳＯＩ層３０の一方の主面３２に配置されたＳＯＩ側シリコン酸化膜２２と、ベースウェーハ１０の第１主面１１に配置されたバリアシリコン酸化膜２１とが貼り合されて、埋め込み酸化膜２０を構成している。言い換えると、第二例のＳＯＩウェーハ１００は、埋め込み酸化膜２０の一部としてのバリアシリコン酸化膜２１と、埋め込み酸化膜２０の他の一部としてのＳＯＩ側シリコン酸化膜２２とを含んでいる。
［第三例］
図３は、本発明のＳＯＩウェーハの第三例を示す概略断面図である。
図３に示す第三例のＳＯＩウェーハ１００は、ベースウェーハ１０とバリアシリコン酸化膜２１との間にバリアシリコン層６０が配置されている以外は、第一例のＳＯＩウェーハ１００と同様である。
＜ＳＯＩウェーハの製造方法＞
次に、本発明のＳＯＩウェーハの製造方法を説明する。
本発明のＳＯＩウェーハの製造方法は、少なくとも、
ウェーハ全体にドーパントを含有し且つ第１主面及び前記第１主面と反対側の第２主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第１主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してＳＯＩ層を形成する薄膜化工程と、
を含むＳＯＩウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第２主面上にＣＶＤ絶縁膜を形成する工程と、
前記ベースウェーハの前記第１主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第１主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とする。
このような本発明のＳＯＩウェーハの製造方法では、貼り合わせ工程において、ベースウェーハのボンドウェーハとの貼り合わせ面（第１主面）とは反対側の面である第２主面上にＣＶＤ絶縁膜が形成されており、ベースウェーハの第１主面とボンドウェーハの一方の主面とが、バリアシリコン酸化膜を介して貼り合されたＳＯＩウェーハを得ることができる。そして、バリアシリコン酸化膜は、ベースウェーハのドーパント濃度よりも低濃度でドーパントを含む。このようなＳＯＩウェーハでは、ベースウェーハの第２主面からのボンドウェーハへのオートドープをＣＶＤ絶縁膜によってブロックできるのに加え、バリアシリコン酸化膜がドーパント拡散防止層として働くことができるので、ベースウェーハの第１主面からボンドウェーハへの固相拡散によるオートドープも、抑制することができる。また、ベースウェーハの熱酸化工程において、ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成するので、このシリコン酸化膜により、ベースウェーハのテラス部及びエッジ部からのドーパントの外方拡散を抑制することもできる。
従って、本発明のＳＯＩウェーハの製造方法によれば、例えば貼り合わせ工程及びこの工程に続く工程において、ベースウェーハに含まれていたドーパントが、ベースウェーハの裏面である第２主面のシリコン酸化膜を通しての外方拡散によってボンドウェーハ又はＳＯＩ層中に混入したり、ベースウェーハとボンドウェーハ又はＳＯＩ層との間のシリコン酸化膜を通しての固相拡散によってボンドウェーハ又はＳＯＩ層中に混入したりすることを抑制することができる。特に、熱処理を伴う工程においても、ＳＯＩ層へのドーパントの上記混入を抑制することができる。
すなわち、本発明のＳＯＩウェーハの製造方法によれば、ベースウェーハに含まれるドーパントの混入によるＳＯＩ層の汚染を抑制しながら、ＳＯＩウェーハを製造することができる。そして、このようにオートドープを防ぐことができるので、ＳＯＩ層の導電型や抵抗率が変化するのを防ぐことができる。
さらに、本発明のＳＯＩウェーハの製造方法で製造したＳＯＩウェーハを用いてデバイスを製造する場合にも、ベースウェーハに含まれていたドーパントが、ベースウェーハの裏面である第２主面のシリコン酸化膜を通しての外方拡散によってＳＯＩ層中に混入したり、ＳＯＩウェーハの埋め込み酸化膜としてのシリコン酸化膜からの固相拡散によってＳＯＩ層中に混入したりすることを抑制することができる。
加えて、本発明のＳＯＩウェーハの製造方法で製造したＳＯＩウェーハを用いてデバイスを製造する場合、ベースウェーハの第２主面を通してのドーパントの外方拡散を抑制できるので、熱処理炉の炉内部品へのドーパント汚染も十分に抑制でき、炉内部品からウェーハへの２次汚染を抑制する効果も得られる。
そして、本発明のＳＯＩウェーハの製造方法によれば、ドーパントを含有しているベースウェーハを用いることにより、反りを抑制でき、優れたゲッタリング効果を発揮することができるＳＯＩウェーハを製造できる。
以下、本発明のＳＯＩウェーハの製造方法をより詳細に説明する。
本発明のＳＯＩウェーハの製造方法は、少なくとも、ベースウェーハ及びボンドウェーハを準備する工程と、ベースウェーハの熱酸化工程と、貼り合わせ工程と、薄膜化工程とを含み、ベースウェーハの熱酸化工程より前に、ＣＶＤ絶縁膜を形成する工程と、バリアシリコン層を形成する工程とを更に含む。
本発明のＳＯＩウェーハの製造方法は、貼り合わせ工程より前に、ボンドウェーハの全面にシリコン酸化膜を形成する工程を更に含んでもよい。
本発明のＳＯＩウェーハの製造方法は、貼り合わせ工程より前に、ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも１種類を注入してイオン注入層を形成するイオン注入工程を更に含むことができる。この場合、薄膜化工程において、イオン注入層を剥離面として前記ボンドウェーハを剥離することにより、ボンドウェーハを薄膜化して前記ＳＯＩ層を得てもよい。
本発明のＳＯＩウェーハの製造方法は、他の工程を更に含むこともできる。
次に、本発明のＳＯＩウェーハの製造方法の各工程を更に詳細に説明する。
（ベースウェーハ及びボンドウェーハを準備する工程）
この工程では、ウェーハ全体にドーパントを含有し且つ第１主面及び第１主面と反対側の第２主面を有するシリコン単結晶ウェーハからなるベースウェーハと、ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する。
準備するベースウェーハとしては、本発明のＳＯＩウェーハの説明において挙げたベースウェーハを挙げることができる。特に、ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であるベースウェーハを用いることにより、優れたゲッタリング効果を示すことができると共に、製造するＳＯＩウェーハの反りを更に抑制することができる。そして、先に説明した理由により、本発明のＳＯＩウェーハの製造方法では、ベースウェーハ中のドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上であるベースウェーハを用いても、ベースウェーハに含まれていたドーパントがボンドウェーハ又はＳＯＩ層に混入することを防ぐことができる。
ボンドウェーハは、後段に説明する薄膜化工程でＳＯＩ層となる。よって、製造するＳＯＩウェーハのＳＯＩ層に求められる導電型及び抵抗率を有するボンドウェーハを準備するのが好ましい。具体的には、準備するボンドウェーハとしては、本発明のＳＯＩウェーハの説明において挙げたＳＯＩ層のシリコン単結晶からなるボンドウェーハを挙げることができる。
（ボンドウェーハの全面にシリコン酸化膜を形成する工程）
任意のこの工程では、後段で説明する貼り合わせ工程の前に、準備したボンドウェーハの全面に、シリコン酸化膜を形成する。
シリコン酸化膜を形成する手段は、特に限定されないが、例えばボンドウェーハの表面を熱酸化してシリコン酸化膜を形成することができる。
（イオン注入工程）
任意のこの工程では、ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも１種類を注入してイオン注入層を形成する。
イオンを注入する具体的な手段は、特に限定されず、公知の方法で行うことができる。
（ＣＶＤ絶縁膜を形成する工程）
この工程では、ベースウェーハの第２主面（ボンドウェーハの貼り合わせ面（第１主面）に対する裏面）上にＣＶＤ絶縁膜を形成する。
ＣＶＤ絶縁膜は、例えば、ＣＶＤ炉内にあるサセプタにベースウエーハをその第１主面が下になるように載置し、その反対側の面である第２主面にＣＶＤ絶縁膜をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長法）によって堆積して、形成することができる。
特に、ＣＶＤ絶縁膜として、ＣＶＤ酸化膜、ＣＶＤ窒化膜及びＣＶＤ酸化窒化膜のうちいずれか１つを形成することが好ましい。
これらの膜は、簡便に形成することができるだけでなく、緻密なＣＶＤ絶縁膜となることができる。そのため、ベースウェーハの第１主面とは反対側の第２主面を通してのドーパントの外方拡散をより確実に抑制することができる。
ベースウェーハの第２主面にＣＶＤ絶縁膜を形成することによる作用効果の更なる詳細については、特許文献３の段落［００２８］～［００４１］を参照されたい。
（バリアシリコン層を形成する工程）
この工程では、ベースウェーハの第１主面上にベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する。
バリアシリコン層は、例えば、エピタキシャル成長によりベースウェーハの第１主面上に形成することができる。
バリアシリコン層として、ドーパントの濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のものを形成することが好ましい。
このようなバリアシリコン層を形成することにより、ベースウェーハの第１主面に配置されたシリコン酸化膜を通しての固相拡散によるＳＯＩ層中へのドーパントの混入をより確実に抑制することができる。
バリアシリコン層のドーパント濃度は、いわゆるノンドープとして、不可避的に混入するもの程度とすることができる。バリアシリコン層に含有させるドーパントは、ベースウェーハのドーパントと同種でもよいし、又は異なっていても良い。
バリアシリコン層の膜厚は、特に限定されないが、例えば本発明のＳＯＩウェーハの製造方法によって得られるＳＯＩウェーハのＳＯＩ層とベースウェーハとの間のシリコン酸化膜（埋め込み酸化膜）の総厚の半分以上とすることができる。このような膜厚を有するバリアシリコン層を形成し、これを後段で説明する熱酸化工程によりバリアシリコン酸化膜とすることで、ベースウェーハの第１主面からボンドウェーハ又はボンドウェーハを薄膜化して得られるＳＯＩ層へのドーパントの固相拡散による混入をより十分に抑制できる。バリアシリコン酸化膜の膜厚は、４００ｎｍ以上であることが好ましく、５００ｎｍ以上であることがより好ましく、６００ｎｍ以上であることが更に好ましい。バリアシリコン酸化膜の膜厚は、例えば１０００ｎｍ以下とすることができる。
なお、バリアシリコン層の厚さを厚くすることで、ベースウェーハからのドーパントの拡散を抑制しやすくなるが、ＳＯＩウェーハの埋め込み酸化膜（ＢＯＸ層）の厚さに対して、ドーパント濃度が低い層が厚すぎると、ＢＯＸ層直下に、ドーパント濃度が低い層が出来てしまう。このようなＳＯＩウェーハが製造されるのが望まれない場合、これを防止する方法として、一つに、バリアシリコン層の厚さを薄くすることが望ましく、例えば、製造するＳＯＩウェーハの埋め込み酸化膜の厚さの半分程度の厚さにすることが望ましい。ここでは、Ｓｉ／ＳｉＯ２＝０．４５の酸化比率（Ｓｉ層全体を熱酸化によりＳｉＯ２層に変化させた場合のＳｉ層とＳｉＯ２層の膜厚の比率）から半分程度とした。
本発明のＳＯＩウェーハの製造方法によれば、ベースウェーハの第１主面が、ＳＯＩ層を担持していない部分、すなわちテラス部を含むＳＯＩウェーハを製造することができる。この場合、バリアシリコン層を形成する工程において、ベースウェーハの第１主面のうちテラス部となる部分にも、バリアシリコン層を形成しても良い。後段で説明する熱酸化工程によりバリアシリコン層をバリアシリコン酸化膜とすることにより、バリアシリコン層のうちテラス部上に形成された部分もバリアシリコン酸化膜の一部となる。バリアシリコン酸化膜のこの一部は、ＳＯＩウェーハのテラス部からのドーパントの外方拡散を抑制することができる。
そのため、この場合、ベースウェーハの一部にＳＯＩ層が形成されていない部分、すなわちテラス部があっても、バリアシリコン酸化膜により、このテラス部を通してのＳＯＩ層へのドーパントの混入を防ぐことができる。
加えて、本発明のＳＯＩウェーハの製造方法でテラス部を含むＳＯＩウェーハを製造し、これを用いてデバイスを製造する場合、ベースウェーハの第２主面を通してのドーパントの外方拡散だけでなく、ＳＯＩウェーハのテラス部のシリコン酸化膜を通してのドーパントの外方拡散も抑制できるので、熱処理炉の炉内部品へのドーパント汚染も十分に抑制でき、炉内部品からウェーハへの２次汚染を抑制する効果も得られる。
尚、ベースウェーハの熱酸化工程より前に行うＣＶＤ絶縁膜を形成する工程と、バリアシリコン層を形成する工程との工程順は、特に限定されない。また、貼り合わせ不良を低減するために、ＣＶＤ絶縁膜とバリアシリコン層との両者を形成したベースウェーハの貼り合わせ側の表面（すなわちバリアシリコン層）を、熱酸化工程の前に、再研磨することもできる。
（熱酸化工程）
この工程では、ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する。また、この工程では、ベースウェーハの第１主面上に形成したバリアシリコン層を熱酸化して、ベースウェーハの全面に形成するシリコン酸化膜の一部としてのバリアシリコン酸化膜を得る。
この工程では、バリアシリコン層の一部が未酸化の状態で残るように熱酸化を行ってもよい。
熱酸化工程において、バリアシリコン層を完全に酸化せずに未酸化の残厚が残るように熱酸化を行なって埋め込み酸化膜（ＢＯＸ層）の少なくとも一部となるシリコン酸化膜を形成すると、シリコン酸化膜直下に、ドーパント濃度が低い、バリアシリコン層の未酸化の状態の一部の層ができる。その場合、熱酸化工程の後にドーパント拡散熱処理（アニール）を追加することで、シリコン酸化膜直下のドーパント濃度を補うことが出来る。この拡散熱処理は、結合熱処理、もしくは、熱処理時間の延長などで補うことが出来る。
或いは、バリアシリコン層の全てを熱酸化してバリアシリコン酸化膜とし、ベースウェーハのうちバリアシリコン層の直下にある部分を更に熱酸化しても良い。
熱酸化の程度は、例えば、熱酸化温度及び時間によって調整できる。
この熱酸化は、ベースウェーハの第２主面上に形成したＣＶＤ絶縁膜を通過してベースウェーハに及ぶため、この熱酸化工程によりベースウェーハのうちＣＶＤ絶縁膜と接する部分もシリコン酸化膜（裏面シリコン酸化膜と呼ぶ）とすることができる。そのため、この熱酸化工程により、ベースウェーハのうち裏面シリコン酸化膜が配置された主面が、新たな第２主面となる。
この熱酸化により得られたシリコン酸化膜のうち、バリアシリコン酸化膜は、バリアシリコン層の少なくとも一部が熱酸化したものであり、裏面シリコン酸化膜はベースウェーハの一部が熱酸化したものである。バリアシリコン層のドーパント濃度はベースウェーハのドーパント濃度よりも低いので、バリアシリコン酸化膜のドーパント濃度は、裏面シリコン酸化膜の濃度よりも低くなる。
（貼り合わせ工程）
この工程では、ボンドウェーハの一方の主面とベースウェーハの第１主面とを、ベースウェーハ上のシリコン酸化膜を介して貼り合わせる。
この貼り合わせ工程の前にボンドウェーハの全面にシリコン酸化膜を形成した場合、貼り合わせ工程において、ベースウェーハとボンドウェーハとを、ベースウェーハの第１主面に配置されたシリコン酸化膜及びボンドウェーハに配置されたシリコン酸化膜を介して貼り合せることができる。このようにして貼り合わせ工程を行うことにより、ベースウェーハの第１主面からのボンドウェーハ又はＳＯＩ層中へのドーパントの混入をより確実に抑制することができる。
或いは、この貼り合わせ工程において、ボンドウェーハの一方の主面のシリコン単結晶表面とベースウェーハのバリアシリコン酸化膜の表面とを直接貼り合わせてもよい。
ボンドウェーハにシリコン酸化膜を形成しない場合であっても、ベースウェーハの第１主面に配置されたシリコン酸化膜を通しての固相拡散によるＳＯＩ層中へのドーパントの混入を十分に抑制することができる。この態様は、酸化膜同士の貼り合わせが適用できない場合（例えば貼り合わせ工程において高温の熱処理ができない場合）に特に有効である。
（薄膜化工程）
この工程では、ボンドウェーハを薄膜化してＳＯＩ層を形成する。
薄膜化の手段は、特に限定されず、研削、研磨あるいはエッチング等によってもよいが、イオン注入剥離法による薄膜化を行うことが好ましい。イオン注入剥離方法を行う場合、予め先に説明したイオン注入工程を行なってボンドウェーハにイオン注入層を形成しておく。そして、このイオン注入層を剥離面としてボンドウェーハを剥離することにより、ボンドウェーハを薄膜化してＳＯＩ層を得ることができる。
このようなイオン注入剥離法を行なえば、優れた膜厚均一性を有する薄膜化したＳＯＩ層を得ることができる。
薄膜化工程に次いで、犠牲酸化処理工程、平坦化熱処理工程、研磨工程、鏡面処理工程及び洗浄工程などを行なっても良い。
本発明のＳＯＩウェーハの製造方法では、薄膜化工程、又はその後の任意の工程を経て、ＳＯＩウェーハを得ることができる。そして、本発明のＳＯＩウェーハの製造方法によれば、例えば、先に説明した本発明のＳＯＩウェーハを製造できる。
次に、本発明のＳＯＩウェーハの製造方法の幾つかの具体例を、図４及び図５を参照しながら説明する。ただし、本発明のＳＯＩウェーハの製造方法は、以下に説明する例に限定されるものではない。
［第一例］
図４は、本発明のＳＯＩウェーハの製造方法の第一例を示す概略フロー図である。この例の製造方法によれば、例えば、図１を参照しながら説明した第一例のＳＯＩウェーハの第一例を製造することができる。
まず、工程（ａ）において、ベースウェーハ１０とボンドウェーハ３１とを準備する。ベースウェーハ１０は、図４において上方を向いた第１主面１１、第１主面１１とは反対側の第２主面１２、及び第１主面１１と第２主面１２とをつなぐ側面（エッジ部）１３とを有する。ボンドウェーハ３１は、のちにベースウェーハ１０の第１主面１１と貼り合せる一方の主面３２を有する。ベースウェーハ１０とボンドウェーハ３１とは、共にドーパントを含むが、その濃度はベースウェーハ１０の方が高い。
次に、工程（ｂ）において、工程（ａ）で準備したベースウェーハ１０の第２主面１２上にＣＶＤ絶縁膜４０を形成する。
次に、工程（ｃ）において、ベースウェーハ１０の第１主面１１上にバリアシリコン層６０を形成する。バリアシリコン層６０のドーパント濃度は、ベースウェーハ１０のドーパント濃度よりも低い。
次に、工程（ｄ）において、ベースウェーハ１０を熱酸化に供して、シリコン酸化膜５０を得る。この例では、この熱酸化工程（ｄ）において、バリアシリコン層６０の全てをバリアシリコン酸化膜２１としている。また、ベースウェーハ１０の第２主面１２を含んでいた部分も裏面酸化膜５１となり、ベースウェーハ１０では、この裏面酸化膜５１に接する新たな第２主面１２が生じている。そして、ベースウェーハ１０の側面１３上に、側面シリコン酸化膜５２が形成される。バリアシリコン酸化膜２１、裏面酸化膜５１及び側面シリコン酸化膜５２が、ベースウェーハ１０の全面を被覆するシリコン酸化膜５０を形成している。
次に、工程（ｅ）において、工程（ａ）で準備したボンドウェーハ３１の一方の主面３２と、工程（ｄ）での熱酸化に供されたベースウェーハ１０の第１主面１１とを、シリコン酸化膜５０、具体的にはバリアシリコン酸化膜２１を介して貼り合せる。
次に、工程（ｆ）において、ボンドウェーハ３１を薄膜化して、ＳＯＩ層３０を得る。
貼り合わせ工程（ｅ）の前に、ボンドウェーハ３１の内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも１種を注入してイオン注入層を形成するイオン注入工程を行なえば、薄膜化工程（ｆ）をイオン注入剥離法により行うこともできる。
薄膜化工程（ｆ）を行うことにより、図１に示した第一例のＳＯＩウェーハ１００を得ることができる。
なお、熱酸化工程（ｄ）における熱酸化の程度を弱めれば、図３に示した第三例のＳＯＩウェーハ１００を得ることもできる。
［第二例］
図５は、本発明のＳＯＩウェーハの製造方法の第二例を示す概略フロー図である。この例の製造方法によれば、例えば、図２を参照しながら説明した第二例のＳＯＩウェーハを製造することができる。
第二例の製造方法は、工程（ａ）で準備したボンドウェーハ３１の、ベースウェーハ１０と貼り合せる側の一方の主面３２、それとは反対側の主面（裏面）３６及びこれらをつなぐ側面（エッジ部）３３を含む全面に、シリコン酸化膜３４を形成する工程（ｇ）を含む点で、第一例の製造方法と異なる。
工程（ｇ）で形成するシリコン酸化膜３４は、ボンドウェーハ３１の一方の主面３２に形成されたＳＯＩ側シリコン酸化膜２２と、主面３６に形成された裏面シリコン酸化膜３７と、側面３３に形成された側面シリコン酸化膜３５とを含む。
また、第二例の製造方法では、貼り合わせ工程（ｅ）において、ベースウェーハ１０とボンドウェーハ３１とを、バリアシリコン酸化膜２１及びＳＯＩ側シリコン酸化膜２２とを介して貼り合せる。
そして、第二の製造方法では、薄膜化工程（ｆ）において、ボンドウェーハ３１のうち裏面シリコン酸化膜３７が形成された部分を含む部分を剥離して、ＳＯＩ層３０を得る。このような薄膜化工程（ｆ）を行うことにより、図２に示した第二例のＳＯＩウェーハ１００を得ることができる。
［測定方法］
ベースウェーハ、ボンドウェーハ、バリアシリコン層、バリアシリコン酸化膜、裏面シリコン酸化膜などにおけるドーパント濃度は、例えば、２次イオン質量分析装置（ＳＩＭＳ）を用いて測定することができる。
ＳＯＩウェーハが含む各構成部材の厚さ、並びにＳＯＩウェーハの製造方法で準備する各ウェーハ及び形成する各層の厚さは、例えば、断面ＳＥＭ、光反射法、エリプソメトリ等で確認することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
実施例１では、図４に概略的に示すフローと同様のフローで、ＳＯＩウェーハ１００の製造を行なった。
＜工程（ａ）＞
まず、ボンドウェーハ３１として、直径３００ｍｍ、ボロンドープ（ドーパント濃度１×１０１５ａｔｏｍｓ／ｃｍ３）のｐ型シリコン単結晶ウェーハ（抵抗率１０Ωｃｍ）を準備した。また、ベースウェーハ１０として、直径３００ｍｍ、ボロンドープ（ドーパント濃度１×１０１７ａｔｏｍｓ／ｃｍ３）のｐ型シリコン単結晶ウェーハ（抵抗率０．１Ωｃｍ）を準備した。
また、準備したボンドウェーハ３１の内部に、貼り合わせ面である一方の主面３２側から、下記表１の条件で水素イオンを注入し、イオン注入層を形成した。
＜工程（ｂ）＞
次に、ベースウェーハ１０を、貼り合わせ面である第１主面１１を下にして、ＣＶＤ炉のサセプタに載置し、第２主面１２上にＣＶＤ絶縁膜４０としてＣＶＤ酸化膜をＣＶＤ法により形成した。形成したＣＶＤ酸化膜の厚さは、３００ｎｍとした。
＜工程（ｃ）＞
次に、ベースウェーハ１０の貼り合わせ面である第１主面１１上に、バリアシリコン層６０をエピタキシャル成長させた。バリアシリコン層は、導電型がｐ型であり、厚さが４００ｎｍであり、抵抗率が１０Ωｃｍであり、ドーパント濃度が１×１０１５ａｔｏｍｓ／ｃｍ３であった。
＜工程（ｄ）＞
次に、ベースウェーハ１０の全面を熱酸化して、ベースウェーハ１０の全面を被覆するシリコン酸化膜５０を形成した。
熱酸化は、シリコン酸化膜５０の膜厚が１０００ｎｍとなるように行なった。そのため、この熱酸化工程（ｄ）により、バリアシリコン層６０の全てが酸化されて、バリアシリコン酸化膜２１となった。また、ベースウェーハ１０の第２主面を含む部分も酸化されて、裏面シリコン酸化膜５１となった。
＜工程（ｅ）＞
次に、工程（ｄ）の熱酸化に供したベースウェーハ１０と、イオン注入層を形成したボンドウェーハ３１とを、バリアシリコン酸化膜２１とボンドウェーハ３１の一方の主面３２とが接するように貼り合わせた。
＜工程（ｆ）＞
この貼り合わせたウェーハに対して３０分間、５００℃のアルゴン雰囲気下で剥離熱処理を施し、イオン注入層を剥離面としてボンドウェーハ３１を剥離することにより、ボンドウェーハ３１を薄膜化してＳＯＩ層３０を得た。
続いて、ＳＯＩ層３０のダメージ除去のために下記表１に示した条件で犠牲酸化処理を施した。この犠牲酸化処理は、ウェーハ同士の結合を強固にするための結合熱処理を兼ねている。そして、下記表１に示す条件で平坦化熱処理を施し、ＳＯＩウェーハ１００を製造した。
（実施例２及び３、並びに比較例１～３）
製造条件を下記表１～表３のそれぞれに示す条件としたこと以外は実施例１と同様の条件で、各例のＳＯＩウェーハ１００を製造した。
＜評価＞
各例のＳＯＩウェーハ１００のＳＯＩ層３０中のドーパント濃度を、ＳＩＭＳを用いて測定した。その結果を以下の表１～表３にそれぞれ示す。
Figure 0007334698000001
Figure 0007334698000002
Figure 0007334698000003
表１に示した実施例１と比較例１との結果の比較から、バリアシリコン層及びＣＶＤ絶縁膜を形成した実施例１のＳＯＩウェーハは、バリアシリコン層及びＣＶＤ絶縁膜のいずれも形成しなかった比較例１のＳＯＩウェーハよりも、ベースウェーハからのボロンの混入によるＳＯＩ層のボロン濃度の上昇を顕著に抑えることができたことが分かる。また、表２に示した実施例２と比較例２との結果の比較から、バリアシリコン層及びＣＶＤ絶縁膜を形成した実施例２のＳＯＩウェーハは、ＣＶＤ絶縁膜は形成したがバリアシリコン層を形成しなかった比較例２のＳＯＩウェーハよりも、ベースウェーハからのボロンの混入によるＳＯＩ層のボロン濃度の上昇を顕著に抑えることができたことが分かる。また、表３に示した実施例３と比較例３との結果の比較から、バリアシリコン層及びＣＶＤ絶縁膜を形成した実施例３のＳＯＩウェーハは、ＣＶＤ絶縁膜は形成したがバリアシリコン層を形成しなかった比較例３のＳＯＩウェーハよりも、ベースウェーハからのリンの混入によるＳＯＩ層のリン濃度の上昇を顕著に抑えることができたことが分かる。
（実施例４）
実施例４では、形成するバリアシリコン層の厚さを変化させたこと以外は実施例２と同一条件でＳＯＩウェーハを作製した場合の、バリアシリコン層（エピ層）の厚さとＳＯＩ層／埋め込み酸化膜（ＢＯＸ層）界面付近のＳＯＩ層中のボロン濃度との関係をシミュレーションした。その結果を図により算出した結果を図６に示す。
図６及び表２によれば、バリアシリコン層を形成すれば、バリアシリコン層を形成しなかった比較例２に比べて、ＳＯＩ層のボロン濃度の上昇を顕著に抑えることができることが分かる。また、図６によれば、バリアシリコン層を４００ｎｍ形成すれば、ＳＯＩ層のボロン濃度の上昇を２倍以内に抑制できること、更には、バリアシリコン層をのちに形成する埋め込み酸化膜の半分である５００ｎｍの厚さで形成すれば、ＳＯＩ層のボロン濃度の上昇をほぼ抑制できることがわかる。
（実施例５）
実施例５では、埋め込み酸化膜の膜厚を２μｍとした以外は実施例４と同一条件でシミュレーションを行った。バリアシリコン層（エピ層）の厚さとＳＯＩ層／埋め込み酸化膜界面付近のＳＯＩ層中のボロン濃度との関係を算出したシミュレーション結果を、図７に示す。
図７及び表２によれば、埋め込み酸化膜の厚さを２μｍに増加させても、バリアシリコン層を形成すれば、バリアシリコン層を形成しなかった比較例２に比べて、ＳＯＩ層のボロン濃度の上昇を顕著に抑えることができることが分かる。
また、図７によれば、埋め込み酸化膜の厚さを２μｍに増加させても、１μｍの場合と同様に、バリアシリコン層を４００～５００ｎｍ程度形成すれば、ＳＯＩ層のボロン濃度の上昇を十分に抑制できることがわかる。
これは、厚さ２μｍの埋め込み酸化膜の後半部分（ＳＯＩ層とは離れた部分）では高濃度のベースウェーハのボロンを高濃度に含んだ酸化膜が形成されるが、バリアシリコン層が酸化してなるバリアシリコン酸化膜を含む埋め込み酸化膜中のボロンの拡散速度が遅いため、ボロンがＳＯＩ層まで拡散せず、ＳＯＩ層中のボロン濃度に影響が及ばないことを意味している。従って、埋め込み酸化膜を２μｍを超える厚膜とする場合であっても、バリアシリコン層を形成すればＳＯＩ層中のドーパント濃度の上昇を抑えることができ、バリアシリコン層の厚さは４００～５００ｎｍ程度が好ましく、安全を見ても、６００～１０００ｎｍ程度形成すれば十分であることを示唆している。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ベースウェーハ、 １１…第１主面（貼り合わせ面）、 １２…第２主面、 １３…側面（エッジ部）、 １４…テラス部、 ２０…埋め込み酸化膜、 ２１…バリアシリコン酸化膜、 ２２…ＳＯＩ側シリコン酸化膜、 ３０…ＳＯＩ層、 ３１…ボンドウェーハ、 ３２…一方の主面（貼り合わせ面） ３３…側面、 ３４…シリコン酸化膜、 ３５…側面シリコン酸化膜、 ３６…他方の主面（裏面）、 ３７…裏面シリコン酸化膜、 ４０…ＣＶＤ絶縁層、 ５０…シリコン酸化膜、 ５１…裏面シリコン酸化膜、 ５２…側面シリコン酸化膜、 ６０…バリアシリコン層、 １００…ＳＯＩウェーハ。

Claims (10)

  1. 少なくとも、
    ウェーハ全体にドーパントを含有し且つ第１主面及び前記第１主面と反対側の第２主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
    前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
    前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第１主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
    前記ボンドウェーハを薄膜化してＳＯＩ層を形成する薄膜化工程と、
    を含むＳＯＩウェーハの製造方法であって、
    前記ベースウェーハの熱酸化工程より前に、
    前記ベースウェーハの前記第２主面上にＣＶＤ絶縁膜を形成する工程と、
    前記ベースウェーハの前記第１主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
    を更に含み、
    前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
    前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第１主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするＳＯＩウェーハの製造方法。
  2. 前記貼り合わせ工程より前に、前記ボンドウェーハの全面にシリコン酸化膜を形成する工程を更に含むことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面のシリコン単結晶表面と前記ベースウェーハの前記バリアシリコン酸化膜の表面とを直接貼り合わせることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  4. 前記貼り合わせ工程より前に、前記ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも１種類を注入してイオン注入層を形成するイオン注入工程を更に含み、
    前記薄膜化工程において、前記イオン注入層を剥離面として前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化して前記ＳＯＩ層を得ることを特徴とする請求項１～請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記ＣＶＤ絶縁膜を形成する工程において、前記ＣＶＤ絶縁膜として、ＣＶＤ酸化膜、ＣＶＤ窒化膜及びＣＶＤ酸化窒化膜のうちいずれか１つを形成することを特徴とする請求項１～請求項４のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. 前記ベースウェーハとして、前記ドーパント濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上のものを準備することを特徴とする請求項１～請求項５のいずれか一項に記載のＳＯＩウェーハの製造方法。
  7. 前記バリアシリコン層として、ドーパントの濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下のものを形成することを特徴とする請求項１～請求項６のいずれか一項に記載のＳＯＩウェーハの製造方法。
  8. 前記熱酸化工程において、前記バリアシリコン層の一部が未酸化の状態で残るように熱酸化を行い、
    その後に、前記バリアシリコン層の前記未酸化の状態の一部の層に前記ベースウェーハ中の前記ドーパントを拡散させるアニールを加えることを特徴とする請求項１～請求項７のいずれか一項に記載のＳＯＩウェーハの製造方法。
  9. ベースウェーハと、埋め込み酸化膜と、前記埋め込み酸化膜を介して前記ベースウェーハに貼り合わされたＳＯＩ層とを含むＳＯＩウェーハであって、
    前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記ＳＯＩ層との貼り合わせ面である第１主面と、前記第１主面と反対側の第２主面とを有するシリコン単結晶ウェーハからなり、
    前記ベースウェーハの前記第１主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
    前記ベースウェーハの前記第２主面に、裏面シリコン酸化膜が配置されており、
    前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、ＣＶＤ絶縁膜が配置されており、
    前記ＳＯＩ層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
    前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするＳＯＩウェーハ。
  10. 前記ベースウェーハと前記バリアシリコン酸化膜との間に、バリアシリコン層が配置されており、
    前記バリアシリコン層中に、前記ベースウェーハが含有するドーパントと同種のドーパントが拡散しているものであることを特徴とする請求項９に記載のＳＯＩウェーハ。
JP2020152637A 2020-09-11 2020-09-11 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ Active JP7334698B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020152637A JP7334698B2 (ja) 2020-09-11 2020-09-11 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
PCT/JP2021/027635 WO2022054429A1 (ja) 2020-09-11 2021-07-27 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US18/024,194 US20230268222A1 (en) 2020-09-11 2021-07-27 Method for manufacturing soi wafer and soi wafer
EP21866389.6A EP4213179A1 (en) 2020-09-11 2021-07-27 Method for manufacturing soi wafer, and soi wafer
CN202180054023.9A CN116057666A (zh) 2020-09-11 2021-07-27 Soi晶圆的制造方法及soi晶圆
KR1020237008165A KR20230065995A (ko) 2020-09-11 2021-07-27 Soi 웨이퍼의 제조방법 및 soi 웨이퍼
TW110129207A TW202226332A (zh) 2020-09-11 2021-08-09 Soi晶圓之製造方法及soi晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152637A JP7334698B2 (ja) 2020-09-11 2020-09-11 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
JP2022046971A JP2022046971A (ja) 2022-03-24
JP7334698B2 true JP7334698B2 (ja) 2023-08-29

Family

ID=80632491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152637A Active JP7334698B2 (ja) 2020-09-11 2020-09-11 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Country Status (7)

Country Link
US (1) US20230268222A1 (ja)
EP (1) EP4213179A1 (ja)
JP (1) JP7334698B2 (ja)
KR (1) KR20230065995A (ja)
CN (1) CN116057666A (ja)
TW (1) TW202226332A (ja)
WO (1) WO2022054429A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095951A (ja) 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP2008244019A (ja) 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2008146441A1 (ja) 2007-05-22 2008-12-04 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2019528573A (ja) 2016-08-16 2019-10-10 日本テキサス・インスツルメンツ合同会社 基板上の両面エピタキシャルを用いるプロセス拡張
JP2020511777A (ja) 2017-03-21 2020-04-16 ソイテックＳｏｉｔｅｃ 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226620A (ja) 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095951A (ja) 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP2008244019A (ja) 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2008146441A1 (ja) 2007-05-22 2008-12-04 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2019528573A (ja) 2016-08-16 2019-10-10 日本テキサス・インスツルメンツ合同会社 基板上の両面エピタキシャルを用いるプロセス拡張
JP2020511777A (ja) 2017-03-21 2020-04-16 ソイテックＳｏｉｔｅｃ 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法

Also Published As

Publication number Publication date
CN116057666A (zh) 2023-05-02
WO2022054429A1 (ja) 2022-03-17
TW202226332A (zh) 2022-07-01
US20230268222A1 (en) 2023-08-24
JP2022046971A (ja) 2022-03-24
EP4213179A1 (en) 2023-07-19
KR20230065995A (ko) 2023-05-12

Similar Documents

Publication Publication Date Title
JP5272329B2 (ja) Ｓｏｉウエーハの製造方法
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
TW201703204A (zh) 製造絕緣體上半導體之方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
TW201916251A (zh) 形成絕緣體上矽基底的方法
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP5009124B2 (ja) 半導体基板の製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
GB2437995A (en) Semiconductor processing
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP7334698B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP7380517B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5644670B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5038723B2 (ja) 半導体基板およびその製造方法
JP5585319B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2006269552A (ja) 半導体ウエーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JPWO2004086488A1 (ja) 半導体エピタキシャルウェーハ
JPH08148660A (ja) Ｓｏｉ基板の製造法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7334698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150