JP2020511777A - 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 - Google Patents
特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 Download PDFInfo
- Publication number
- JP2020511777A JP2020511777A JP2019543784A JP2019543784A JP2020511777A JP 2020511777 A JP2020511777 A JP 2020511777A JP 2019543784 A JP2019543784 A JP 2019543784A JP 2019543784 A JP2019543784 A JP 2019543784A JP 2020511777 A JP2020511777 A JP 2020511777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- silicon
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 238000000407 epitaxy Methods 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000001816 cooling Methods 0.000 claims abstract description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 20
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 214
- 230000035882 stress Effects 0.000 description 25
- 238000010521 absorption reaction Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Crystallography & Structural Chemistry (AREA)
- Silicon Compounds (AREA)
Abstract
Description
(b)シリコン基板の背面側にエピタキシーによってSiGe層を形成し、これにより、正面側におけるSiGe層の後の堆積によって補償されることになる変形を生じさせるステップ、
(c)シリコン基板の正面側を研磨し、清浄するステップ、
(d)シリコン基板の正面側にエピタキシーによってSiGe層を形成するステップ。
活性層の材料のエピタキシャル成長に適した半導体材料を含むドナー基板を供給するステップと、
支持基板を供給するステップと、
ドナー基板を支持基板に接合するステップであって、電気絶縁層が接合界面にある、ステップと、
ドナー基板を薄化し、これにより、半導体材料の層を支持基板の正面側に転写するステップと、
酸化ケイ素層を支持基板の背面側に堆積させるステップと、
酸化物層の前記堆積後に、半導体材料の転写層上に、活性層を酸化物層の堆積温度よりも高い温度でエピタキシャルに成長させるステップと、
を含む。
一方では、近赤外の波長の最大の光子を取り込むために十分に大きい厚さ、
他方では、特に、近赤外において、活性層によって光子を吸収する能力を増大させるために十分なゲルマニウム濃度、並びに
シリコンゲルマニウムの緩和、及びその結果生じる結晶欠陥(転位)の生成を回避するための限界厚さ(濃度に依存)
の間の妥協の結果から生じる。
背面側の酸化ケイ素によって発生する応力によって誘起される、反りの負の変化。
Claims (22)
- 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造であって、半導体支持基板(1)、電気絶縁層(2)、及び活性層と称される単結晶半導体層(3)を前記構造の背面側から前記構造の正面側まで連続的に含む、セミコンダクタオンインシュレータ型構造において、前記活性層(3)が、前記支持基板(1)に対する機械的応力状態を有する半導体材料で作製されており、前記支持基板(1)が前記支持基板(1)の背面側に酸化ケイ素層(4)を含み、前記酸化物層(4)の厚さが、前記支持基板における前記活性層(3)の最小の一部のエピタキシーによる形成後における前記構造の冷却の間に前記活性層と前記支持基板との間の前記機械的応力によって誘起される反りを補償するように選定されることを特徴とする、セミコンダクタオンインシュレータ型構造。
- 前記活性層(3)がシリコンゲルマニウム層である、請求項1に記載のセミコンダクタオンインシュレータ型構造。
- 前記活性層(3)のゲルマニウム含有率が10%以下である、請求項2に記載のセミコンダクタオンインシュレータ型構造。
- 前記活性層(3)の厚さが、前記活性層の前記材料の緩和が起きる厚さとして定義された臨界厚さ未満である、請求項1〜3のいずれか一項に記載のセミコンダクタオンインシュレータ型構造。
- 前記電気絶縁層(2)と前記活性層(3)との間のシリコン層(42)をさらに含む、請求項1〜4のいずれか一項に記載のセミコンダクタオンインシュレータ型構造。
- 前記電気絶縁層(2)が酸化ケイ素で作製されている、請求項1〜5のいずれか一項に記載のセミコンダクタオンインシュレータ型構造。
- 前記電気絶縁層(2)の厚さが10〜200nmに含まれる、請求項1〜6のいずれか一項に記載のセミコンダクタオンインシュレータ型構造。
- 前記酸化ケイ素層(4)の前記厚さが0.5μm〜4μmに含まれる、請求項1〜7のいずれか一項に記載のセミコンダクタオンインシュレータ型構造。
- 正面側型撮像装置において、前記正面側型撮像装置が、請求項1〜8のいずれか一項に記載のセミコンダクタオンインシュレータ型構造と、前記構造の前記活性層(3)内のフォトダイオードのマトリックスアレイとを含むことを特徴とする、正面側型撮像装置。
- 請求項1〜8のいずれか一項に記載のセミコンダクタオンインシュレータ型構造を製作する方法であって、以下のステップ、
前記活性層(3)の前記材料の前記エピタキシャル成長に適した半導体材料を含むドナー基板(30、40)を供給するステップと、
前記支持基板(1)を供給するステップと、
前記ドナー基板(30、40)を前記支持基板(1)に接合するステップであり、前記電気絶縁層(2)が前記接合界面にある、ステップと、
前記ドナー基板(30、40)を薄化し、これにより、前記半導体材料の層(34、42)を前記支持基板(1)の前記正面側に転写するステップと、
前記酸化ケイ素層(4)を前記支持基板(1)の前記背面側に堆積させるステップと、
前記酸化物層(4)の前記堆積後に、前記活性層(3)を、半導体材料の前記転写層(34、42)上に、前記酸化物層(4)の堆積温度よりも高い温度でエピタキシャルに成長させるステップと、
を含む、方法。 - 前記活性層がシリコンゲルマニウムで作製されている、請求項10に記載の方法。
- シリコンゲルマニウムの前記エピタキシャル成長に適した前記ドナー基板(30)の前記半導体材料がシリコンゲルマニウムである、請求項11に記載の方法。
- 前記半導体材料(31)がベース基板(32)にエピタキシーによって形成され、前記半導体材料及び前記ベース基板が前記ドナー基板(30)を共同で形成する、請求項12に記載の方法。
- シリコンゲルマニウムの前記エピタキシャル成長に適した前記ドナー基板(40)の前記半導体材料がシリコンである、請求項11に記載の方法。
- 前記支持基板(1)に転写された前記シリコン層(42)の厚さが400nm以下である、請求項14に記載の方法。
- シリコンゲルマニウムの前記エピタキシャル成長の最後に、前記シリコン層(42)が前記電気絶縁層(2)と前記シリコンゲルマニウム層(3)との間に保持される、請求項14又は15に記載の方法。
- シリコンゲルマニウムの前記エピタキシャル成長が行われた前記シリコン層(42)をシリコンゲルマニウム層に変換するための、前記活性層(3)の前記シリコンゲルマニウムの濃縮のステップをさらに含む、請求項14又は15に記載の方法。
- 前記活性層の前記材料の前記エピタキシャル成長に適した前記半導体材料の層(34、42)の範囲を定めるために、前記ドナー基板(30、40)に脆化区域(33、41)を形成するステップを含み、前記ドナー基板の前記薄化が、前記脆化区域(33、41)に沿った切り離しを含む、請求項10〜17のいずれか一項に記載の方法。
- 前記脆化区域(33、41)の前記形成が前記ドナー基板(30、40)への原子種の注入を含む、請求項18に記載の方法。
- 前記活性層(3)のエピタキシー温度が600〜1100℃に含まれる、請求項10〜19のいずれか一項に記載の方法。
- 前記酸化ケイ素層(4)の前記堆積温度が100〜400℃に含まれる、請求項10〜20のいずれか一項に記載の方法。
- 前記酸化ケイ素層(4)の前記厚さが、前記支持基板との熱膨張係数の差に起因する前記層の前記堆積後における前記構造の冷却の間に発生する応力が、限界値未満の反りを生じさせるように選択される、請求項10〜21のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1752310 | 2017-03-21 | ||
FR1752310A FR3064398B1 (fr) | 2017-03-21 | 2017-03-21 | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
PCT/EP2018/057151 WO2018172405A1 (en) | 2017-03-21 | 2018-03-21 | Semiconductor on insulator type structure, notably for a front side type imager, and method of manufacturing such a structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020511777A true JP2020511777A (ja) | 2020-04-16 |
JP7332158B2 JP7332158B2 (ja) | 2023-08-23 |
Family
ID=59649786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019543784A Active JP7332158B2 (ja) | 2017-03-21 | 2018-03-21 | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US11127624B2 (ja) |
EP (1) | EP3602617B1 (ja) |
JP (1) | JP7332158B2 (ja) |
KR (2) | KR20190122872A (ja) |
CN (1) | CN110383456B (ja) |
FR (1) | FR3064398B1 (ja) |
SG (1) | SG11201908704XA (ja) |
TW (1) | TWI775825B (ja) |
WO (1) | WO2018172405A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054429A1 (ja) * | 2020-09-11 | 2022-03-17 | 信越半導体株式会社 | Soiウェーハの製造方法及びsoiウェーハ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3928358A1 (en) * | 2019-02-18 | 2021-12-29 | Technische Universiteit Eindhoven | Light-emitting or light-absorbing component |
Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
JPH08501900A (ja) * | 1992-06-17 | 1996-02-27 | ハリス・コーポレーション | 結合ウェーハの製法 |
JP2000294757A (ja) * | 1999-04-06 | 2000-10-20 | Seiko Instruments Inc | 半導体集積回路装置の製造方法 |
JP2001036054A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Soi基板の製造方法 |
JP2004512683A (ja) * | 2000-10-19 | 2004-04-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチ・バック法を用いた低欠陥SiGeの層移動 |
JP2005532687A (ja) * | 2002-07-09 | 2005-10-27 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | バッファ層を備えるウエハからの薄層の転移 |
JP2006120782A (ja) * | 2004-10-20 | 2006-05-11 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2006351612A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2007194539A (ja) * | 2006-01-23 | 2007-08-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法およびsoiウエーハ |
JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
JP2010199609A (ja) * | 2010-04-28 | 2010-09-09 | Sumco Corp | 歪シリコンsoi基板の製造方法 |
JP2010267969A (ja) * | 2009-05-13 | 2010-11-25 | Siltronic Ag | おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたSiGeの層を含んでなるウェーハを製造する方法 |
JP2011035338A (ja) * | 2009-08-06 | 2011-02-17 | Hitachi Ltd | 半導体受光素子及びその製造方法 |
US20110186959A1 (en) * | 2010-01-29 | 2011-08-04 | Intersil Americas Inc. | Diamond soi with thin silicon nitride layer |
JP2013509697A (ja) * | 2009-10-30 | 2013-03-14 | ソイテック | 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造 |
JP2016063224A (ja) * | 2014-09-18 | 2016-04-25 | ソイテックSoitec | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 |
JP2016063222A (ja) * | 2014-09-18 | 2016-04-25 | ソイテックSoitec | 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造 |
US20160118431A1 (en) * | 2014-10-24 | 2016-04-28 | Stmicroelectronics Sa | Front-side imager having a reduced dark current on soi substrate |
WO2016081313A1 (en) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4795679A (en) * | 1985-05-22 | 1989-01-03 | North American Philips Corporation | Monocrystalline silicon layers on substrates |
FR2600582B1 (fr) | 1986-06-25 | 1990-06-08 | Elect Meca Et Const | Procede de fabrication de panneaux prefabriques en briques |
US6689211B1 (en) * | 1999-04-09 | 2004-02-10 | Massachusetts Institute Of Technology | Etch stop layer system |
KR100429869B1 (ko) * | 2000-01-07 | 2004-05-03 | 삼성전자주식회사 | 매몰 실리콘 저머늄층을 갖는 cmos 집적회로 소자 및기판과 그의 제조방법 |
AU2001268577A1 (en) * | 2000-06-22 | 2002-01-02 | Massachusetts Institute Of Technology | Etch stop layer system |
WO2002001648A1 (en) * | 2000-06-28 | 2002-01-03 | Motorola, Inc. | Semiconductor structure, device, circuit, and process |
AU2001264987A1 (en) * | 2000-06-30 | 2002-01-14 | Motorola, Inc., A Corporation Of The State Of Delware | Hybrid semiconductor structure and device |
US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
DE10231964A1 (de) * | 2002-07-15 | 2004-02-19 | Infineon Technologies Ag | Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren |
US6995427B2 (en) * | 2003-01-29 | 2006-02-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same |
JP4306266B2 (ja) * | 2003-02-04 | 2009-07-29 | 株式会社Sumco | 半導体基板の製造方法 |
US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
WO2005027214A1 (ja) * | 2003-09-10 | 2005-03-24 | Shin-Etsu Handotai Co., Ltd. | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
US7067430B2 (en) * | 2003-09-30 | 2006-06-27 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction |
US7029964B2 (en) * | 2003-11-13 | 2006-04-18 | International Business Machines Corporation | Method of manufacturing a strained silicon on a SiGe on SOI substrate |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
US7160753B2 (en) * | 2004-03-16 | 2007-01-09 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
FR2868202B1 (fr) * | 2004-03-25 | 2006-05-26 | Commissariat Energie Atomique | Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium. |
FR2877491B1 (fr) * | 2004-10-29 | 2007-01-19 | Soitec Silicon On Insulator | Structure composite a forte dissipation thermique |
TW200733244A (en) * | 2005-10-06 | 2007-09-01 | Nxp Bv | Semiconductor device |
FR2892733B1 (fr) * | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
FR2893762B1 (fr) * | 2005-11-18 | 2007-12-21 | Commissariat Energie Atomique | Procede de realisation de transistor a double grilles auto-alignees par reduction de motifs de grille |
FR2894715B1 (fr) * | 2005-12-09 | 2008-02-22 | Xbybus Soc Par Actions Simplif | Procede de fabrication de composant silicium et/ou germanium sur isolant |
US7811382B2 (en) * | 2006-05-30 | 2010-10-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor structure having a strained silicon layer |
EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
EP1975988B1 (en) * | 2007-03-28 | 2015-02-25 | Siltronic AG | Multilayered semiconductor wafer and process for its production |
US7897480B2 (en) * | 2007-04-23 | 2011-03-01 | International Business Machines Corporation | Preparation of high quality strained-semiconductor directly-on-insulator substrates |
US8128749B2 (en) * | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
CN101246819B (zh) * | 2007-11-13 | 2010-11-10 | 清华大学 | 应变锗薄膜的制备方法 |
US20110180896A1 (en) * | 2010-01-25 | 2011-07-28 | International Business Machines Corporation | Method of producing bonded wafer structure with buried oxide/nitride layers |
US8877608B2 (en) * | 2012-07-02 | 2014-11-04 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences | Method for preparing GOI chip structure |
JP5780234B2 (ja) * | 2012-12-14 | 2015-09-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US9418870B2 (en) * | 2014-02-12 | 2016-08-16 | International Business Machines Corporation | Silicon germanium-on-insulator formation by thermal mixing |
JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US9691860B2 (en) * | 2014-05-02 | 2017-06-27 | Samsung Electronics Co., Ltd. | Methods of forming defect-free SRB onto lattice-mismatched substrates and defect-free fins on insulators |
CN105810557A (zh) * | 2014-12-31 | 2016-07-27 | 格科微电子(上海)有限公司 | 半导体晶圆及其整平方法和封装方法 |
FR3034909B1 (fr) * | 2015-04-09 | 2018-02-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de dopage des regions de source et de drain d'un transistor a l'aide d'une amorphisation selective |
CN105448666A (zh) * | 2015-12-02 | 2016-03-30 | 苏州工业园区纳米产业技术研究院有限公司 | 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法 |
US9799756B1 (en) * | 2016-08-05 | 2017-10-24 | International Business Machines Corporation | Germanium lateral bipolar transistor with silicon passivation |
JP6662250B2 (ja) * | 2016-09-07 | 2020-03-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 |
US10170312B2 (en) * | 2017-04-20 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor substrate and manufacturing method of the same |
US20190131454A1 (en) * | 2017-11-01 | 2019-05-02 | Qualcomm Incorporated | Semiconductor device with strained silicon layers on porous silicon |
-
2017
- 2017-03-21 FR FR1752310A patent/FR3064398B1/fr active Active
-
2018
- 2018-03-21 TW TW107109656A patent/TWI775825B/zh active
- 2018-03-21 KR KR1020197030782A patent/KR20190122872A/ko active Application Filing
- 2018-03-21 SG SG11201908704X patent/SG11201908704XA/en unknown
- 2018-03-21 JP JP2019543784A patent/JP7332158B2/ja active Active
- 2018-03-21 WO PCT/EP2018/057151 patent/WO2018172405A1/en unknown
- 2018-03-21 US US16/495,362 patent/US11127624B2/en active Active
- 2018-03-21 EP EP18711364.2A patent/EP3602617B1/en active Active
- 2018-03-21 KR KR1020237041863A patent/KR20230169478A/ko active Application Filing
- 2018-03-21 CN CN201880016053.9A patent/CN110383456B/zh active Active
-
2021
- 2021-08-02 US US17/444,230 patent/US20210366763A1/en active Pending
Patent Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
JPH08501900A (ja) * | 1992-06-17 | 1996-02-27 | ハリス・コーポレーション | 結合ウェーハの製法 |
JP2000294757A (ja) * | 1999-04-06 | 2000-10-20 | Seiko Instruments Inc | 半導体集積回路装置の製造方法 |
JP2001036054A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Soi基板の製造方法 |
JP2004512683A (ja) * | 2000-10-19 | 2004-04-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチ・バック法を用いた低欠陥SiGeの層移動 |
JP2005532687A (ja) * | 2002-07-09 | 2005-10-27 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | バッファ層を備えるウエハからの薄層の転移 |
JP2006120782A (ja) * | 2004-10-20 | 2006-05-11 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2006351612A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
JP2007194539A (ja) * | 2006-01-23 | 2007-08-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法およびsoiウエーハ |
JP2010267969A (ja) * | 2009-05-13 | 2010-11-25 | Siltronic Ag | おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたSiGeの層を含んでなるウェーハを製造する方法 |
JP2011035338A (ja) * | 2009-08-06 | 2011-02-17 | Hitachi Ltd | 半導体受光素子及びその製造方法 |
JP2013509697A (ja) * | 2009-10-30 | 2013-03-14 | ソイテック | 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造 |
US20110186959A1 (en) * | 2010-01-29 | 2011-08-04 | Intersil Americas Inc. | Diamond soi with thin silicon nitride layer |
JP2010199609A (ja) * | 2010-04-28 | 2010-09-09 | Sumco Corp | 歪シリコンsoi基板の製造方法 |
JP2016063224A (ja) * | 2014-09-18 | 2016-04-25 | ソイテックSoitec | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 |
JP2016063222A (ja) * | 2014-09-18 | 2016-04-25 | ソイテックSoitec | 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造 |
US20160118431A1 (en) * | 2014-10-24 | 2016-04-28 | Stmicroelectronics Sa | Front-side imager having a reduced dark current on soi substrate |
WO2016081313A1 (en) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054429A1 (ja) * | 2020-09-11 | 2022-03-17 | 信越半導体株式会社 | Soiウェーハの製造方法及びsoiウェーハ |
JP7334698B2 (ja) | 2020-09-11 | 2023-08-29 | 信越半導体株式会社 | Soiウェーハの製造方法及びsoiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
US20210366763A1 (en) | 2021-11-25 |
TW201903962A (zh) | 2019-01-16 |
SG11201908704XA (en) | 2019-10-30 |
US11127624B2 (en) | 2021-09-21 |
JP7332158B2 (ja) | 2023-08-23 |
FR3064398A1 (fr) | 2018-09-28 |
WO2018172405A1 (en) | 2018-09-27 |
EP3602617A1 (en) | 2020-02-05 |
KR20190122872A (ko) | 2019-10-30 |
CN110383456B (zh) | 2024-03-26 |
CN110383456A (zh) | 2019-10-25 |
TWI775825B (zh) | 2022-09-01 |
KR20230169478A (ko) | 2023-12-15 |
EP3602617B1 (en) | 2021-04-21 |
FR3064398B1 (fr) | 2019-06-07 |
US20200152689A1 (en) | 2020-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11855120B2 (en) | Substrate for a front-side-type image sensor and method for producing such a substrate | |
JP6592534B2 (ja) | 多層構造体及びその製造方法 | |
JP3176072B2 (ja) | 半導体基板の形成方法 | |
US20210366763A1 (en) | Semiconductor on insulator structure for a front side type imager | |
US11508870B2 (en) | Process for fabricating at least one tensilely strained planar photodiode | |
JP2010153815A6 (ja) | 半導体基板の製造方法、および半導体基板 | |
JP2010153815A (ja) | 半導体基板の製造方法、および半導体基板 | |
US11127775B2 (en) | Substrate for front side type imager and method of manufacturing such a substrate | |
US8058149B2 (en) | Method for fabricating a semiconductor substrate | |
JP2005268238A (ja) | 裏面照射型固体撮像装置及びその製造方法 | |
JP7467805B2 (ja) | 前面撮像素子及びそのような撮像素子を製造するための方法 | |
KR102666552B1 (ko) | 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스 | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7332158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |