JP2005532687A - バッファ層を備えるウエハからの薄層の転移 - Google Patents
バッファ層を備えるウエハからの薄層の転移 Download PDFInfo
- Publication number
- JP2005532687A JP2005532687A JP2004519126A JP2004519126A JP2005532687A JP 2005532687 A JP2005532687 A JP 2005532687A JP 2004519126 A JP2004519126 A JP 2004519126A JP 2004519126 A JP2004519126 A JP 2004519126A JP 2005532687 A JP2005532687 A JP 2005532687A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- wafer
- structure according
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
Description
− ウエハ(x=0)から緩和層(x=r)に向かってゲルマニウム含有量xを徐々に増大させることができ、
− 格子定数の差に伴う欠陥を覆い隠すように制限することができ、
− 緩和Si1−rGer層の表面上でエピタキシャル成長する様々な材料からなる膜に対する安定性を、十分な厚みの緩和Si1−rGer層に対して与えることができることにより、緩和Si1−rGer層の格子定数に影響を与えることなく、前記膜に歪みを加えて前記膜の格子定数を変えることができる。
(a)半導体材料から選択される材料からなる膜を前記マッチング層の前記上側層上に成長させるステップであって、前記膜が前記第1の格子定数と実質的に異なる名目格子定数を有する材料からなり、成長した前記膜が、その下側にある前記マッチング層の前記上側層の前記第1の格子定数を維持し、歪みを加るために十分に小さな厚みを有するステップと、
(b)前記膜上に緩和層を成長させるステップであって、前記緩和層が前記第1の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料からなるステップと、
(c)前記ウエハの一部を除去するステップであって、
− 前記マッチング層中に脆化領域を形成する工程と、
− 前記緩和層を含む前記ウエハの一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
(d)前記ウエハの分離された部分に含まれる前記緩和層のシリコン以外の元素を濃縮するステップと、
を含むステップと、
を含むことを特徴とする方法を提供する。
− 前記濃縮ステップは、前記ウエハの分離された部分を酸化して、ウエハの酸化された前記分離部分の表面上に酸化物層を形成するとともに、前記酸化物層の下側にある前記緩和層の領域でシリコン以外の元素の濃度を高める酸化工程を含み;
― 前記濃縮ステップは、前記酸化工程中に形成された酸化物層を除去するための脱酸工程を含んでもよく;
− 前記濃縮ステップは、前記ウエハの前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を含んでもよく;
− 前記熱処理工程は、前記脱酸工程の前または後に行なうことができ;
− 前記熱処理工程が約1200℃の温度で優先的に行なわれ;
− 前記成長ステップ(b)の後、受け基板が前記緩和層側で前記ウエハに対して結合する更に別のステップが行なわれ;
− この場合、前記受け基板がシリコンからなり;
− これらの後者の2つの場合のいずれかにおいて、前記結合前に、前記受け基板と前記ウエハとの間に少なくとも1つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板上および前記ウエハの結合面上の少なくとも一方に形成され;
− 後者の場合、前記結合層がシリカ等の電気的絶縁体であり;
− 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層中に注入することにより形成され;
− 前記成長ステップ(b)の前に、緩和層の下側の層を多孔質化することにより前記脆化領域が形成され;
− 前記除去ステップ(c)は、前記除去ステップ(c)のエネルギ供給工程の後、少なくとも1つの選択エッチング工程を含み;
− 後者の2つの場合のうちの一方において、前記選択エッチング工程は、(エネルギ供給による前記ウエハの分離後)前記膜に対して前記マッチング層の残存部分をエッチングすることに関するものであり;
− 前記エッチング工程の後であり、前記濃縮ステップ(d)の前に、前記膜上に半導体材料からなる膜を成長させることを更に含み、前記半導体材料が前記膜(3)の半導体材料と略同じであり;
− 前記成長膜を酸化することを更に含み;
− 前記酸化と同時にあるいは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強でき;
− 後者の場合、前記選択エッチング工程は、前記緩和層に対して前記膜をエッチングすることに関連するものであり;
− 前記除去ステップ(c)の後、前記緩和層上に1つの層を成長させるステップを更に含み;
− この場合、前記緩和層上の前記成長層が歪み材料からなり;
− 前記マッチング層がシリコンゲルマニウムによって形成され(前記マッチング層は、ゲルマニウム濃度が厚さに伴って拡大するバッファ層と、前記膜の下側に位置する緩和層とを備え)、歪み材料からなる前記膜がシリコンによって形成され、シリコン以外の元素がゲルマニウムであるため、前記緩和層は、実質的に緩和されたシリコンゲルマニウムからなり(そのゲルマニウム濃度が前記マッチング層の前記緩和層のゲルマニウム濃度とほぼ等しい);
− 緩和層内のシリコン以外の元素は、カーボンまたはゲルマニウムカーボン合金であってもよく;
− 後者の場合、前記緩和層上に形成された前記成長層は、下側の前記緩和層の格子定数を実質的に維持し、歪みを加えたシリコンからなり;
− 前記ウエハがカーボンを含む少なくとも1つの層を備え、前記層中のカーボン濃度が実質的に50%以下であり;
− 前記ウエハがカーボンを含む少なくとも1つの層を備え、前記層中のカーボン濃度が実質的に5%以下である。
受け基板との結合ステップおよび前記濃縮ステップ(d)の後、本発明の第1の態様によって提案された方法によって得られる構造であって、受け基板とウエハの分離部分に含まれ、シリコン以外の元素が濃縮された緩和層とを少なくとも連続的に備えてなる構造において、前記緩和層が前記第1の格子定数よりも実質的に大きい格子定数を有していることを特徴とする構造を提供する。
− Si1−rGer層6内の当初のゲルマニウム濃度r、または
− そのように酸化されたSi1−rGer層6の当初の厚さ
複合SiGe酸化物(SiyGetO2)酸化物も形成することができる。
2 格子定数マッチング層
3 歪み膜
4 緩和層
5 受け基板
10 ウエハ
Claims (30)
- ウエハ(10)から得られる半導体材料からなる薄い層を備える構造を製造する方法であって、前記ウエハ(10)が格子定数マッチング層(2)を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第1の格子定数を有する半導体材料から選択される材料からなる方法において、
(a)半導体材料から選択される材料からなる膜(3)を前記マッチング層(2)の前記上側層上に成長させるステップであって、成長した前記膜(3)が前記第1の格子定数と実質的に異なる名目格子定数を有する材料からなり、成長した前記膜(3)が、その下側にある前記マッチング層の前記上側層の前記第1の格子定数を維持し、歪みを加えるために十分に小さな厚みを有するステップと、
(b)前記膜(3)上に緩和層(4)を成長させるステップであって、前記緩和層(4)が、シリコンおよび少なくとも他の元素を含み、前記第1の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料からなるステップと、
(c)前記ウエハ(10)の一部を除去するステップであって、
− 前記マッチング層(2)中に脆化領域を形成する工程と、
− 前記緩和層(4)を含む前記ウエハ(10)の一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
(d)前記ウエハ(10)の分離された部分に含まれる前記緩和層(4)のシリコン以外の元素を濃縮するステップと、
を含むステップと、
を含むことを特徴とする構造の製造方法。 - 前記濃縮ステップ(d)は、前記ウエハ(10)の分離された部分を酸化して、ウエハ(10)の酸化された前記分離部分の表面上に酸化物層を形成するとともに、前記酸化物層の下側にある前記緩和層(4)の領域でシリコン以外の元素の濃度を高める酸化工程を含むことを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記濃縮ステップ(d)は、前記ウエハ(10)の前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を更に含むことを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記濃縮ステップ(d)は、前記酸化工程中に形成された酸化物層を除去するための脱酸工程を更に含むことを特徴とする、請求項2に記載の構造の製造方法。
- 前記濃縮ステップ(d)は、前記ウエハ(10)の前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を更に含み、前記熱処理工程が前記脱酸工程の前または後に行なわれることを特徴とする、請求項4に記載の構造の製造方法。
- 前記熱処理工程は約1200℃の温度で行なわれることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記ステップ(b)の後、受け基板(5)が前記緩和層(4)側で前記ウエハ(10)に対して結合する更に別のステップが行なわれることを特徴とする、先行する請求項のいずれか1項に記載の構造の製造方法。
- 前記受け基板(5)がシリコンからなることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記結合前に、前記受け基板(5)と前記ウエハ(10)との間に少なくとも1つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板(5)上および前記ウエハ(10)の少なくとも一方の結合面上に形成されることを特徴とする、先行する2つの請求項のいずれかに記載の構造の製造方法。
- 前記結合層が電気的絶縁体であることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記結合層がシリカからなることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記結合層が熱酸化によって形成されることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層(2)中に注入することにより形成されることを特徴とする、先行する請求項のいずれか1項に記載の構造の製造方法。
- 前記ステップ(b)の前に、緩和層(4)の下側の層を多孔質化することにより前記脆化領域が形成されることを特徴とする、請求項1ないし請求項11のいずれか1項に記載の構造の製造方法。
- 前記除去ステップ(c)は、ステップ(c)のエネルギ供給工程の後、少なくとも1つの選択エッチング工程を含むことを特徴とする、先行する請求項のいずれか1項に記載の構造の製造方法。
- 前記選択エッチング工程は、(エネルギ供給による前記ウエハ(10)の分離後に)前記膜(3)に対する前記マッチング層(2)の残存部分のエッチングに関連することを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記エッチング工程の後であり、前記濃縮ステップ(d)の前に、半導体材料から選択される材料からなる膜を前記膜(3)上で成長させることを更に含み、前記半導体材料が前記膜(3)の半導体材料と略同じであることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記膜(3)を酸化することを更に含む、先行する2つの請求項のいずれかに記載の構造の製造方法。
- 前記酸化と同時、あるいは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強できることを特徴とする、先行する請求項に記載の構造の製造方法。
- 前記選択エッチング工程は、前記緩和層(4)に対する前記膜(3)のエッチングに関連することを特徴とする、請求項14または15に記載の構造の製造方法。
- 前記ステップ(d)の後、前記緩和層(4)上に1つの層を成長させるステップを更に含むことを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
- 前記緩和層(4)上の前記成長層が歪み材料からなることを特徴とする、先行する請求項に記載の構造の製造方法。
- − 前記マッチング層(2)がシリコンゲルマニウムによって形成され、前記マッチング層(2)は、ゲルマニウム濃度が厚さに伴って増大するバッファ層と、前記膜(3)の下側に位置する緩和層とを備え
− 歪み材料からなる前記膜(3)がシリコンによって形成され、
− シリコン以外の前記元素がゲルマニウムGeであり、それによって前記緩和層(4)が実質的に緩和されたシリコンゲルマニウムからなり、そのゲルマニウム濃度が前記マッチング層(2)の前記緩和層のゲルマニウム濃度とほぼ等しい、
ことを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。 - 前記緩和層(4)におけるシリコン以外の元素がカーボンCであることを特徴とする、請求項1ないし請求項21のいずれかに記載の構造の製造方法。
- 前記緩和層(4)におけるシリコン以外の元素がゲルマニウムカーボン合金であることを特徴とする、請求項1ないし請求項21のいずれかに記載の構造の製造方法。
- 前記緩和層(4)上に形成された前記成長層は、下側の前記緩和層(4)の格子定数を実質的に維持し、歪みが加えられたシリコンからなることを特徴とする、請求項22および請求項23ないし25のいずれかに記載の構造の製造方法。
- 前記ウエハ(10)がカーボンを含む少なくとも1つの層を備え、前記層中のカーボン濃度が実質的に50%以下であることを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
- 前記ウエハ(10)がカーボンを含む少なくとも1つの層を備え、前記層中のカーボン濃度が実質的に5%以下であることを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
- 請求項7および請求項8ないし請求項29のいずれか1項に記載の方法の前記濃縮ステップ(d)の後に得られる構造であって、受け基板(5)とウエハ(10)の分離部分に含まれ、且つシリコン以外の元素が濃縮された緩和層(4)とを少なくとも連続的に備えてなる構造において、前記緩和層(4)が前記第1の格子定数よりも実質的に大きい格子定数を有することを特徴とする構造。
- 以下の“絶縁体上に半導体を形成する”構造のうちの1つ、すなわちSGOI;歪みSi/SGOI、SiGe/歪みSi/SGOI;SiO2/SGOIのうちの1つの製造における、請求項1ないし29に記載の方法の適用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0208600A FR2842349B1 (fr) | 2002-07-09 | 2002-07-09 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon |
FR02/08600 | 2002-07-09 | ||
PCT/IB2003/003466 WO2004006327A2 (en) | 2002-07-09 | 2003-07-09 | Transfer of a thin layer from a wafer comprising a buffer layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005532687A true JP2005532687A (ja) | 2005-10-27 |
JP4904478B2 JP4904478B2 (ja) | 2012-03-28 |
Family
ID=29763664
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004519128A Pending JP2005532688A (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
JP2004519126A Expired - Lifetime JP4904478B2 (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004519128A Pending JP2005532688A (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6991956B2 (ja) |
EP (2) | EP1522097B9 (ja) |
JP (2) | JP2005532688A (ja) |
KR (1) | KR100796832B1 (ja) |
CN (1) | CN100477150C (ja) |
AT (2) | ATE442667T1 (ja) |
AU (2) | AU2003249475A1 (ja) |
DE (2) | DE60329192D1 (ja) |
FR (1) | FR2842349B1 (ja) |
TW (1) | TWI289900B (ja) |
WO (2) | WO2004006327A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006512766A (ja) * | 2002-12-31 | 2006-04-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 厚い歪みシリコン層を形成する方法、および厚い歪みシリコン層を組み込んだ半導体構造 |
KR101369007B1 (ko) | 2011-07-28 | 2014-02-27 | 소이텍 | 지지기판에 기능화 층을 구비하는 반도체 구조물을 제조하기 위한 프로세스 |
JP2020511777A (ja) * | 2017-03-21 | 2020-04-16 | ソイテックSoitec | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
US7510949B2 (en) | 2002-07-09 | 2009-03-31 | S.O.I.Tec Silicon On Insulator Technologies | Methods for producing a multilayer semiconductor structure |
US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
KR100931421B1 (ko) * | 2002-08-26 | 2009-12-11 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법 |
EP1532676A2 (en) * | 2002-08-26 | 2005-05-25 | S.O.I.Tec Silicon on Insulator Technologies | Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
FR2867307B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
FR2867310B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
US8227319B2 (en) * | 2004-03-10 | 2012-07-24 | Agere Systems Inc. | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor |
FR2868202B1 (fr) * | 2004-03-25 | 2006-05-26 | Commissariat Energie Atomique | Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium. |
US7495266B2 (en) | 2004-06-16 | 2009-02-24 | Massachusetts Institute Of Technology | Strained silicon-on-silicon by wafer bonding and layer transfer |
US6893936B1 (en) * | 2004-06-29 | 2005-05-17 | International Business Machines Corporation | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
KR20070051914A (ko) * | 2004-09-24 | 2007-05-18 | 신에쯔 한도타이 가부시키가이샤 | 반도체 웨이퍼의 제조방법 |
JP4617820B2 (ja) * | 2004-10-20 | 2011-01-26 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
US7247545B2 (en) * | 2004-11-10 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Fabrication of a low defect germanium film by direct wafer bonding |
JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
FR2886053B1 (fr) | 2005-05-19 | 2007-08-10 | Soitec Silicon On Insulator | Procede de gravure chimique uniforme |
FR2886052B1 (fr) | 2005-05-19 | 2007-11-23 | Soitec Silicon On Insulator | Traitement de surface apres gravure selective |
FR2888400B1 (fr) | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
KR100707654B1 (ko) | 2005-07-26 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
FR2892733B1 (fr) * | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
KR101316947B1 (ko) | 2005-11-01 | 2013-10-15 | 메사추세츠 인스티튜트 오브 테크놀로지 | 모놀리식 집적 반도체 재료 및 소자 |
US8063397B2 (en) | 2006-06-28 | 2011-11-22 | Massachusetts Institute Of Technology | Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission |
FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
WO2008135804A1 (en) | 2007-05-03 | 2008-11-13 | S.O.I. Tec Silicon On Insulator Technologies | Improved process for preparing cleaned surfaces of strained silicon. |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8492234B2 (en) | 2010-06-29 | 2013-07-23 | International Business Machines Corporation | Field effect transistor device |
US8415253B2 (en) * | 2011-03-30 | 2013-04-09 | International Business Machinees Corporation | Low-temperature in-situ removal of oxide from a silicon surface during CMOS epitaxial processing |
CN104517883B (zh) * | 2013-09-26 | 2017-08-15 | 中国科学院上海微系统与信息技术研究所 | 一种利用离子注入技术制备绝缘体上半导体材料的方法 |
US20190181218A1 (en) * | 2017-12-08 | 2019-06-13 | Qualcomm Incorporated | Semiconductor device with high charge carrier mobility materials on porous silicon |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
JPH10308503A (ja) * | 1997-04-30 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 絶縁体上にひずみ層を形成する方法 |
JP2000243946A (ja) * | 1998-12-24 | 2000-09-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
JP2001217433A (ja) * | 2000-01-07 | 2001-08-10 | Samsung Electronics Co Ltd | 埋め込みシリコンゲルマニウム層をもつcmos集積回路素子及び基板とその製造方法 |
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
JP2002503400A (ja) * | 1998-04-07 | 2002-01-29 | コミッサリア・ア・レナージ・アトミク | 半導体基板の熱処理方法 |
WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
JP2002110832A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0799495A4 (en) * | 1994-11-10 | 1999-11-03 | Lawrence Semiconductor Researc | SILICON-GERMANIUM-CARBON COMPOSITIONS AND RELATED PROCESSES |
KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
WO1999053539A1 (en) | 1998-04-10 | 1999-10-21 | Massachusetts Institute Of Technology | Silicon-germanium etch stop layer system |
JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
WO2001099169A2 (en) | 2000-06-22 | 2001-12-27 | Massachusetts Institute Of Technology | Etch stop layer system for sige devices |
US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
-
2002
- 2002-07-09 FR FR0208600A patent/FR2842349B1/fr not_active Expired - Fee Related
-
2003
- 2003-07-09 AU AU2003249475A patent/AU2003249475A1/en not_active Abandoned
- 2003-07-09 WO PCT/IB2003/003466 patent/WO2004006327A2/en active Application Filing
- 2003-07-09 DE DE60329192T patent/DE60329192D1/de not_active Expired - Lifetime
- 2003-07-09 EP EP03762850A patent/EP1522097B9/en not_active Expired - Lifetime
- 2003-07-09 WO PCT/IB2003/003497 patent/WO2004006311A2/en active Application Filing
- 2003-07-09 CN CNB038162032A patent/CN100477150C/zh not_active Expired - Lifetime
- 2003-07-09 JP JP2004519128A patent/JP2005532688A/ja active Pending
- 2003-07-09 AU AU2003250462A patent/AU2003250462A1/en not_active Abandoned
- 2003-07-09 JP JP2004519126A patent/JP4904478B2/ja not_active Expired - Lifetime
- 2003-07-09 AT AT03762848T patent/ATE442667T1/de not_active IP Right Cessation
- 2003-07-09 KR KR1020057000477A patent/KR100796832B1/ko active IP Right Grant
- 2003-07-09 DE DE60329293T patent/DE60329293D1/de not_active Expired - Lifetime
- 2003-07-09 EP EP03762848A patent/EP1535326B1/en not_active Expired - Lifetime
- 2003-07-09 AT AT03762850T patent/ATE443344T1/de not_active IP Right Cessation
- 2003-07-09 TW TW092118765A patent/TWI289900B/zh not_active IP Right Cessation
-
2005
- 2005-01-10 US US11/032,844 patent/US6991956B2/en not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
JPH10308503A (ja) * | 1997-04-30 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 絶縁体上にひずみ層を形成する方法 |
JP2002503400A (ja) * | 1998-04-07 | 2002-01-29 | コミッサリア・ア・レナージ・アトミク | 半導体基板の熱処理方法 |
JP2000243946A (ja) * | 1998-12-24 | 2000-09-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2001217433A (ja) * | 2000-01-07 | 2001-08-10 | Samsung Electronics Co Ltd | 埋め込みシリコンゲルマニウム層をもつcmos集積回路素子及び基板とその製造方法 |
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
JP2002110832A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006512766A (ja) * | 2002-12-31 | 2006-04-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 厚い歪みシリコン層を形成する方法、および厚い歪みシリコン層を組み込んだ半導体構造 |
KR101369007B1 (ko) | 2011-07-28 | 2014-02-27 | 소이텍 | 지지기판에 기능화 층을 구비하는 반도체 구조물을 제조하기 위한 프로세스 |
JP2020511777A (ja) * | 2017-03-21 | 2020-04-16 | ソイテックSoitec | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
JP7332158B2 (ja) | 2017-03-21 | 2023-08-23 | ソイテック | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200411820A (en) | 2004-07-01 |
JP4904478B2 (ja) | 2012-03-28 |
DE60329293D1 (de) | 2009-10-29 |
ATE442667T1 (de) | 2009-09-15 |
JP2005532688A (ja) | 2005-10-27 |
EP1522097B9 (en) | 2010-03-03 |
US6991956B2 (en) | 2006-01-31 |
EP1535326A2 (en) | 2005-06-01 |
ATE443344T1 (de) | 2009-10-15 |
WO2004006327A3 (en) | 2004-03-04 |
DE60329192D1 (de) | 2009-10-22 |
AU2003250462A8 (en) | 2004-01-23 |
WO2004006311A2 (en) | 2004-01-15 |
AU2003250462A1 (en) | 2004-01-23 |
EP1522097A2 (en) | 2005-04-13 |
TWI289900B (en) | 2007-11-11 |
AU2003249475A1 (en) | 2004-01-23 |
EP1535326B1 (en) | 2009-09-09 |
CN100477150C (zh) | 2009-04-08 |
KR100796832B1 (ko) | 2008-01-22 |
KR20050018984A (ko) | 2005-02-28 |
EP1522097B1 (en) | 2009-09-16 |
WO2004006327A2 (en) | 2004-01-15 |
FR2842349A1 (fr) | 2004-01-16 |
US20050191825A1 (en) | 2005-09-01 |
CN1666330A (zh) | 2005-09-07 |
WO2004006311A3 (en) | 2004-03-04 |
FR2842349B1 (fr) | 2005-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904478B2 (ja) | バッファ層を備えるウエハからの薄層の転移 | |
US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
US8049224B2 (en) | Process for transferring a layer of strained semiconductor material | |
JP4602475B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
US20070117350A1 (en) | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor | |
US7001826B2 (en) | Wafer with a relaxed useful layer and method of forming the wafer | |
JP2005311199A (ja) | 基板の製造方法 | |
JP2011515838A (ja) | セミコンダクタオンインシュレータ型基板を製作する方法 | |
US7232488B2 (en) | Method of fabrication of a substrate for an epitaxial growth | |
JP4980049B2 (ja) | 遷移後の薄層の緩和 | |
USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
JP5031190B2 (ja) | 歪みSi層を有する半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100413 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100517 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4904478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |