JP4904478B2 - バッファ層を備えるウエハからの薄層の転移 - Google Patents
バッファ層を備えるウエハからの薄層の転移 Download PDFInfo
- Publication number
- JP4904478B2 JP4904478B2 JP2004519126A JP2004519126A JP4904478B2 JP 4904478 B2 JP4904478 B2 JP 4904478B2 JP 2004519126 A JP2004519126 A JP 2004519126A JP 2004519126 A JP2004519126 A JP 2004519126A JP 4904478 B2 JP4904478 B2 JP 4904478B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- manufacturing
- silicon
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 title description 11
- 235000012431 wafers Nutrition 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 113
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 49
- 229910052732 germanium Inorganic materials 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000000615 nonconductor Substances 0.000 claims description 3
- 229910001339 C alloy Inorganic materials 0.000 claims description 2
- KCFIHQSTJSCCBR-UHFFFAOYSA-N [C].[Ge] Chemical compound [C].[Ge] KCFIHQSTJSCCBR-UHFFFAOYSA-N 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000007730 finishing process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- ADNDKZZPECQWEJ-UHFFFAOYSA-N acetic acid;nitric acid;hydrofluoride Chemical compound F.CC(O)=O.O[N+]([O-])=O ADNDKZZPECQWEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002065 inelastic X-ray scattering Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Storage Of Web-Like Or Filamentary Materials (AREA)
- Laminated Bodies (AREA)
- Magnetic Record Carriers (AREA)
Description
本発明は、ウエハから薄層を受け基板へ転移させることにより、例えばＳｅＯＩ（Semiconductor-on-insulator）構造とも呼ばれる、絶縁体上に半導体を形成する構造等の構造を形成に関する。
かかる転移の第１の目的は、通常、活性層、すなわち電子部品を実装、あるいは実装可能な層が特に薄く、特に厚さが均一な電子構造を製造することである。
また、転移の第２の目的は、バッファ層を備えるウエハから前記活性層を受け基板上に転移させることにより、かかる構造を製造できるようにすることである。
転移の第３の目的は、ウエハの一部、特にバッファ層の少なくとも一部を他の転移のために再利用できる可能性を与えるようにすることである。
“バッファ層”という用語は、格子定数が異なる２つの結晶構造間にある中間層であって、第１の構造の格子定数と略同じ格子定数をその表面の一方の領域に有し、第２の構造の格子定数と略同じ格子定数をその表面の他方の領域に有する中間層を意味する。
したがって、ウエハは、例えば単結晶シリコン（Ｓｉとも呼ばれる）ウエハであって、その上でシリコンゲルマニウム（ＳｉＧｅとも呼ばれる）からなる緩和層がこれらの２つの材料間に存在する格子定数の差に関わらず、バッファ層によって形成されるウエハを構成してもよい。
“緩和層”とは、Ｘ線回折またはラマン分光法によって測定された結晶緩和率が５０％を上回る半導体材料からなる層を意味している。緩和率が１００％の層は、層の材料の名目格子定数すなわちそのバルク形態が平衡状態にある材料の格子定数と略同じ格子定数を有している。
逆に、“歪み層”という表現は、エピタキシ等の結晶成長中に引っ張られるか、あるいは圧縮された状態でその結晶構造に歪みが加えられた半導体材料であって、少なくとも１つの格子定数がこの材料の公称格子定数と実質的に異なる必要がある半導体材料からなる、あらゆる層を意味する。
したがって、バッファ層によれば、Ｓｉ基板によってＳｉＧｅ層に歪みが加えられることなく、Ｓｉ基板上でＳｉＧｅ層を成長させることができる。
バルクＳｉＧｅが市場で一般に使用できない場合には、ウエハ中でバッファ層を使用してその表面上に緩和ＳｉＧｅ層を設ければ、バルクＳｉＧｅ基板と同じ機能を満たすことができる構造を製造できる。
Ｓｉウエハと緩和ＳｉＧｅ層との間に挿入されたバッファ層は、一般にＳｉＧｅからなる。この場合、ゲルマニウムの量的な比率は、ウエハの厚さに伴い、緩和層へ向かって次第に拡大する。
したがって、シリコンゲルマニウムバッファ層をＳｉ１−ＸＧｅＸバッファ層と称することができる。ここで、ｘパラメータは、０からｒへと次第に増大するバッファ層中のゲルマニウム濃度を表わしている。
そのため、Ｓｉ１−ＸＧｅＸバッファ層の表面上の緩和ＳｉＧｅ層は緩和Ｓｉ１−ｒＧｅｒ層と称する。ここで、ｒパラメータは、前記緩和層中のゲルマニウム濃度を表わしている。
したがって、Ｓｉ１−ＸＧｅＸバッファ層によれば、
− ウエハ（ｘ＝０）から緩和層（ｘ＝ｒ）に向かってゲルマニウム含有量ｘを徐々に増大させることができ、
− 格子定数の差に伴う欠陥を覆い隠すように制限することができ、
− 緩和Ｓｉ１−ｒＧｅｒ層の表面上でエピタキシャル成長する様々な材料からなる膜に対する安定性を、十分な厚みの緩和Ｓｉ１−ｒＧｅｒ層に対して与えることができることにより、緩和Ｓｉ１−ｒＧｅｒ層の格子定数に影響を与えることなく、前記膜に歪みを加えて前記膜の格子定数を変えることができる。
− ウエハ（ｘ＝０）から緩和層（ｘ＝ｒ）に向かってゲルマニウム含有量ｘを徐々に増大させることができ、
− 格子定数の差に伴う欠陥を覆い隠すように制限することができ、
− 緩和Ｓｉ１−ｒＧｅｒ層の表面上でエピタキシャル成長する様々な材料からなる膜に対する安定性を、十分な厚みの緩和Ｓｉ１−ｒＧｅｒ層に対して与えることができることにより、緩和Ｓｉ１−ｒＧｅｒ層の格子定数に影響を与えることなく、前記膜に歪みを加えて前記膜の格子定数を変えることができる。
かかる全ての理由により、バッファ層は十分に厚くなければならず、一般に１ミクロンを上回る値を有する。
また、緩和ＳｉＧｅ層内のゲルマニウム濃度を制御することにより、緩和ＳｉＧｅ層の格子定数、ならびに前記緩和ＳｉＧｅ層上でエピタキシャル成長した膜上に作用する歪みを制御することができる。
本発明の他の目的は、最終的な構造を形成する様々な層（例えば緩和ＳｉＧｅ層）の異なる構造状態（歪みまたは緩和状態）を制御すること、特に、Ｓｉ１−ＸＧｅＸバッファ層の表面上の緩和Ｓｉ１−ｒＧｅｒ層内のゲルマニウム濃度ｒを約３０％に制限する現在の技術の制約を越えることである。
かかるバッファ層上でエピタキシャル成長した緩和材料からなる層をウエハから受け基板上に転移させるプロセスは周知である。
かかるプロセスは、L. J. Huang等によるＩＢＭの文献（“ウエハボンディングによって形成されるＳｅＯＩ及び高性能電界トランジスタのための層転移”、応用物理学術誌レター、２６／０２／２００１、第７８刊、第９号）および特許文献ＷＯ０２／３３７４６において提案されている。これらの文献において、ＳＧＯＩ（絶縁体上にシリコンゲルマニウムを形成する）構造は、単結晶Ｓｉ支持基板とＳｉＧｅバッファ層と緩和ＳｉＧｅ層とが連続的に形成されるウエハから製造される。
L. J. Huang等による文献で採用されている１つのプロセスは、緩和ＳｉＧｅ層を除去して、それを結合によって酸化された受け基板上に転移させ、それによってＳＧＯＩ構造を製造するために、当業者に知られている出願人のスマートカット（登録商標）プロセスを行なうことからなる。なお、スマートカットプロセスの内容は、ウエハリダクション技術を扱う多くの研究で見出すことができる。
このプロセスによって得られる利点はあるものの、転移した層の表面上には幾つかの粗い領域が形成される場合があるため、その後に表面仕上げステップを行なわなければならない。
この仕上げステップは、一般にＣＭＰ（化学機械研磨または化学機械平坦化）によって行なわれる。ＣＭＰは、表面に欠陥（例えば歪み硬化した領域）を形成するおそれがある。また、それにより厚さが不完全に補正されるために層厚が不均一のままとなり、ＳｉＧｅ層の転移が鈍化し、そのコストが増大するおそれがある。
特許文献WO02/33746で提供されているプロセスは、ＣＭＰ研磨ステップに加え、ウエハの一部を除去するために予備ラッピングステップ、ポリッシングステップ、エッチングステップを含む。そのため、ウエハからの除去プロセス全体の速度が低下し、そのコストが更に増大するだけでなく、層厚の均一性を良好に確保することができない。
したがって、この場合、転移の前述した第１の目的が十分に達成されない。
これを緩和するため、特許文献US5882987およびUS6323108は、単結晶Ｓｉ支持基板とＳｉＧｅ層と酸化した受け基板に対して結合した、エピタキシャル成長したＳｉ層とが連続的に形成されるウエハからＳＯＩ（絶縁体上にシリコンを形成される）構造を形成するプロセス全体を開示している。
スマートカット（登録商標）技術が使用され、この技術により、ウエハを受け基板に対して結合した後、Ｓｉ支持基板でウエハの一部が分離される。
したがって、Ｓｉ支持基板の一部とＳｉＧｅ層とエピタキシャル成長したＳｉ層とが連続的に形成される構造が除去され、アセンブリ全体が酸化した受け基板に対して結合する。
その後、２つの連続する選択エッチング工程が前記構造上で行なわれることにより、最初に、ＳｉＧｅ層が停止層を形成するようにエッチング液を用いてＳｉ支持基板の残存部分が除去され、その後、Ｓｉ膜が停止層を形成するようにエッチング液を用いてＳｉＧｅ層が除去される。
最終的に得られる構造は、表面にＳｉ層を有するＳＯＩ構造である。
したがって、選択エッチング工程以外の仕上げステップの使用を回避しつつ、エピタキシャル成長した最初の層と略同一の薄さと、厚さの均一性を兼ね備えた半導体層を有するＳｅＯＩ構造が得られる。
しかし、Ｓｉウエハとエピタキシャル成長したＳｉ層との間に挿入されたＳｉＧｅ層は、０．０１〜０．２ミクロンの一般的な厚さを有しており、この厚さは、前述したように、Ｓｉウエハと想定される緩和ＳｉＧｅ層との間のバッファ層の役割を満たすには不十分である。
そのため、ウエハはバッファ層を有していない。
したがって、この場合、転移の前述した第２の目的が達成されない。
また、ある程度の厚さのＳｉＧｅ層を挿入すれば、ＳｉＧｅ層の構造的状態は確実には規定されないと思われる。
ここで、転移の他の主要な目的は、実質的に緩和されたＳｉＧｅ層等の構造的状態が実質的に制御された１つまたは複数の層を備える最終的な構造を製造することに関係しているが、特許文献US6323108に記載された構造の製造においては、このことは何ら保証されるものではない。
特許文献WO01/99169に関して、この特許文献は、Ｓｉ基板とＳｉＧｅバッファ層と緩和ＳｉＧｅ層と随意的な歪みＳｉ層またはＳｉＧｅ層とが連続的に形成されるウエハから、随意的な他の歪みＳｉ層またはＳｉＧｅ層上に緩和ＳｉＧｅ層が配置されてなる最終的な構造を製造するプロセスを提案している。
かかる構造を製造するために使用される技術は、ウエハを受け基板に対して結合した後、Ｓｉ基板およびＳｉＧｅバッファ層を選択的にエッチングすることにより、残しておくことが望ましくない材料をウエハから除去することを含む。
この技術によると、特に薄く、厚さが均一な層厚を得ることができるが、化学的なエッチングによりＳｉ基板およびＳｉＧｅバッファ層が破壊されるおそれがある。
したがって、かかるプロセスは、更なる層の転移のためにウエハの一部、特にバッファ層の少なくとも一部を再利用することができない。
したがって、この場合、本明細書の冒頭で述べた転移の第３の目的が達成されない。
特許文献WO02/15244は、転移前に設けられ、緩和ＳｉＧｅ層／歪みＳｉ／ＳｉＧｅ層／バッファＳｉＧｅ層／Ｓｉ基板構造を備えるソースウエハについて記載している。
この場合、転移は、歪みＳｉ層のレベルでスマートカット（登録商標）プロセスを行なうことからなる。
Ｓｉからなる歪み層中にイオンを注入することは、かかる層の厚さに起因して困難となる可能性があるため、それを取り囲むＳｉＧｅ層の内側に構造的なダメージが形成される可能性がある。
特にかかる目的を達成するために、本発明の第１の態様は、ウエハから得られる半導体材料からなる薄い層を備える構造を製造する方法であって、前記ウエハが格子定数マッチング層を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第１の格子定数を有する半導体材料から選択される材料からなる方法において、
（ａ）半導体材料から選択される材料からなる膜を前記マッチング層の前記上側層上に成長させるステップであって、前記膜が前記第１の格子定数と実質的に異なる名目格子定数を有する材料からなり、成長した前記膜が、その下側にある前記マッチング層の前記上側層の前記第１の格子定数を維持し、歪みを加るために十分に小さな厚みを有するステップと、
（ｂ）前記膜上に緩和層を成長させるステップであって、前記緩和層が前記第１の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料からなるステップと、
（ｃ）前記ウエハの一部を除去するステップであって、
− 前記マッチング層中に脆化領域を形成する工程と、
− 前記緩和層を含む前記ウエハの一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
（ｄ）前記ウエハの分離された部分に含まれる前記緩和層のシリコン以外の元素を濃縮するステップと、
を含むステップと、
を含むことを特徴とする方法を提供する。
（ａ）半導体材料から選択される材料からなる膜を前記マッチング層の前記上側層上に成長させるステップであって、前記膜が前記第１の格子定数と実質的に異なる名目格子定数を有する材料からなり、成長した前記膜が、その下側にある前記マッチング層の前記上側層の前記第１の格子定数を維持し、歪みを加るために十分に小さな厚みを有するステップと、
（ｂ）前記膜上に緩和層を成長させるステップであって、前記緩和層が前記第１の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料からなるステップと、
（ｃ）前記ウエハの一部を除去するステップであって、
− 前記マッチング層中に脆化領域を形成する工程と、
− 前記緩和層を含む前記ウエハの一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
（ｄ）前記ウエハの分離された部分に含まれる前記緩和層のシリコン以外の元素を濃縮するステップと、
を含むステップと、
を含むことを特徴とする方法を提供する。
本発明に係る方法の更なる特徴は以下の通りである。
− 前記濃縮ステップは、前記ウエハの分離された部分を酸化して、ウエハの酸化された前記分離部分の表面上に酸化物層を形成するとともに、前記酸化物層の下側にある前記緩和層の領域でシリコン以外の元素の濃度を高める酸化工程を含み；
― 前記濃縮ステップは、前記酸化工程中に形成された酸化物層を除去するための脱酸工程を含んでもよく；
− 前記濃縮ステップは、前記ウエハの前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を含んでもよく；
− 前記熱処理工程は、前記脱酸工程の前または後に行なうことができ；
− 前記熱処理工程が約１２００℃の温度で優先的に行なわれ；
− 前記成長ステップ（ｂ）の後、受け基板が前記緩和層側で前記ウエハに対して結合する更に別のステップが行なわれ；
− この場合、前記受け基板がシリコンからなり；
− これらの後者の２つの場合のいずれかにおいて、前記結合前に、前記受け基板と前記ウエハとの間に少なくとも１つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板上および前記ウエハの結合面上の少なくとも一方に形成され；
− 後者の場合、前記結合層がシリカ等の電気的絶縁体であり；
− 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層中に注入することにより形成され；
− 前記成長ステップ（ｂ）の前に、緩和層の下側の層を多孔質化することにより前記脆化領域が形成され；
− 前記除去ステップ（ｃ）は、前記除去ステップ（ｃ）のエネルギ供給工程の後、少なくとも１つの選択エッチング工程を含み；
− 後者の２つの場合のうちの一方において、前記選択エッチング工程は、（エネルギ供給による前記ウエハの分離後）前記膜に対して前記マッチング層の残存部分をエッチングすることに関するものであり；
− 前記エッチング工程の後であり、前記濃縮ステップ（ｄ）の前に、前記膜上に半導体材料からなる膜を成長させることを更に含み、前記半導体材料が前記膜（３）の半導体材料と略同じであり；
− 前記成長膜を酸化することを更に含み；
− 前記酸化と同時にあるいは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強でき；
− 後者の場合、前記選択エッチング工程は、前記緩和層に対して前記膜をエッチングすることに関連するものであり；
− 前記除去ステップ（ｃ）の後、前記緩和層上に１つの層を成長させるステップを更に含み；
− この場合、前記緩和層上の前記成長層が歪み材料からなり；
− 前記マッチング層がシリコンゲルマニウムによって形成され（前記マッチング層は、ゲルマニウム濃度が厚さに伴って拡大するバッファ層と、前記膜の下側に位置する緩和層とを備え）、歪み材料からなる前記膜がシリコンによって形成され、シリコン以外の元素がゲルマニウムであるため、前記緩和層は、実質的に緩和されたシリコンゲルマニウムからなり（そのゲルマニウム濃度が前記マッチング層の前記緩和層のゲルマニウム濃度とほぼ等しい）；
− 緩和層内のシリコン以外の元素は、カーボンまたはゲルマニウムカーボン合金であってもよく；
− 後者の場合、前記緩和層上に形成された前記成長層は、下側の前記緩和層の格子定数を実質的に維持し、歪みを加えたシリコンからなり；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５０％以下であり；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５％以下である。
− 前記濃縮ステップは、前記ウエハの分離された部分を酸化して、ウエハの酸化された前記分離部分の表面上に酸化物層を形成するとともに、前記酸化物層の下側にある前記緩和層の領域でシリコン以外の元素の濃度を高める酸化工程を含み；
― 前記濃縮ステップは、前記酸化工程中に形成された酸化物層を除去するための脱酸工程を含んでもよく；
− 前記濃縮ステップは、前記ウエハの前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を含んでもよく；
− 前記熱処理工程は、前記脱酸工程の前または後に行なうことができ；
− 前記熱処理工程が約１２００℃の温度で優先的に行なわれ；
− 前記成長ステップ（ｂ）の後、受け基板が前記緩和層側で前記ウエハに対して結合する更に別のステップが行なわれ；
− この場合、前記受け基板がシリコンからなり；
− これらの後者の２つの場合のいずれかにおいて、前記結合前に、前記受け基板と前記ウエハとの間に少なくとも１つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板上および前記ウエハの結合面上の少なくとも一方に形成され；
− 後者の場合、前記結合層がシリカ等の電気的絶縁体であり；
− 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層中に注入することにより形成され；
− 前記成長ステップ（ｂ）の前に、緩和層の下側の層を多孔質化することにより前記脆化領域が形成され；
− 前記除去ステップ（ｃ）は、前記除去ステップ（ｃ）のエネルギ供給工程の後、少なくとも１つの選択エッチング工程を含み；
− 後者の２つの場合のうちの一方において、前記選択エッチング工程は、（エネルギ供給による前記ウエハの分離後）前記膜に対して前記マッチング層の残存部分をエッチングすることに関するものであり；
− 前記エッチング工程の後であり、前記濃縮ステップ（ｄ）の前に、前記膜上に半導体材料からなる膜を成長させることを更に含み、前記半導体材料が前記膜（３）の半導体材料と略同じであり；
− 前記成長膜を酸化することを更に含み；
− 前記酸化と同時にあるいは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強でき；
− 後者の場合、前記選択エッチング工程は、前記緩和層に対して前記膜をエッチングすることに関連するものであり；
− 前記除去ステップ（ｃ）の後、前記緩和層上に１つの層を成長させるステップを更に含み；
− この場合、前記緩和層上の前記成長層が歪み材料からなり；
− 前記マッチング層がシリコンゲルマニウムによって形成され（前記マッチング層は、ゲルマニウム濃度が厚さに伴って拡大するバッファ層と、前記膜の下側に位置する緩和層とを備え）、歪み材料からなる前記膜がシリコンによって形成され、シリコン以外の元素がゲルマニウムであるため、前記緩和層は、実質的に緩和されたシリコンゲルマニウムからなり（そのゲルマニウム濃度が前記マッチング層の前記緩和層のゲルマニウム濃度とほぼ等しい）；
− 緩和層内のシリコン以外の元素は、カーボンまたはゲルマニウムカーボン合金であってもよく；
− 後者の場合、前記緩和層上に形成された前記成長層は、下側の前記緩和層の格子定数を実質的に維持し、歪みを加えたシリコンからなり；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５０％以下であり；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５％以下である。
本発明の第２の態様は、
受け基板との結合ステップおよび前記濃縮ステップ（ｄ）の後、本発明の第１の態様によって提案された方法によって得られる構造であって、受け基板とウエハの分離部分に含まれ、シリコン以外の元素が濃縮された緩和層とを少なくとも連続的に備えてなる構造において、前記緩和層が前記第１の格子定数よりも実質的に大きい格子定数を有していることを特徴とする構造を提供する。
受け基板との結合ステップおよび前記濃縮ステップ（ｄ）の後、本発明の第１の態様によって提案された方法によって得られる構造であって、受け基板とウエハの分離部分に含まれ、シリコン以外の元素が濃縮された緩和層とを少なくとも連続的に備えてなる構造において、前記緩和層が前記第１の格子定数よりも実質的に大きい格子定数を有していることを特徴とする構造を提供する。
第３の態様において、本発明は、以下の“絶縁体上に半導体を形成する”構造のうちの１つ、すなわち、ＳＧＯＩ；歪みＳｉ／ＳＧＯＩ、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ；ＳｉＯ２／ＳＧＯＩのうちの１つの製造に対して、本発明の第１の態様で提案した方法を適用する。
本発明の更なる態様、目的、利点は、本発明の好ましいプロセスの実施に関する以下の詳細な説明から更に明らかとなる。それらは、非制限的な例示として与えられるものであり、添付の図面を参照する。
以下、本発明に係る方法の一実施例について説明する。まず始めに、図１ａを参照しつつ、最初に、単結晶シリコン支持基板１と、シリコンおよび少なくとも他の元素を含む半導体材料によって形成された格子定数一致層（格子定数マッチング層）２と、からなるウエハ１０について説明する。
“格子定数マッチング層”という表現は、バッファ層として振る舞い、転位等の構造的欠陥が数多く存在しない実質的に緩和された材料からなる層をその表面上に有する、あらゆる構造を示している。
したがって、この例においては、シリコンとゲルマニウムとを含む半導体材料によって形成された格子定数マッチング層２を選択することが有意である。
前記ＳｉＧｅ格子定数マッチング層２は、Ｓｉ１−ＸＧｅＸバッファ層（このバッファ層内のゲルマニウム濃度ｘは０〜ｒへと次第に増大する）と、このＳｉ１−ＸＧｅＸバッファ層の表面上にある緩和Ｓｉ１−ｒＧｅｒとが連続して形成されてなる。
バッファ層は、前述の理由により、支持基板１との界面から均一に成長するゲルマニウム濃度ｘを有していることが好ましい。その厚さは、表面上で良好な構造的緩和を得るため、一般に１〜３ミクロンである。
緩和Ｓｉ１−ｒＧｅｒ層は、バッファ層の表面上でエピタキシによって有意に形成されており、その厚さは場合に応じて大きく異なってもよい。一般的な厚さは、０．５〜１ミクロンである。
緩和Ｓｉ１−ｒＧｅｒ層内において濃度ｒでシリコン中にゲルマニウムが存在していることにより、次のステップ（図１ｂに示す）中に、前記緩和Ｓｉ１−ｒＧｅｒ層上に成長したＳｉ膜３に歪みを加えることができる。
しかし、バッファ層のコストは一般に非常に重要であり、Ｓｉ１−ＸＧｅＸバッファ層内のゲルマニウムの最大濃度が高くなると、その質が不利に制御される。
実際には、現在の技術では、ＳｉＧｅ格子定数マッチング層２の表面上の緩和Ｓｉ１−ｒＧｅｒ層内のゲルマニウム濃度ｒは、約３０％までに限られる。そのため、前記マッチング層２上に成長したＳｉ膜３に及ぶ制約も限られる。
図１ｂを参照すると、ＳｉＧｅマッチング層２上に、Ｓｉ膜３が成長している。
第１の場合において、膜３は、下側にあるマッチング層２の形成に引き続いて直接にその場で成長する。なお、この場合、マッチング層２も層成長によって有意に形成される。
第２の場合、膜３は、下側のマッチング層２の表面上で行なわれる、例えばＣＭＰポリッシング等の穏やかな仕上げステップの後に成長する。
Ｓｉ膜３は、ＣＶＤ（化学蒸着）技術およびＭＢＥ（分子線エピタキシ）技術等の技術を使用してエピタキシにより有意に形成される。
その後、膜３のシリコンは、マッチング層２によって名目格子定数が高められ、その名目格子定数が成長基板の名目格子定数とほぼ一致するため、内部に引っ張り歪みが生じる。
非常に薄いＳｉ膜３を形成することが必要である−これは、膜厚があまり大きいと、膜厚中の歪みがシリコンの名目格子定数に向かう緩和、および膜３中の欠陥の少なくとも一方が生じるためである。
したがって、膜厚中の歪みが緩まないように、膜３の厚さは一般に２００オングストローム未満である。
図１ｃを参照すると、歪みＳｉ膜３上には、エピタキシ（例えばＣＶＤまたはＭＢＥ）により有意に緩和ＳｉＧｅ層４が成長している。
この緩和ＳｉＧｅ層は、下側の膜３の成長直後あるいは下側の膜３の表面上で行なわれる、例えばＣＭＰポリッシングステップ等の柔軟仕上げステップの直後にその場で生成される。
この層４中のＧｅ濃度は、マッチング層２の結合面の近傍におけるＧｅ濃度と略同一（すなわち、Ｇｅ濃度ｒ）であることから、マッチング層２のこのレベルに存在する緩和Ｓｉ１−ｒＧｅｒ層の名目一致定数であって、歪みＳｉ膜３内で保たれる名目一致定数を維持することができる。
この緩和ＳｉＧｅ層４の厚さは、数十〜数百ナノメートルであってもよく、好ましくは１０〜１００ナノメートルである。
図１ｄを参照すると、緩和ＳｉＧｅ層４には、受け基板５が有意に結合する。
この受け基板５は、例えばシリコンによって形成されてもよく、あるいは他のタイプの材料から成っていてもよい。
受け基板５は、これを緩和層４に密着させることにより結合する。結合においては、基板５と膜４との間で分子付着（ウエハボンディング）が有意に行なわれる。
この結合技術及びその変形技術は、特に、Q. Y. Tong、U. Gosele、Wileyによる“半導体ウエハボンディング”（サイエンス・アンド・テクノロジー、インターサイエンス・テクノロジー）と題する文献に記載されている。
結合は、必要に応じて、結合される各面の適当な前処理、熱エネルギの供給および更に別の結合層の供給のいずれかを伴う。
したがって、例えば結合中に行なわれる熱処理により、結合を強化することができる。
また、結合は、層４と受け基板５との間に挿入される結合層によって補強されてもよい。この結合層は、層４と受け基板５との間に存在する分子結合と少なくとも同じ強さの分子結合を、受け基板５の結合面を構成する材料および層４の両方との間で形成することができる。
したがって、シリコン酸化物（シリカまたはＳｉＯ２とも呼ばれる）は、かかる結合層を形成するために選択されてもよい材料である。シリカは、ＳｉＯ２を堆積させること、あるいは各結合面を熱酸化することにより、緩和層４上および受け基板５上の少なくとも一方に形成されてもよい。
最終的にＳｅＯＩ構造２０を製造してＳｅＯＩ構造の半導体層が転移した緩和層４となるようにするため、受け基板５の結合面を構成する材料および随意的に形成される結合層の材料の少なくとも一方を電気的に絶縁することが有意である。
受け基板５が結合した後、ウエハ１０の一部を除去して、受け基板５上の緩和ＳｉＧｅ層４を転移し、それにより所望の構造２０を形成する。
その後、緩和ＳｉＧｅ層４に対してマッチング層２側にあるウエハ１０のほぼ全ての部分が除去される。
図１ｅおよび図１ｆを参照すると、この材料の除去が２つのステップで行なわれている。
図１ｅに示す材料除去の第１のステップは、膜３に対してマッチング層２側にあるウエハ１０の略全体の部分を除去することからなる。
これを行なうため、第１の材料除去工程は、この領域で予め脆弱化したマッチング層２の領域でドナーウエハを分離することからなる。
したがって、２つの周知の非制限的な技術によって、かかる工程を行なってもよい。
当業者に知られたスマートカット（登録商標）技術と呼ばれる第１の技術（その内容は、ウエハリダクション技術を扱う多くの研究で見出すことができる）は、原子種（例えば水素イオン）を注入した後、この注入された領域（この場合、脆化領域を形成する）を熱処理および機械的処理の少なくとも一方、あるいは他のエネルギ供給に晒して、前記脆化領域で分離を行なうことからなる。
マッチング層２においてこのように形成される、脆化領域を分離することにより、殆どのウエハ１０を除去して、マッチング層２の残存部分と、歪みＳｉ膜３と、緩和ＳｉＧｅ層４と、随意的な結合層と、受け基板５とを備える構造を得ることができる。
第２の技術は、例えば特許文献EP-A-0849788に記載されているように、少なくとも１つの多孔質層を形成することにより弱い界面を得た後、この弱い層を機械的な処理または他のエネルギ供給に晒して、この脆弱層で分離を行なうことからなる。
多孔質シリコンからなるこの脆弱層は、支持基板１中に形成され、支持基板１とマッチング層２との間に形成され、マッチング層２中（例えば、バッファ層と緩和層との間）に形成され、あるいはマッチング層２上（すなわち、マッチング層２と歪みＳｉ膜３との間）に形成される。
支持基板１中に脆弱層を形成するため、単結晶Ｓｉウエハ上に多孔質層が有意に形成された後、多孔質層上で第２の成長が行なわれ、それにより、ウエハのＳｉとほぼ同じ格子定数を有する無孔質Ｓｉ層が成長する。この場合、支持基板１は、ウエハと、多孔質層と、無孔質Ｓｉ層とからなる。
脆弱層で分離することにより、ウエハ１０の少なくとも一部を除去することができ、それにより、ウエハ１０の随意的な残存部分と、歪みＳｉ膜３と、緩和ＳｉＧｅ層４と、随意的に挿入された結合層と、受け基板５とを備えた構造を得ることができる。
分離後に残存する多孔質シリコンを除去するため、エッチング工程または熱処理等のウエハ１０の処理が有意に行なわれる。
多孔質層が支持基板１中にある場合には、その後、ラッピング、化学機械研磨および選択化学エッチングのいずれかが有意に行なわれ、支持基板１の残存部分が除去される。
かかる２つの非制限的な技術により、ウエハ１０の実質的部分を一括して迅速に除去することができる。
また、かかる２つの非制限的な技術により、ウエハ１０の除去された部分を、例えば本発明に係るプロセス等の他のプロセスで再利用できる。
このように、除去される部分が支持基板１である場合には、支持基板１の表面が研磨された後、マッチング層２、膜３、緩和層４を再形成するための工程が前述したように行なわれてもよい。
例えば前述した２つの技術の一方にしたがってウエハ１０を分離した後に行なわれる第２の材料除去工程は、必要に応じてマッチング層２の残存部分を除去することからなる。
この材料除去工程は、歪みＳｉ膜３がエッチングを殆ど受けないか、あるいは全く受けないように選択化学エッチングを施してエッチング停止層を形成することにより行なわれてもよい。
この場合、マッチング層２の残存部分は、歪みＳｉ膜３に対して実質的な選択性を有するエッチング液、例えばＨＦ／Ｈ２Ｏ２／ＣＨ３ＣＯＯＨ（約１／１０００の選択性）またはＨＮＡ（フッ化水素硝酸酢酸溶液）を含む溶液を使用するウェットエッチングによりエッチングされてもよい。
材料を除去するために、プラズマエッチングやスパッタリング等のドライエッチング工程を行なってもよい。
この化学的な方法は、薄い層を非常に迅速に除去でき、ウエハの分離後に一般に行なわれる化学機械研磨仕上げ工程の使用を回避できるという主要な利点を有している。
しかし、特に厚い層が除去される場合には、これに先行して、機械的または化学機械的アブレーションによってマッチング層２の残存部分をラッピング及び化学機械研磨（ＣＭＰ）の少なくとも一方により、化学エッチング工程が有意に行なわれてもよい。
かかる技術は、本明細書の一実施例によって提案されるが、何ら限界を規定するものではない。本発明は、本発明に係るプロセスにしたがってウエハ１０から材料を除去するのに適した全てのタイプの技術を対象としている。
本発明の第１の適用においては、歪みＳｉ／ＳＧＯＩ構造を形成するため、膜３が少なくとも部分的に残される。
随意的には、膜３を厚くするために、膜３上でＳｉが成長する。
成長後に得られた歪み層は、臨界厚さよりも小さく維持されなければならない。
マッチング層２の残存部分をエッチングする最後のステップが膜３を傷付け、あるいは膜３を薄くするおそれがあり、膜３を厚くする利点は、最初の厚さに戻し、あるいは更に重要な厚さ（以下、“臨界厚さ”と称す）にすることである。
この厚い歪みＳｉ層は、その後、活性層として使用することができる（したがって、かかる材料が示す電子の高い移動性をうまく利用する）。
随意的に、先の選択肢の最中に厚肉化されるか、あるいは厚肉化されなかった膜３の歪みＳｉは、少なくとも酸化される。
この酸化ステップの第１の利点は、ＳｉＧｅからなる下層を被覆し、この下層からＧｅが拡散することを回避できるという点である。
第２の利点は、結合界面での結合を補強するために更に別のアニーリングステップが実施される場合に見出される。
他の利点は、例えば膜３の膜質の向上として見出される場合がある。
実際に、結合アニーリングステップは、例えばピンホールのような幾つかの欠乏部を構造中に形成する可能性がある温度範囲内で一般に行なわれる。WO99/52145に記載されるように、半導体層上にＳｉＯ２層が存在すると、アニーリング中における殆どの問題が回避される。
ＳｉがＳｉＧｅ材料よりも酸化し易いということがあるとしても、膜３のＳｉを酸化材料として使用することは賢明である。
本発明の特定の実施形態においては、構造の一番上のＳｉ膜３の下にある緩和ＳｉＧｅ層４のゲルマニウムを濃縮するための濃縮ステップが行なわれる。
前述したように、前記緩和ＳｉＧｅ層４内のゲルマニウム濃度は、ＳｉＧｅ格子定数マッチング層２の表面上にある緩和Ｓｉ１−ｒＧｅｒ層内に存在するゲルマニウムの濃度と略同一である。
特に、現在のＳｉＧｅバッファ層生成技術の限界に起因して、ｒは３０％に制限されるため、緩和ＳｉＧｅ層４内のゲルマニウム濃度も制限される。
ゲルマニウムと酸素との親和力は、シリコンと酸素との親和力よりも弱い。その結果、ＳｉＧｅ層が酸化雰囲気に晒されるとＳｉＧｅ層内のシリコンが優先的に酸化する一方、前記ＳｉＧｅ層内のゲルマニウムは酸素と直接に反応しない。
したがって、殆どの周知の酸化方法によって行なわれるＳｉＧｅ層の酸化により、シリコンは酸化され（特に、シリカまたはＳｉＯ２とも呼ばれるシリコン酸化物層を形成する）、シリコンの酸化によって解放されたゲルマニウム原子は、ＳｉＯ２／ＳｉＧｅ界面に移動して蓄積する。
無論、先に強調したように、ＳｉをＳｉＧｅよりも容易に工業的に酸化できるため、ＳｉＧｅ層上にあるＳｉ層（例えば、緩和ＳｉＧｅ層４上にあるＳｉ膜３）は、ＳｉＧｅ層のかかる酸化の開始に役立つ。
したがって、酸化物層の下側にゲルマニウムが豊富に含まれる層（濃縮層）が形成される。この場合、シリコンが完全に酸化される前に酸化が停止すると、前記濃縮層にシリコンが含まれる。ＳｉＧｅの酸化されない層、すなわちゲルマニウム濃度が変化しない層は、一般に、前述した濃縮層の下側にある。これは、ゲルマニウム原子が主にＳｉＯ２／ＳｉＧｅ界面に集まり、Ｓｉ結晶全体に再分配されないためである。
したがって、酸化物層とＳｉ１−ＺＧｅＺ層と一般にＳｉ１−ｒＧｅｒ層とからなる構造が得られる。この場合、ｒは上記のように酸化されたＳｉＧｅ層内の当初のゲルマニウム濃度を表わし、また、ｚは前記濃縮層内のゲルマニウム濃度を表わし、ｚはｘよりも大きい。
図２ａ，２ｂ，２ｃ，２ｄは、Ｓｉ１−ｒＧｅｒ層６のゲルマニウムを濃縮するステップを示している。
このように、かかる層６の濃縮ステップは、前述したＳｉ１−ｒＧｅｒ層６の酸化工程と、この酸化工程後に行なわれるであろう、酸化工程中に形成された酸化物層を除去するための脱酸工程とを含む。
また、濃縮層内のゲルマニウム濃度を均一にするために熱処理工程を行なってもよい。
酸化工程は、当業者に知られた従来の酸化である。酸化工程は、好適には７００℃〜１１００℃の範囲の温度で行なわれる。酸化工程は、乾式プロセスまたは湿式プロセスによって行なうことができる。乾式プロセスを使用する場合には、例えば酸素ガス下で基板を加熱することにより酸化が行なわれる。湿式プロセスを使用する場合には、蒸気で満たされた雰囲気内で基板を加熱することにより酸化が行なわれる。
この酸化工程に続いて、図２ｂに示すように、表面酸化物層９が形成されるとともに、酸化物層９の下側にゲルマニウムが濃縮されたＳｉ１−ＺＧｅＺ層８（ｚはｒよりも大きい）を形成する。前記酸化物層９は、主にシリカＳｉＯ２を含むが、例えば以下の様々なパラメータにしたがっている。
− 酸化工程条件、
− Ｓｉ１−ｒＧｅｒ層６内の当初のゲルマニウム濃度ｒ、または
− そのように酸化されたＳｉ１−ｒＧｅｒ層６の当初の厚さ
複合ＳｉＧｅ酸化物（ＳｉｙＧｅｔＯ２）酸化物も形成することができる。
− Ｓｉ１−ｒＧｅｒ層６内の当初のゲルマニウム濃度ｒ、または
− そのように酸化されたＳｉ１−ｒＧｅｒ層６の当初の厚さ
複合ＳｉＧｅ酸化物（ＳｉｙＧｅｔＯ２）酸化物も形成することができる。
したがって、例えば、低温湿式酸化工程だけにより、かかるＳｉＧｅ酸化物（ＳｉｙＧｅｔＯ２）が形成される。
前述したように、酸化工程がＳｉ１−ｒＧｅｒ層６の表面領域周辺のみでしか効果がない場合、酸化されなかったＳｉ１−ｒＧｅｒ層７、すなわちゲルマニウム濃度が変化しなかった層が、前述した濃縮されたＳｉ１−ＺＧｅＺ層８の下側に位置する。
脱酸工程は、酸化工程中に形成された酸化物層９の除去を目的としている。脱酸工程は伝統的な方法で優先的に行なわれる。この目的のため、例えば基板を１０％または２０％のフッ酸溶液中に数分間だけ浸漬することができる。
前記脱酸工程の後、図２ｃに示すように、前述した濃縮されたＳｉ１−ＺＧｅＺ層８とゲルマニウム濃度が変化しなかった前記Ｓｉ１−ｒＧｅｒ層７とからなる構造を得ることができる。
濃縮ステップは、Ｓｉの結晶中にゲルマニウム原子を再分配することができる熱処理を含んでいることが有意である。すなわち、熱処理ステップは、ゲルマニウムが濃縮され、ゲルマニウム濃度が均一なＳｉＧｅ層を得る。
前記熱処理工程は、約１２００℃の温度で行なわれることが好ましい。
前記熱処理工程は、酸化ステップの後、好ましくは脱酸ステップの前に行なわれる。
しかし、酸化ステップおよび脱酸ステップの後に、前記熱処理工程を行なってもよい。
本発明の一実施形態において、前記濃縮ステップは脱酸工程を含んでいない。したがって、濃縮ＳｉＧｅ層が酸化物層によって被覆され、前述したように濃縮ＳｉＧｅ層からＧｅが拡散することが防止される。
図２ａ〜図２ｄは、酸化工程と脱酸工程と熱処理工程とをかかる順序で含む。そのため、ゲルマニウム濃度ｋが均一な濃縮されたＳｉ１−ＫＧｅＫ層１１（図２ｄ）が形成される。この場合、ｋは、当初のＳｉ１−ｒＧｅｒ層６の当初の濃度ｒと前記濃縮されたＳｉ１−ＺＧｅＺ層８の濃度との間に含まれている。
最後に、表面粗さを減少させて濃縮Ｓｉ１−ＫＧｅＫ層１１の厚さ均一性を向上させるため、軽い研磨、好ましくは化学機械研磨（ＣＭＰ）を行なってもよい。
無論、このように処理されたＳｉＧｅ層内のゲルマニウム濃度をできる限り制御して著しく増大させるため、幾つかの濃縮ステップを連続的に行なってもよい。
したがって、かかる濃縮ステップによれば、ＳｉＧｅ層４（前記濃縮ステップの前に残されたＳｉ膜３の下側の層；図１ｅ参照）内のゲルマニウム濃度を増大させることができ、当該濃度を、一般的な３０％の限界を超えて増大させることができる。
そのように増大されたゲルマニウム濃度は、実際には８０％に達し、一般的には約５０％に達する。
本発明の第２の用途においては、あらゆる濃縮ステップの前に、図１ｆに示すように、化学的な方法により膜３が除去される。
上記のことを行なうためには、緩和ＳｉＧｅ層４に対して高い選択性を示すエッチング液、例えば以下の成分のうちの少なくとも１つ、すなわち、ＫＯＨ（水酸化カリウム）、ＮＨ４ＯＨ（水酸化アンモニウム）、ＴＭＡＨ（テトラメチルアンモニウム水酸化物）、ＥＤＰ（エチレンジアミン／ピロカテコール／ピラジン）またはＨＮＯ３のうちの少なくとも１つを含む溶液、あるいは特許文献WO99/53539の第９頁で説明されているようなＨＮＯ３，ＨＮＯ２Ｈ２Ｏ２，ＨＦ，Ｈ２ＳＯ４，Ｈ２ＳＯ２，ＣＨ３ＣＯＯＨ，Ｈ２Ｏ２，Ｈ２Ｏ等の物質を混合する、現在研究中の溶液を使用する選択エッチングを利用することが好ましい。
この第２のステップによれば、緩和ＳｉＧｅ層４の表面の質および厚さ均一性を良好に維持することができる。
したがって、その成長中（図１ｃに示す）に得られた層質と略同一の層質が保たれる。
これは、かかる転移した層４がＣＭＰ仕上げステップによって生じる応力等の外部の機械的応力に必ずしも晒されなかったためであり、かかる応力に関連付けられた欠陥の出現が回避されたためである。
しかし、ある特定の場合には、あらゆる僅かな表面粗さを除去するため、ソフトポリッシングが行なわれる。
したがって、最終的には、基板上に緩和ＳｉＧｅを形成する構造、特に、緩和ＳｉＧｅ層４の下にある材料が電気的な絶縁体である場合には、絶縁体上に緩和ＳｉＧｅを形成する構造（ＳＧＯＩ構造とも呼ばれる）が得られる。
本発明の前記第２の用途の特定の実施形態においては、基板上に緩和ＳｉＧｅを形成する、前記最終的な構造上で濃縮ステップを行なうことができる。
前述したように、かかる濃縮ステップによれば、基板上に緩和ＳｉＧｅを形成する、前記構造上の緩和ＳｉＧｅ層４内のゲルマニウム含有量を増やすことができる。
他の特定の実施形態においては、他のＳｉＧｅ層のエピタキシまたは歪みＳｉ層のエピタキシといった、あらゆるエピタキシが緩和ＳｉＧｅ層上で行なわれてもよい。
後者の場合、Ｓｉに歪みが加えられた最終的なＳｉ／ＳＧＯＩ構造が得られる。
なお、前記構造が１または複数の濃縮ステップに晒された場合には、最終的な緩和ＳｉＧｅ層内のゲルマニウム濃度が増大して、一般的な３０％の限界を超えることができることに留意されたい。
このように、濃縮ステップは、最終的な緩和ＳｉＧｅ層内のゲルマニウム濃度の制御に役立つため、かかる層の格子定数を制御するのに役立つ。最後に、前記緩和ＳｉＧｅ層上でエピタキシャル成長した膜上に作用する歪みも制御できる。
特に、Ｓｉ膜に特に歪みが加えられた、最終的なＳｉ／ＳＧＯＩ構造を得ることができる。
最終的な構造が完成した後、受け基板５との結合界面を更に強化するため、例えば熱処理のような仕上げ処理等の仕上げステップが随意的に行なわれてもよい。
本発明は、ＳｉＧｅ格子定数マッチング層２に限定されず、その範囲は、他のタイプのIII−Ｖ型材料または過剰にエピタキシャル成長した膜３の材料に歪みを加えることができる他の材料によるマッチング層の形成にも及ぶ。
本発明は、歪みが加えられたＳｉからなる膜３に限定されず、その範囲は、他のタイプのIII−Ｖ材料または下側にあるマッチング層２によって歪みを加えることができる他の材料による膜３の形成にも及ぶ。
半導体層中に、カーボン等の他の構成要素が加えられてもよい。この場合、当該層中のカーボン濃度は、実質的に５０％以下であり、更に好ましくは５％以下である。
また、ＳｉＧｅ層のゲルマニウムの濃縮において前述した方法と同様の方法で、シリコンＳｉがカーボンＣに対して選択的に酸化すると、ＳｉＧｅＣ合金またはＳｉ１−ｙＣｙ合金（ｙは弱い）等の半導体材料からなる層を、酸化によりその成分カーボンに関して濃縮することができる。
最後に、本発明は、緩和ＳｉＧｅ層４の転移のみでなく、一般に、本発明のプロセスにしたがって転移され得る、あらゆるタイプの半導体からなる層の転移に関する。
１ 支持基板
２ 格子定数マッチング層
３ 歪み膜
４ 緩和層
５ 受け基板
１０ ウエハ
２ 格子定数マッチング層
３ 歪み膜
４ 緩和層
５ 受け基板
１０ ウエハ
Claims (26)
- ウエハ（１０）から得られる半導体材料からなる薄い層を備える構造を製造する方法であって、前記ウエハ（１０）が、支持基板（１）と、前記支持基板上の格子定数マッチング層（２）とを備え、前記格子定数マッチング層が、第１の格子定数を有する半導体材料から選択される材料からなる上側層を備える、方法において、
（ａ）半導体材料から選択される材料からなる膜（３）を前記マッチング層（２）の前記上側層上に成長させるステップであって、成長した前記膜（３）が前記第１の格子定数と異なる名目格子定数を有する材料からなり、成長した前記膜（３）が、その下側にある前記マッチング層の前記上側層の前記第１の格子定数を維持し、歪みを加えるために十分に小さな厚みを有するステップと、
（ｂ）前記膜（３）上に緩和層（４）を成長させるステップであって、前記緩和層（４）が、シリコンおよび少なくとも他の元素を含み、前記第１の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料からなるステップと、
（ｃ）前記ウエハ（１０）の一部を除去するステップであって、
− 前記マッチング層（２）中に脆化領域を形成する工程と、
− 前記緩和層（４）を含む前記ウエハ（１０）の一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、前記構造を形成する工程と
、を含むステップと、
（ｄ）前記ウエハ（１０）の分離された部分に含まれる前記緩和層（４）のシリコン以外の元素を濃縮するステップと、を備え、
前記格子定数マッチング層（２）はシリコンとシリコン以外の他の元素とを含み、前記格子定数マッチング層における前記他の元素の濃度は、前記支持基板から前記上側層に至るまで次第に増大し、
前記除去ステップ（ｃ）は、ステップ（ｃ）のエネルギ供給工程の後、少なくとも１つの選択エッチング工程を含み、
前記選択エッチング工程は、エネルギ供給による前記ウエハ（１０）の分離後に、前記膜（３）に対する前記マッチング層（２）の残存部分のエッチングであり、
前記エッチング工程の後であり、前記濃縮ステップ（ｄ）の前に、半導体材料から選択される材料からなる膜を前記膜（３）上で成長させることを更に含み、前記半導体材料が前記膜（３）の半導体材料と略同じである、ことを特徴とする構造の製造方法。 - 前記濃縮ステップ（ｄ）は、前記ウエハ（１０）の分離された部分を酸化して、ウエハ（１０）の酸化された前記分離部分の表面上に酸化物層を形成するとともに、前記酸化物層の下側にある前記緩和層（４）の領域でシリコン以外の元素の濃度を高める酸化工程を含むことを特徴とする、請求項１に記載の構造の製造方法。
- 前記濃縮ステップ（ｄ）は、前記ウエハ（１０）の前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を更に含むことを特徴とする、請求項２に記載の構造の製造方法。
- 前記濃縮ステップ（ｄ）は、前記酸化工程中に形成された酸化物層を除去するための脱酸工程を更に含むことを特徴とする、請求項２に記載の構造の製造方法。
- 前記濃縮ステップ（ｄ）は、前記ウエハ（１０）の前記酸化された部分内でシリコン以外の元素の濃度を均一化するための熱処理工程を更に含み、前記熱処理工程が前記脱酸工程の前または後に行なわれることを特徴とする、請求項４に記載の構造の製造方法。
- 前記熱処理工程は約１２００℃の温度で行なわれることを特徴とする、請求項５に記載の構造の製造方法。
- 前記ステップ（ｂ）の後、受け基板（５）が前記緩和層（４）側で前記ウエハ（１０）に対して結合する更に別のステップが行なわれることを特徴とする、請求項１〜６のいずれか１項に記載の構造の製造方法。
- 前記受け基板（５）がシリコンからなることを特徴とする、請求項７に記載の構造の製造方法。
- 前記結合前に、前記受け基板（５）と前記ウエハ（１０）との間に少なくとも１つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板（５）上および前記ウエハ（１０）の少なくとも一方の結合面上に形成されることを特徴とする、請求項７，８のいずれかに記載の構造の製造方法。
- 前記結合層が電気的絶縁体であることを特徴とする、請求項９に記載の構造の製造方法。
- 前記結合層がシリカからなることを特徴とする、請求項１０に記載の構造の製造方法。
- 前記結合層が熱酸化によって形成されることを特徴とする、請求項１１に記載の構造の製造方法。
- 前記脆化領域は、種を注入深さと同じ深さで前記マッチング層（２）中に注入することにより形成されることを特徴とする、請求項１〜１２のいずれか１項に記載の構造の製造方法。
- 前記ステップ（ｂ）の前に、緩和層（４）の下側の層を多孔質化することにより前記脆化領域が形成されることを特徴とする、請求項１ないし請求項１１のいずれか１項に記載の構造の製造方法。
- 前記膜（３）を酸化することを更に含む、請求項１に記載の構造の製造方法。
- 前記酸化と同時、あるいは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強できることを特徴とする、請求項１５に記載の構造の製造方法。
- 前記選択エッチング工程は、前記緩和層（４）に対する前記膜（３）のエッチングであることを特徴とする、請求項１または１４に記載の構造の製造方法。
- 前記ステップ（ｄ）の後、前記緩和層（４）上に１つの層を成長させるステップを更に含むことを特徴とする、請求項１〜１７のいずれかに記載の構造の製造方法。
- 前記緩和層（４）上の前記成長層が歪み材料からなることを特徴とする、請求項１８に記載の構造の製造方法。
- − 前記マッチング層（２）がシリコンゲルマニウムによって形成され、前記マッチング層（２）は、ゲルマニウム濃度が厚さに伴って増大するバッファ層と、前記膜（３）の下側に位置する緩和層とを備え
− 歪み材料からなる前記膜（３）がシリコンによって形成され、
− シリコン以外の前記元素がゲルマニウムＧｅであり、それによって前記緩和層（４）が緩和されたシリコンゲルマニウムからなり、そのゲルマニウム濃度が前記マッチング層（２）の前記緩和層のゲルマニウム濃度と等しい、
ことを特徴とする、請求項１〜１９のいずれかに記載の構造の製造方法。 - 前記緩和層（４）におけるシリコン以外の元素がカーボンＣであることを特徴とする、請求項１ないし請求項１８のいずれかに記載の構造の製造方法。
- 前記緩和層（４）におけるシリコン以外の元素がゲルマニウムカーボン合金であることを特徴とする、請求項１ないし請求項１８のいずれかに記載の構造の製造方法。
- 前記緩和層（４）上に形成された前記成長層は、下側の前記緩和層（４）の格子定数を維持し、歪みが加えられたシリコンからなることを特徴とする、請求項２２および請求項２０ないし２２のいずれかに記載の構造の製造方法。
- 前記ウエハ（１０）がカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が５０％以下であることを特徴とする、請求項１〜２３のいずれかに記載の構造の製造方法。
- 前記ウエハ（１０）がカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が５％以下であることを特徴とする、請求項１〜２４のいずれかに記載の構造の製造方法。
- 前記構造は、ＳＧＯＩ；歪みＳｉ／ＳＧＯＩ、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ；ＳｉＯ２／ＳＧＯＩのうちの１つの、絶縁体上に半導体を形成した構造である、請求項１〜２５のいずれか一項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208600A FR2842349B1 (fr) | 2002-07-09 | 2002-07-09 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon |
| FR02/08600 | 2002-07-09 | ||
| PCT/IB2003/003466 WO2004006327A2 (en) | 2002-07-09 | 2003-07-09 | Transfer of a thin layer from a wafer comprising a buffer layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005532687A JP2005532687A (ja) | 2005-10-27 |
| JP4904478B2 true JP4904478B2 (ja) | 2012-03-28 |
Family
ID=29763664
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004519126A Expired - Lifetime JP4904478B2 (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
| JP2004519128A Pending JP2005532688A (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004519128A Pending JP2005532688A (ja) | 2002-07-09 | 2003-07-09 | バッファ層を備えるウエハからの薄層の転移 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6991956B2 (ja) |
| EP (2) | EP1522097B9 (ja) |
| JP (2) | JP4904478B2 (ja) |
| KR (1) | KR100796832B1 (ja) |
| CN (1) | CN100477150C (ja) |
| AT (2) | ATE443344T1 (ja) |
| AU (2) | AU2003249475A1 (ja) |
| DE (2) | DE60329192D1 (ja) |
| FR (1) | FR2842349B1 (ja) |
| TW (1) | TWI289900B (ja) |
| WO (2) | WO2004006327A2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| US7510949B2 (en) | 2002-07-09 | 2009-03-31 | S.O.I.Tec Silicon On Insulator Technologies | Methods for producing a multilayer semiconductor structure |
| US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| CN100547760C (zh) * | 2002-08-26 | 2009-10-07 | S.O.I.Tec绝缘体上硅技术公司 | 在已经移去薄层之后对包括缓冲层的晶片的再循环方法 |
| JP2005537685A (ja) * | 2002-08-26 | 2005-12-08 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル |
| US6730576B1 (en) * | 2002-12-31 | 2004-05-04 | Advanced Micro Devices, Inc. | Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| FR2867307B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| FR2867310B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US8227319B2 (en) * | 2004-03-10 | 2012-07-24 | Agere Systems Inc. | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor |
| FR2868202B1 (fr) * | 2004-03-25 | 2006-05-26 | Commissariat Energie Atomique | Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium. |
| US7495266B2 (en) | 2004-06-16 | 2009-02-24 | Massachusetts Institute Of Technology | Strained silicon-on-silicon by wafer bonding and layer transfer |
| US6893936B1 (en) * | 2004-06-29 | 2005-05-17 | International Business Machines Corporation | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
| CN100508125C (zh) * | 2004-09-24 | 2009-07-01 | 信越半导体股份有限公司 | 半导体晶片的制造方法 |
| JP4617820B2 (ja) * | 2004-10-20 | 2011-01-26 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JP2006140187A (ja) | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| US7247545B2 (en) * | 2004-11-10 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Fabrication of a low defect germanium film by direct wafer bonding |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| FR2886052B1 (fr) | 2005-05-19 | 2007-11-23 | Soitec Silicon On Insulator | Traitement de surface apres gravure selective |
| FR2886053B1 (fr) | 2005-05-19 | 2007-08-10 | Soitec Silicon On Insulator | Procede de gravure chimique uniforme |
| FR2888400B1 (fr) | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
| KR100707654B1 (ko) | 2005-07-26 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| FR2892733B1 (fr) | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
| US8120060B2 (en) | 2005-11-01 | 2012-02-21 | Massachusetts Institute Of Technology | Monolithically integrated silicon and III-V electronics |
| US8063397B2 (en) | 2006-06-28 | 2011-11-22 | Massachusetts Institute Of Technology | Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission |
| FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
| WO2008135804A1 (en) | 2007-05-03 | 2008-11-13 | S.O.I. Tec Silicon On Insulator Technologies | Improved process for preparing cleaned surfaces of strained silicon. |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US8492234B2 (en) * | 2010-06-29 | 2013-07-23 | International Business Machines Corporation | Field effect transistor device |
| US8415253B2 (en) * | 2011-03-30 | 2013-04-09 | International Business Machinees Corporation | Low-temperature in-situ removal of oxide from a silicon surface during CMOS epitaxial processing |
| FR2978605B1 (fr) | 2011-07-28 | 2015-10-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support |
| CN104517883B (zh) * | 2013-09-26 | 2017-08-15 | 中国科学院上海微系统与信息技术研究所 | 一种利用离子注入技术制备绝缘体上半导体材料的方法 |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
| US20190181218A1 (en) * | 2017-12-08 | 2019-06-13 | Qualcomm Incorporated | Semiconductor device with high charge carrier mobility materials on porous silicon |
| GB201916515D0 (en) | 2019-11-13 | 2019-12-25 | Pilkington Group Ltd | Coated glass substrate |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
| JPH10308503A (ja) * | 1997-04-30 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 絶縁体上にひずみ層を形成する方法 |
| JP2000243946A (ja) * | 1998-12-24 | 2000-09-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| JP2001217433A (ja) * | 2000-01-07 | 2001-08-10 | Samsung Electronics Co Ltd | 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法 |
| JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
| JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
| JP2002503400A (ja) * | 1998-04-07 | 2002-01-29 | コミッサリア・ア・レナージ・アトミク | 半導体基板の熱処理方法 |
| WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| JP2002110832A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996015550A1 (en) * | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
| CA2225131C (en) * | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US6521041B2 (en) | 1998-04-10 | 2003-02-18 | Massachusetts Institute Of Technology | Etch stop layer system |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| AU2001268577A1 (en) | 2000-06-22 | 2002-01-02 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
-
2002
- 2002-07-09 FR FR0208600A patent/FR2842349B1/fr not_active Expired - Fee Related
-
2003
- 2003-07-09 DE DE60329192T patent/DE60329192D1/de not_active Expired - Lifetime
- 2003-07-09 AT AT03762850T patent/ATE443344T1/de not_active IP Right Cessation
- 2003-07-09 JP JP2004519126A patent/JP4904478B2/ja not_active Expired - Lifetime
- 2003-07-09 KR KR1020057000477A patent/KR100796832B1/ko active IP Right Grant
- 2003-07-09 WO PCT/IB2003/003466 patent/WO2004006327A2/en active Application Filing
- 2003-07-09 TW TW092118765A patent/TWI289900B/zh not_active IP Right Cessation
- 2003-07-09 AU AU2003249475A patent/AU2003249475A1/en not_active Abandoned
- 2003-07-09 WO PCT/IB2003/003497 patent/WO2004006311A2/en active Application Filing
- 2003-07-09 CN CNB038162032A patent/CN100477150C/zh not_active Expired - Lifetime
- 2003-07-09 EP EP03762850A patent/EP1522097B9/en not_active Expired - Lifetime
- 2003-07-09 AT AT03762848T patent/ATE442667T1/de not_active IP Right Cessation
- 2003-07-09 JP JP2004519128A patent/JP2005532688A/ja active Pending
- 2003-07-09 EP EP03762848A patent/EP1535326B1/en not_active Expired - Lifetime
- 2003-07-09 AU AU2003250462A patent/AU2003250462A1/en not_active Abandoned
- 2003-07-09 DE DE60329293T patent/DE60329293D1/de not_active Expired - Lifetime
-
2005
- 2005-01-10 US US11/032,844 patent/US6991956B2/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
| JPH10308503A (ja) * | 1997-04-30 | 1998-11-17 | Internatl Business Mach Corp <Ibm> | 絶縁体上にひずみ層を形成する方法 |
| JP2002503400A (ja) * | 1998-04-07 | 2002-01-29 | コミッサリア・ア・レナージ・アトミク | 半導体基板の熱処理方法 |
| JP2000243946A (ja) * | 1998-12-24 | 2000-09-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
| JP2001217433A (ja) * | 2000-01-07 | 2001-08-10 | Samsung Electronics Co Ltd | 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法 |
| JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
| WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| JP2002110832A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050018984A (ko) | 2005-02-28 |
| EP1522097A2 (en) | 2005-04-13 |
| WO2004006327A2 (en) | 2004-01-15 |
| EP1535326A2 (en) | 2005-06-01 |
| EP1535326B1 (en) | 2009-09-09 |
| CN1666330A (zh) | 2005-09-07 |
| EP1522097B9 (en) | 2010-03-03 |
| AU2003249475A1 (en) | 2004-01-23 |
| TW200411820A (en) | 2004-07-01 |
| WO2004006327A3 (en) | 2004-03-04 |
| US20050191825A1 (en) | 2005-09-01 |
| US6991956B2 (en) | 2006-01-31 |
| KR100796832B1 (ko) | 2008-01-22 |
| ATE443344T1 (de) | 2009-10-15 |
| DE60329192D1 (de) | 2009-10-22 |
| WO2004006311A2 (en) | 2004-01-15 |
| JP2005532687A (ja) | 2005-10-27 |
| TWI289900B (en) | 2007-11-11 |
| AU2003250462A1 (en) | 2004-01-23 |
| JP2005532688A (ja) | 2005-10-27 |
| WO2004006311A3 (en) | 2004-03-04 |
| FR2842349A1 (fr) | 2004-01-16 |
| FR2842349B1 (fr) | 2005-02-18 |
| ATE442667T1 (de) | 2009-09-15 |
| AU2003250462A8 (en) | 2004-01-23 |
| DE60329293D1 (de) | 2009-10-29 |
| CN100477150C (zh) | 2009-04-08 |
| EP1522097B1 (en) | 2009-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4904478B2 (ja) | バッファ層を備えるウエハからの薄層の転移 | |
| US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| US6953736B2 (en) | Process for transferring a layer of strained semiconductor material | |
| JP4602475B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
| US20070117350A1 (en) | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor | |
| US7001826B2 (en) | Wafer with a relaxed useful layer and method of forming the wafer | |
| JP2005311199A (ja) | 基板の製造方法 | |
| US7232488B2 (en) | Method of fabrication of a substrate for an epitaxial growth | |
| JP2006237235A (ja) | 半導体ウェーハの製造方法 | |
| JP4980049B2 (ja) | 遷移後の薄層の緩和 | |
| USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
| JP2006216661A (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100420 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100517 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4904478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |