JP2005537685A - 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル - Google Patents

緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル Download PDF

Info

Publication number
JP2005537685A
JP2005537685A JP2005501224A JP2005501224A JP2005537685A JP 2005537685 A JP2005537685 A JP 2005537685A JP 2005501224 A JP2005501224 A JP 2005501224A JP 2005501224 A JP2005501224 A JP 2005501224A JP 2005537685 A JP2005537685 A JP 2005537685A
Authority
JP
Japan
Prior art keywords
layer
removal
donor wafer
recycling
buffer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005501224A
Other languages
English (en)
Inventor
ブリュノ、ギスレン
セシール、オルネット
ベネディト、オステルノー
イブ‐マティウ、ル、ベラン
豪 赤津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0210588A external-priority patent/FR2843827B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005537685A publication Critical patent/JP2005537685A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備えている。前記方法は、取り除きが行なわれた側の前記ドナーウェハ（１０）の一部を除去する機械的手段を用いることを含み、物質の除去後、後の有益層の取り除き中に緩衝構造（Ｉ）の少なくとも一部として再利用可能である緩衝構造（Ｉ）の少なくとも一部が残る。本文献はまた、ａ）本発明に従ってリサイクルすることができるドナーウェハ（１０）から薄層を取り除く方法、ｂ）本発明に従ってリサイクルすることができるドナーウェハ（１０）に関する。

Description

本発明は、緩衝層を含むドナーウェハから受入基板へ薄い半導体層を移送した後に、前記ドナーウェハをリサイクルすることに関する。
「緩衝層」という語は通常、基板等の第１の結晶構造と、材料の特性、例えば構造的または化学量論的な特性または原子表面再結合特性を変更する主要な機能を有する第２の結晶構造との間の遷移層を示す。
緩衝層の特定の場合において、後者は第２の結晶構造を得ることを可能にし、その格子パラメータは基板の格子パラメータとは大きく異なる。
このため、緩衝層は厚さと共に漸進的に変化する組成を有してもよく、その場合、緩衝層の成分の漸進的な変化は、その格子パラメータの漸進的な変化と直接関連する。
また、緩衝層は、速度が変動する組成の変化、速度の符号反転、または欠陥を抑制する一定組成層で完成され得る組成における不連続の跳躍［discontinuous jump］のような、より複雑な形態を有してもよい。
次に、例えば変成エピタキシー等の変成（緩衝）層または変成の実施の形態について述べる。
緩衝層の上に製造された層または層の重ね合わせをドナーウェハから取り除いて受入基板へ移送することによって、特定の構造体を製造してもよい。
緩衝層の上に形成された薄層を移送する主要な応用の１つは、緊密となった［strained］シリコン層の形成に関連する。
層を、界面におけるその格子パラメータがその名目［nominal―公称―］格子パラメータよりも大きなまたは小さな場合、伸張または圧縮により「緊密となった［strained］」材料で作成する。
さもなければ、その名目格子パラメータにほぼ近ければ、「緩和された［relaxed―組成が緩やかな―］」材料で層を作成すると言われており、名目格子パラメータは平衡したバルク形の材料の格子パラメータである。
層が伸張により緊密となった［strained］シリコンで作成された場合、いくつかの特性、例えば材料の電子移動度が明らかに向上する。
例えばＳｉＧｅ等の他の材料も、ほぼ同様に取り除いてもよい。
次に、特にスマートカット［Smart-cut］（登録商標）と呼ばれ、かつ当業者には知られているプロセスによってこのような層を受入基板へ移送することにより、ＳＯＩ（Semiconductor On Insulator―絶縁膜上半導体―）構造等の構造を製造することが可能となる。
例えば、緩和ＳｉＧｅの層を取り除いた後に得られた構造は、成長するシリコンの支持体として作用してもよい。
（ゲルマニウム含有量に依存する）ＳｉＧｅの名目格子パラメータはシリコンの名目格子パラメータよりも大きなため、得られたＳＧＯＩ（Silicon-Germanium On Insulator―絶縁膜上シリコン・ゲルマニウム―）擬似基板の上のシリコンの成長によって、伸張により緊密となったシリコン層を提供することが可能となる。
例証として、このようなプロセスの例が、エル・ジェイ・ハング［L. J. Huang］らによるＩＢＭの文献（“高性能電界効果トランジスタ用にウェハボンディングおよび層の移送により準備された絶縁体上のシリコン・ゲルマニウム［SiGe-On Insulator prepared by wafer bonding and layer transfer for high-performance field effect transistors］”，Applied Physics Letter 26/02/2001, vol. 78, No. 9）に記載されており、Ｓｉ／ＳＧＯＩ構造を製造する方法が示されている。
このようなプロセスの他の例が文献ＵＳ２００２／００７４８１に示されている。
特にＩＩＩ−Ｖ族の半導体により、変成成長の他の応用が可能である。
このように、トランジスタは、一般にＧａＡｓ［ガリウム砒素］に基づくまたはＩｎＰ［インジウム燐］に基づく技術を用いて製造される。
電子性能の観点では、ＩｎＰはＧａＡｓに比して大きな利点を有し、特にＩｎＰ層とＩｎＧａＡｓ［インジウム・ガリウム砒素］層またはＩｎＡｌＡｓ［インジウム・アルミニウム砒素］層の組み合わせにより電子移動度を向上させることが可能となる。
しかし、ＩｎＰ技術を用いて成分を市場に出す能力は、ＧａＡｓ技術に直面して、特にコスト、有効性、機械的脆弱性、およびバルク基板の大きさ（ＩｎＰの最大直径は、ＧａＡｓの６インチと比較すると、通常４インチである）に関しては、限られている。
この問題に対する解決策は、受入基板、ＧａＡｓ基板上の緩衝層の変成エピタキシーによって除去および獲得されるＩｎＰ層に関連して見出されると思われる。
また、例えば「エッチ・バック」型のプロセスのような、ある取り除きプロセスでは、取り除き中に基板および緩衝層の残った部分を破壊へと導いている。
スマートカット（登録商標）プロセス等の他のいくつかの取り除きプロセスでは、基板はリサイクルされるが、緩衝層は失われる。
しかし、変成製造技術は複雑である。
従って、このような緩衝層を最適化し、製造することは、非常に長く、困難でかつ費用を要する作業を伴う場合がある。
さらに、組成の変化による内部歪み［internal strains］によって、例えば転位および点欠陥等のような、高い率の結晶欠陥が現れる場合がある。
これらの内部歪み、従って欠陥の発生を、特に格子パラメータが変化する厚さを増すことによって最小限にしてもよい。
通常製造される緩衝層は厚く、通常は１から数マイクロメータの範囲の厚さを有するのは主にこのためである。
しかし、経済的および技術的な制約のために、緩衝層のいくつかの重要な特性、例えばその厚さまたは一定の構造的複雑さが制限される。
特にこれらすべての理由により、基板のリサイクルの後にその都度緩衝層を完全に形成することは避けたほうが賢明である。
本発明はこの目的を、第１の態様によれば、半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハをリサイクルする方法を提供することによって達成しようとするものであり、前記ドナーウェハは、基板、緩衝構造、および取り除き前には有益層を連続的に備え、前記方法は、取り除きが行なわれた前記ドナーウェハの側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、物質の除去後には、前記緩衝構造の少なくとも一部が残存し、この緩衝構造の少なくとも一部は、後の有益層取り除き中に緩衝構造として再利用可能であることを特徴とする。
第２の態様によれば、本発明は、ドナーウェハ上の有益層を取り除いて受入基板へ移送する方法を提供し、前記方法は、
（ａ）前記ドナーウェハを前記受入基板に接合し、
（ｂ）前記ドナーウェハから前記受入基板に接合された有益層を取り除き、
（ｃ）前記リサイクル方法に従って前記ドナーウェハをリサイクルすることを特徴とする。
第３の態様によれば、本発明は、ドナーウェハから有益層を周期的に取り除く方法を提供し、前記方法は、有益層を取り除くいくつかのステップを含み、これらの各ステップは前記取り除き方法に従うことを特徴とする。
第４の態様によれば、本発明は、前記周期的取り除き方法または前記取り除き方法の応用を提供し、前記応用は、受入基板および有益層を備える構造を製造し、前記有益層は次の材料：ＳｉＧｅ、ピンと張られたＳｉ、Ｇｅ、ＩＩＩ−Ｖ族に属する合金からの少なくとも１つを含み、その組成は可能な（Ａｌ、Ｇａ、Ｉｎ）−（Ｎ、Ｐ、Ａｓ）組み合わせからそれぞれ選択される。
第５の態様によれば、本発明は、取り除きによって有益層を供給し、前記リサイクル方法に従ってリサイクルすることができるドナーウェハを提供し、前記ドナーウェハは、基板と、緩衝構造の残部を連続的に備えることを特徴とする。
本発明の他の態様、目的および利点は、添付された図面を参照して限定することのない一例として与えられたその好ましい方法を実施する以下の詳細な説明の解釈によって一層明らかとなる。
本発明の主な目的は、緩衝構造（即ち、緩衝層として作用する何らかの構造）を備えるウェハを、このウェハから少なくとも１つの有益層を取り除いてこの有益層を半導体構造に一体化した後に、リサイクルすることであり、このリサイクルは、後の取り除きに再利用することができるように緩衝構造の少なくとも一部を回復することが含まれる。
従って、前記リサイクル工程は、緩衝構造の少なくとも一部に損傷を与えない適切な処理を含まなければならない。
実際に、緩衝構造は通常転位等の結晶デフォルトを含み、これは伝搬し、エネルギーが供給された時に大きさが顕著に増し、このエネルギーが熱処理から化学的プロセスまたは機械的プロセスを与える可能性がある。
例えば、ＳｉＧｅの緩衝構造が３５０°Ｃ、４５０°Ｃまたは５５０°Ｃの温度で加熱された場合、構造状態が選択された温度に関連して変化する（例えば、２００１年、７月、結晶成長ジャーナル［Journal of Crystal Growth］、第２２７−２２８号、７４９−７５５ページのリー他［Re et al.］の文献“分子ビームエピタキシーによって成長させられたＳｉｌ−ｘＧｅｘ／Ｓｉ（１００）ヘテロ構造の構造上の特徴付けおよび安定性［Structural characterisation and stability of Sil-xGex/Si(100) heterostructures grown by molecular beam epitaxy ］”を参照のこと）。温度の上昇に伴って、緩衝構造は、それらを滑り面、積層デフォルトまたは他の構造緩和タイプで緩和することによってその内部応力を減少させる傾向がある。このため、形成される有益層との界面で将来的にいくつかの困難が生じる。従って、これらの内部応力を緩衝構造内に制限することが重要である。
その結果、リサイクルに適応した手段を用いて、その特性に損傷を与える可能性があり、そのため、その上に形成される有益層の特性に損傷を与える可能性がある緩衝構造内部のこれらの結晶応力の拡大を防止および制限するようにリサイクルを行なわなければならない。
これは、実質的に緩和された、および／または表面上に目立った数の構造欠陥がない結晶構造を有することが有利である。
「緩衝層」とは、この明細書で先に一般的に既に定義したとおりである。
緩衝層は、緩衝構造内に構成され、以下の２つの機能の少なくとも１つを有していることが有利である：
１．上部層の欠陥の密度を低下する；
２．２つの結晶構造の格子パラメータを異なる格子パラメータと一致させる。
緩衝層の第２の機能に関して、緩衝層は２つの構造の間の中間層であり、その表面の一方の周囲では第１の構造とほぼ同一の第１の格子パラメータを有し、その他方の表面の周囲では第２の構造とほぼ同一の第２の格子パラメータを有する。
この明細書の残りの部分において、説明される緩衝層または構造は一般的にこの後者の緩衝層に対応する。
しかし、本発明は、最も一般的にこの明細書において定義されているようないかなる緩衝層またはいかなる緩衝構造にも関連する。
さらに、初めは支持基板と緩衝構造からなるドナーウェハを取り除くことによって有益層のドナーウェハをリサイクルすることを含む本発明による方法の例を以下に説明する。
図１を参照すると、公知の従来技術に含まれるドナーウェハ１０（取り除きによる薄層のドナー）は支持基板１および緩衝構造Ｉからなる。
本発明のこのドナーウェハ１０の応用は、緩衝構造Ｉの部分４および／または緩衝構造Ｉの表面上に形成されたオーバーレイヤ（図１には示さず）の少なくとも一部から有益層を取り除き、それをＳＯＩ構造等の構造に一体にさせることである。
ドナーウェハ１０の支持基板１は、緩衝構造Ｉとのその界面に第１の格子パラメータを有する少なくとも１つの半導体層を備えている。
特定の構造において、支持基板１は、第１の格子パラメータを有する単一の半導体からなる。
緩衝構造Ｉの第１の構成において、緩衝構造Ｉは緩衝層２からなる。
この場合に支持基板１上に位置する緩衝層２によって、その表面で、基板１の第１の格子パラメータとは実質的に異なる第２の格子パラメータを示すことが可能となり、従って同一のドナーウェハ１０において、それぞれ異なる格子パラメータを有する２つの層１および４を有することが可能となる。
さらに、緩衝層２は、いくつかの応用において、上にある層が高い欠陥密度を含むことおよび／または著しい応力を受けることを防止することを可能にしてもよい。
さらに、緩衝層２は、いくつかの応用において、上にある層が良好な表面条件を有することを可能にする。
一般的に、緩衝層２は、２つの格子パラメータの間の遷移を確立するために厚さと共に漸進的に変化する格子パラメータを有している。
このような層は通常、変成層と呼ばれている。
格子パラメータの漸進的な変化を、緩衝層２の厚さの範囲内で連続的に発生させてもよい。
または、これを「段々」に行なってもよく、各段は下にある段とは異なるほぼ一定の格子パラメータを有する薄層であり、それによって１段ずつ別個に格子パラメータを変化させる。
これはまた、速度が変動する組成の変化、速度の符号反転、または組成における不連続の跳びのような、より複雑な形態を有してもよい。
緩衝層２の格子パラメータの変化は、その中で、基板１から漸進的に、基板１に含まれない少なくとも１つの原子の濃度を上げることによって発見されることが有利である。
従って、例えば、単一の材料で作成された基板１上に製造される緩衝層２を、二元、三元、四元またはそれ以上の材料で作成することができる。
従って、例えば、二元の材料で作成された基板１上に製造される緩衝層２を、三元、四元またはそれ以上の材料で作成することができる。
緩衝層２は、ＣＶＤ（Chemical Vapour Deposition―化学的気相法―）、および、ＭＢＥ（Molecular Beam Epitaxy―分子ビームエピタキシー―）等の公知の技術を用いて、例えばエピタキシーによって、支持基板１の上に成長によって製造されることが有利である。
一般的に、例えば様々な原子の合金からなる緩衝層２を得るために、他の公知の方法によって緩衝層２を製造してもよい。
例えばＣＭＰ（Chemical and Mechanical Polishing―化学的および機械的研磨法―）の研磨によって緩衝層２の下にある基板１の表面を仕上げる副ステップを、緩衝層２の製造の前に行なってもよい。
緩衝構造Ｉの第２の構成において、また図１を参照すると、緩衝構造Ｉは緩衝層２（第１の構成のものとほぼ同一）、および付加層［additional layer］４からなる。
図１に示されているように、付加層４は基板１と緩衝層１との間、または緩衝層１の上にあってもよい。
第１の特定の場合において、この付加層４は、欠陥を制限して緩衝構造Ｉの上に製造される層の液晶品質を向上させることが可能な緩衝層等の第２の緩衝層を構成してもよい。
この付加層４は、好ましくは一定の材料組成を有する半導体で作成される。
従って、製造されるこのような緩衝層４の組成および厚さの選択は、この特性を達成するためには特に重要な基準である。
このため、例えば、エピタキシャル成長層の構造欠陥は通常、この層の厚さの範囲内で漸進的に減少する。
第２の特定の場合において、付加層４は緩衝層１の上に配置され、緩衝層２の上部層として機能する。
それにより、第２の格子パラメータを固定してもよい。
第３の特定の場合において、付加層４は緩衝層１の上に配置されて、ドナーウェハ１０で行なわれる取り除き、例えばその高さでの取り除きにおいて役割を果たす。
付加層は、これらの最後の３つの特定の場合から選択される機能等のいくつかの機能を有してもよい。
有利な構成において、付加層４は緩衝層２の上に配置され、支持基板１の第１の格子パラメータとは異なる第２の格子パラメータを有する。
この後者の構成の特定の場合において、付加層４は緩衝層２によって緩和された材料で作成され、第２の格子パラメータを有する。
付加層４は、緩衝層２の上に成長によって、例えばＣＶＤまたはＭＢＥによるエピタキシャル成長によって製造されることが有利である。
第１の実施の形態において、付加層４の成長は、下にある緩衝層２の形成に続いて直にその場で行なわれ、この場合後者は層成長によって形成されることが有利である。
第２の実施の形態において、付加層４の成長は、下にある緩衝層２の表面を仕上げる副ステップの後に、例えばＣＭＰ研磨、熱処理または他の平滑化技術によって行なわれ、それにより緩衝層２に含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、またそのようにして形成された最終緩衝構造Ｉの品質を低下させ得るいかなる滑り面、積層デフォルトまたは他のデフォルトも発生させることがない。
ドナーウェハ１０からの有益層の取り除きは、以下の主なモードの何れかに基づいて行なわれる。
（１）取り除かれる有益層は付加層４の一部である。
（２）取り除かれる有益層は、例えば、可能な限り緩衝構造Ｉの表面の仕上げの前に行なわれるエピタキシャル成長により緩衝構造Ｉの上に予め形成されたオーバーレイヤ（図１には示されていない）の一部である。
この場合、ドナーウェハ１０はオーバーレイヤの成長のための基板として機能する。
後者は、使用したい取り除きモードに応じて１つ以上の薄層を含んでもよい。
さらに、これは、緩衝構造Ｉの自由面の緩和された材料、例えば同一の材料の層、または伸張または圧縮で緊密となったその液晶構造のすべてまたはいくつかを有する他の材料、またはこれら２つの種類の材料の組み合わせの格子パラメータとほぼ同一の格子パラメータを有することが有利である。
ドナーウェハ１０の特定の実施の形態において、１つ以上の中間層が緩衝構造Ｉとオーバーレイヤとの間にさらに挿入される。この場合、このまたはこれらの中間層は取り除かれない。
（３）取り除かれる有益層は、付加層４および（第２の取り除きモードで説明したものとほぼ同一の方法で形成された）オーバーレイヤの一部である。
どの取り除きモードが選択されても、また図２を参照すると、取り除き後および大多数の場合において、突出部７ａおよび／または粗い部分７ｂが、残りのドナーウェハ１０の取り除き面上に現れる。
この「浮き彫りにした［in relief］」取り除き面は、緩衝層２の上に位置する取り除き後層７に属する。
この取り除き後層７は、上述の３つの取り除きモードから選択された取り除きモードに応じて、層４のすべてまたは一部と、可能な限り１つ以上の中間層と、可能な限りオーバーレイヤの一部とからなる。
取り除き後層７の表面に現れる浮き彫りの部分７ａおよび７ｂは、主に取り除きモードおよび取り除き中に用いられる技術に依存する。
・従って、例えば、現在業界で用いられている取り除きモードは、ドナーウェハ１０の表面全体ではなく、ドナーウェハ１０の表面上に残っている（通常はほぼ中心にある部分である）ドナーウェハ１０の一部、７ａで参照されるような突出部のみの上の有益層を取り除くものである。これらの突出部は通常一体的であり、ドナーウェハ１０の表面の外縁に位置し、すべての突出部は業界では「取り除きリング」として知られている。
・従って、例えば、既に述べたスマートカット（登録商標）技術等のさらにこの明細書の後段で検討するような公知の取り除き技術は、取り除き層の上に７ｂで参照されるような表面粗さを取り除き表面上に引き起こす場合がある。
取り除きが行なわれると、本発明によるリサイクルを行なってドナーウェハ１０を復元する。
本発明によるリサイクルの第１のステップでは、少なくとも（図２に示されている）浮き彫り部７ａおよび７ｂを除去する。
本発明によるこの物質の除去は、除去後に緩衝構造Ｉの少なくとも一部が残り、これを新たな有益層の後の取り除きの間に再度使用することができる。
このようにして、公知の従来技術のリサイクルとは異なり、物質の除去後の緩衝構造Ｉの残部をリサイクルする。
リサイクルの第１の特定の場合において、また前記第２の取り除きモード（２）に関して、取り除き後に、（取り除き後層７である）オーバーレイヤの残部を、安全な緩衝構造Ｉから物質を除去せずに研磨手段またはＣＭＰ等の物質を除去する標準的な機械的手段によって除去して、緩衝構造Ｉ全体を保存するようにオーバーレイヤの厚さを選択することが有利であり得る。
現在の開発はおよそ１マイクロメータの厚さに達することに成功しているが、研磨のような標準的な機械的手段によってリサイクル中に除去される材料の厚さは通常およそ２マイクロメータである。
リサイクルの第２の特定の場合において、また前記第２の取り除きモード（２）に関して、取り除き後に、（取り除き後層７である）オーバーレイヤの残部および付加層４の少なくとも一部を、安全な緩衝層２から物質を除去せずに研磨手段またはＣＭＰ等の物質を除去する標準的な機械的手段によって除去して、緩衝層２全体を保存するようにオーバーレイヤおよび付加層４の厚さを選択することが有利であり得る。
物質の除去は、研磨、研削等の物質を機械的に作用する手段を用いた作業を含む。
一般に用いられる研磨技術では、研磨ヘッドと、駆動軸を中心に回転することができる研磨プレートとの間にドナープレート１０を設置する。
研磨ヘッドおよび研磨プレートの各主面はほぼ平行している。
研磨ヘッドに加えられる力はドナーウェハ１０をプレートの上面に押し付ける。
プレートに対するドナーウェハ１０の回転運動はドナーウェハ１０の一方の面で摩擦を引き起こすため、この面を研磨する。
好ましい態様において、ドナーウェハ１０を伴った研磨ヘッドは、可能な限り研磨を均質化するように決定された経路に沿って研磨プレートの上面の上を移動する。この移動は、例えば、特定の軸に沿った並進往復運動または螺旋状移動であってもよい。
研磨プレートを、織り目加工された材料または織物でコーティングすることが有利である。
ドナーウェハに対するプレートの摩擦作用を滑らかにすることが可能な研磨溶液を注入することが有利である。
通常は注入される脱イオン水を用いたウェハ表面の研磨後洗浄を研磨の後に行なってもよい。
研磨後すすぎを、通常は注入される適切な界面活性剤を含む溶液を用いて、研磨と洗浄との間に行なってもよい。界面活性剤の主な機能は、スライスの表面を腐食させつづけることがあるすすぎ溶液内の残留粒子を可能な限り分散させ、それによりそれらが表面上に堆積することを減少させ、それらの除去を可能にする。
これらの溶液よりも多くのものの１つを注入してプレートを覆っている織物を湿らせ、それによりドナーウェハ１０の表面全体に渡って可能な限り十分に溶液を分布させることが有利である。
プレートの第１実施形態において、研磨、すすぎおよび洗浄の前記プレート機能は単一のプレートによってのみ実行される。
しかし、方法全体の生産性を向上させるためには、いくつかのプレートを有する装置が好ましい。
プレートの第２実施形態において、研磨機能は研磨プレートによって実行され、すすぎおよび洗浄機能は、すすぎ／洗浄プレートと呼ばれる単一のプレートによって実行される。研磨とすすぎ／洗浄とを分離するこの実施の形態は、プレートに付着したままとなる場合がある粒子残留物の完全にないプレートをすすぎに使用することによってすすぎの質を向上させる。
プレートの第３実施形態において、研磨プレート、すすぎプレートおよび洗浄プレートは別個のプレートである。この実施の形態は、第２の実施の形態に関連して、洗浄とすすぎを分離するので、すすぎプレートに付着したままとなる場合がある粒子残留物の完全にないプレートを洗浄に使用することによって、スライスの表面が最終的に一層汚れのないものとなる。
研磨に加えて、シリカ粒子等の研磨粒子を伴って物質の摩耗度を向上させてもよい。
研磨に加えて、化学薬品を伴って、研磨プレートによって行なわれる機械的な作用を化学エッチングと共に行なってもよい。
ドナーウェハ１０から物質を除去する有利な動作モードにおいて、ＣＭＰとも呼ばれる化学機械的平坦化が行なわれ、その原理は、研磨プレートの研磨表面を、研磨粒子および化学エッチング剤を含む研磨流体と接合させることである。
従って、機械研磨に加えて、研磨流体は、エッチング剤および研磨粒子による機械研磨を用いることによってドナーウェハ１０の研磨される表面の化学エッチングを合わせて使用する。
ここで再び、物質の除去の後にドナーウェハ１０の研磨面のすすぎおよび／または洗浄を行なう。
なお、すすぎは場合によっては、研磨の残留および研磨粒子のより速い除去だけでなく研磨の化学作用にも影響を与えることは注目されるべきである。
これは、研磨中に用いられる化学エッチング剤が塩基性ｐＨを有している場合、研磨溶液に通常酸性界面活性剤を添加することによって、研磨溶液の化学作用の速い停止が促進されるからである。
シリコン等のある半導体では、機械作用よりも化学作用の方が優れている（このような半導体の表面を研磨する間に用いられる研磨粒子は微小である）。
従って、酸性界面活性剤によるこのようなすすぎによって、特にこの前の段落で述べられた材料が研磨の作用を著しく停止し、スライスに対するその影響を制御することが可能である。従って、研磨後厚さが保証され、再現可能となる。
このようにして、研磨の停止を制御すること、またそれ故に、除去される厚さのより正確な制御が可能になる。
さらに、すすぎ溶液を徐々に注入することが好ましく、速すぎる注入は研磨溶液のｐＨを急速に低下させ、シリコン等の半導体では、凝集によって研磨粒子の大きさが増すために、これらのより大きな粒子凝集によって引き起こされる研磨の損傷を受ける結果となることがある。
平坦化される層が少なくとも部分的にシリコンを含む場合における層の平坦化の動作上の応用例をここに示す。
シリコンの研磨に適した溶液は通常、７から１０、好ましくは８から１０のｐＨを有する塩基性溶液であり、この場合化学薬品はアンモニア等の窒素含有塩基であることが好ましい。
研磨粒子は、ミクロンのおよそ１０倍の大きさを有するシリカ分子であることが好ましい。
すすぎをすることが決定された場合、好ましくは３から５、またはおよそ４のｐＨを有し、少なくとも０．１％に近いＣＭＣ（Critical Micellar concentration―臨界ミセル濃度―）を有する界面活性剤を使用する。
すすぎステップの時間は、研磨時間のおよそ５０％であることが有利である。
これら機械的または化学機械的手段は、本発明の範囲内で緩衝構造Ｉの少なくとも一部を保存することができるように除去される物質の量を制御するのには特に有利である。
しかし、一般的に、ドナーウェハ１０からの物質の除去は、物質に作用するすべての機械的手段、例えば研削または原子種による照射を行なうことを含んでもよい。
この物質の除去の前に熱処理を行なうことによって、除去される表面をさらに平滑化すること、および／または突出部７ａまたは粗い部分７ｂを除去することが可能になる。
熱処理を、例えば米国特許文献ＵＳ６，５９６，６１０に開示されているように行なうことができ、このような突出部７ａおよび粗い部分７ｂを熱処理で除去する。この技術を、緩衝構造の上のオーバーレイヤで行なわれた取り除きの場合に行なうことが有利であり、この熱処理は主に、このオーバーレイヤに作用し、緩衝構造Ｉには作用せず、後者を内部デフォルトの増大から保護する。
従って、以下の物質除去モードの何れかを用いる。
（ａ）少なくとも浮き彫り部分７ａおよび７ｂを含む取り除き後層７の一部を除去する；または
（ｂ）取り除き後層７全体を除去する；または
（ｃ）取り除き後層７全体および緩衝層２の少なくとも一部を除去する。
取り除き後層７が元のオーバーレイヤの一部を含む場合、物質除去モード（ａ）はこのオーバーレイヤの一部を完全に取り除くことを含むことが好ましい。
図３を参照すると、物質除去後に残る元の緩衝構造の一部はＩ’で参照される。
これは、
物質除去モード（ａ）が使用され、また後者が付加層４のどの部分も取り除くことを含まなかった場合の元の緩衝構造Ｉ全体；または
物質除去モード（ａ）が使用され、また後者が付加層４の一部を取り除くことを含んだ場合の緩衝層２および付加層４の一部；または
物質除去モード（ｂ）が使用された場合の緩衝層２；または
物質除去モード（ｃ）が使用された場合の緩衝層２の一部からなる。
第２のリサイクルステップは、物質除去に関する第１のリサイクルステップの後に、第１のステップ中に除去された層の少なくとも一部を再形成することを含む。
まず、ある場合において、第１のリサイクルステップ中に実行された物質除去が行なわれたドナーウェハ１０の表面の仕上げをし、それによって物質除去中に現れ得る粗い部分を除去することが好ましい。
このため、例えば、熱処理を用いることによって、既述のように、緩衝構造Ｉに含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、またいかなる滑り面または積層デフォルトも発生させることがない。
従って、第２のステップは、第１のリサイクルステップ中に元の緩衝構造Ｉの一部が除去された場合に、残っている緩衝構造Ｉ’から緩衝構造を復元することを含む。
緩衝構造Ｉの復元によって、形成されると、この緩衝構造Ｉが元の緩衝構造Ｉとほぼ同一となることが有利であり得る。
しかし、特定の実施の形態において、いくつかの製造パラメータを若干変更して、元のものとはやや異なる緩衝構造Ｉを得ることができる。例えば、材料中のある化合物の濃度を若干変化させる。
第１のリサイクルステップ中に元の緩衝層２の一部が切り取られた場合、緩衝構造Ｉの復元には、緩衝層２の除去された部分を再形成することが含まれる。
第１のリサイクルステップ中に元の付加層４のすべてまたは一部が切り取られた場合、緩衝構造Ｉの復元には、付加層４のすべてまたは一部を再形成することが含まれる。
この場合、元のものとほぼ同一または実質的に異なる厚さを有する付加層４を製造することができる。
緩衝構造Ｉを復元すると、その上にオーバーレイヤが形成される場合があり、このオーバーレイヤは、可能な限り緩衝構造Ｉとオーバーレイヤとの間の１つ以上の中間層と共に、除去される新たな有益層を少なくとも部分的に含む。
可能な限りこの第２のリサイクルステップ中に形成されるこれらの層は、それらの各下にある層の上に層成長によって、例えばＣＶＤまたはＭＢＥエピタキシャル成長によって、製造されることが有利である。
第１の場合において、これらの層Ｉおよび５の少なくとも一方は、下にある成長支持体の形成に直に続いてその場で成長し、この場合後者は層成長によって形成されることが有利である。
第２の場合において、これらの層の少なくとも一方は、例えばＣＭＰ研磨、熱処理または他の平滑化技術によって下にある成長支持体の表面を仕上げる副ステップの後に成長するので、緩衝構造Ｉに含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、また緩衝構造Ｉの品質を低下させ得るいかなる滑り面、積層デフォルトまたは他のデフォルトも発生させることがない。
このようにして、当業者によって望まれかつ行なわれる変形を除いて、元のものとほぼ同一のドナーウェハ１０、即ち図１に示されたドナーウェハ１０が最終的に得られる。
このようにして得たドナーウェハ１０は元の緩衝構造Ｉの少なくとも一部、従って元の緩衝層２の少なくとも一部を含むため、公知のリサイクル方法の場合のようなその完全な、非常に長くかつ高価な再形成を回避することが可能となる。
図４ａないし４ｆを参照すると、本発明によって薄層をドナーウェハ１０から取り除き、取り除きの後にドナーウェハ１０をリサイクルする方法の様々なステップが示されており、このドナーウェハ１０は、図１を参照して上に説明したものとほぼ同一の層構造を有するドナーウェハ１０を使用し、従って、図４ａを参照すると、基板１および緩衝構造Ｉを備えている。
本発明によるこの模範的な方法においては、緩衝構造Ｉの上にオーバーレイヤ５が付加されている。
この方法の間に行なわれる除去は、オーバーレイヤ５、および可能な限り緩衝構造Ｉの一部の取り除きに関連する。
同様に、またドナーウェハ１０の他の構造的構成においては、いくつかのオーバーレイヤがあってもよく、その場合には取り除きはこれらのオーバーレイヤ、および可能な限り緩衝構造Ｉの一部に関連し、またはオーバーレイヤはなくてもよく、その場合には取り除きは緩衝構造Ｉの一部のみに関連する。
これら２つの層Ｉおよび５は、公知の技術によるエピタキシャル成長によって、例えばＣＶＤまたはＭＢＥによって形成されていれば有利である。
第１の場合において、これらの層の少なくとも一方は、下にある成長支持体の形成に続いて直ぐにその場で成長し、この場合も後者は層成長によって形成されることが有利である。
第２の場合において、これらの層の少なくとも一方は、例えばＣＭＰ研磨、熱処理または他の平滑化技術によって下にある成長支持体の表面を仕上げる副ステップの後に成長するので、緩衝構造Ｉに含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、また緩衝構造Ｉの品質を低下させ得るいかなる滑り面、積層デフォルトまたは他のデフォルトも発生させることがない。
薄層を取り除く方法が図４ｂおよび４ｃに示されている。
本発明の第１の好ましい取り除きステップでは、ドナーウェハ１０に脆弱域を作成して、この脆弱域で後の取り除きを実行し、それによって所望の有益層を分離する。
このような脆弱域を作成するために用いることができるいくつかの技術をここに示す。
当業者には知られたスマートカット（登録商標）と呼ばれる第１の技術（その説明はウェハを減少させる技術を扱う幾つかの解説に見ることができる）は、その第１のステップにおいて、特定のエネルギーを持つ原子種（例えば水素イオン）を注入し、それにより脆弱域を作成する。
第２の技術は、例えば欧州特許文献ＥＰ−Ａ−０８４９７８８に記載されているように少なくとも１つの多孔質層を作成することによって脆弱界面を作成するものである。
これら２つの技術の何れかによって有利に形成された脆弱域は、
緩衝構造Ｉの緩衝層内に；または
緩衝構造Ｉの緩衝層と何らかの緩和層との間に；または
緩衝構造Ｉの何らかの緩和層内に；または
緩衝構造Ｉとオーバーレイヤ５との間に；または
これはオーバーレイヤ５が層の積層からなる特殊な場合だが、オーバーレイヤ５が十分に厚い場合に、オーバーレイヤ５内に
基板１の上で作成される。
図４ｂを参照すると、薄層を取り除くことに関する第２のステップでは、オーバーレイヤ５の表面に受入基板６を取り付ける。
受入基板６は、ドナーウェハ１０から除去されるオーバーレイヤ５を支持し、それを外部からの機械的歪みから保護するのに十分剛性のある機械的支持体を形成している。
この受入基板６は、例えばシリコン、石英または他の種類の材料で作成されてもよい。
受入基板６を、それをオーバーレイヤ５と密着させ、かつそれに接合することによって取り付け、基板６とオーバーレイヤ５との間で分子付着が行なわれることが有利である。
この接合技術は、様々な変形例と共に、キュー・ワイ・タング［Q. Y. Tong］、ユー・ゲーゼル［U. Goesel］およびウィリー［Wiley］による“半導体ウェハボンディング［Semiconductor Wafer Bonding］”（サイエンスと技術、サイエンス間の技術［Science and Technology, Interscience Technology］）という題名の文献で詳細に説明されている。
必要に応じて、接合は、接合される各表面の適切な前処理、および／または熱エネルギーの供給および／またはさらなる結合剤の供給を伴う。
このようにして、例えば接合の間またはその直後に施される熱処理によって接着を強化することが可能となる。
オーバーレイヤ５と受入基板６との間に挿入され、特に高い分子結合能力を有するシリカなどの接合層によって接合を制御してもよい。
受入基板６の接合面を形成する材料および／または可能な限り形成される接合層の材料は、電気的に絶縁し、それによって取り除かれた層からＳＯＩ構造を製造することが有利であり、ＳＯＩ構造の半導体層は移送された有益層５である。
受入基板６が接合されると、ドナーウェハ１０の一部を、それを取り外すことによって、予め形成された脆弱域で取り除かれる。
前記第１の技術（スマートカット［登録商標］）の場合、第２のステップにおいて、（脆弱域を形成する）注入域に対して熱および／または機械的処理または他のエネルギーの供給を施すことによって、それを脆弱域で取り除いている。
前記第２の技術の場合、脆弱層に対して機械的処理または他のエネルギーの供給を施すことによって、それを脆弱層で取り除いている。
これら２つの技術の何れかによる脆弱域での取り除きによって、例えば、ウェハ１０のほとんどを除去して、可能な限り緩衝構造Ｉの残りと、オーバーレイヤ５と、何らかの接合層と、受入基板６とを備える構造を得ることが可能となる。
除去された層で形成された構造の表面を仕上げるステップ行ない、例えば化学機械研磨ＣＭＰ、エッチングまたは熱処理を用いることによってどのような表面の粗さ、厚さの不均質性および／または望ましくない層をも除去することが有利である。
取り除き後層７’は、取り除き後に残る基板１の上に位置するドナーウェハ１０の一部を形成し、このウェハ全体がリサイクルに送られるドナーウェハ１０’を形成して、後に別の層取り除きの際に再利用される。
これらのリサイクルステップは図４ｄ、４ｅおよび４ｆに示されている。
図４ｄを参照すると、第１のリサイクルステップは取り除き後層７’の除去部分に対応する。
既述のものの１つに基づいた機械または化学機械研磨を行なって、取り除き後層７’の一部を除去する。
特に、取り除き後層７’がいくつかの異なる元の層（例えば、オーバーレイヤ５の一部および緩衝構造Ｉの一部）を含む場合、様々な機械的手段によって物質を除去するいくつかの技術を行なってもよく、例えばＣＭＰおよび簡単な研磨によって磨耗を起こすことを次々に行なう。
この物質に対する機械的攻撃の前および／または後に化学エッチング、熱処理または平滑化等の表面処理を行なってもよく、それにより緩衝構造Ｉに含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、また緩衝構造Ｉの品質を低下させ得るいかなる滑り面、積層デフォルトまたは他のデフォルトも発生させることがない。
すべての場合において、またこの第１のリサイクルステップの終わりに、図４ｄを参照すると、緩衝構造Ｉ’の少なくとも一部が残る。
図４ｅおよび４ｆを参照すると、第２のリサイクルステップは、取り除き前に存在していたものとほぼ同一の層を復元し、緩衝構造Ｉおよびオーバーレイヤ５のなくなった部分をそれぞれ形成することに相当する。
これらの層は、先に詳述したものの何れかとほぼ同一の技術に従って層を形成することによって復元されることが有利である。
第１の場合において、これらの層の少なくとも１つは、下にある成長支持体の形成に直に続いてその場で成長し、この場合も後者は層成長によって形成されることが有利である。
第２の場合において、これら４つの層の少なくとも１つは、例えばＣＭＰ研磨、熱処理または他の平滑化技術によって下にある成長支持体の表面を仕上げる副ステップの後に成長するので、緩衝構造Ｉに含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、また緩衝構造Ｉの品質を低下させ得るいかなる滑り面、積層デフォルトまたは他のデフォルトも発生させることがない。
ドナーウェハ１０’’’の得られた層Ｉおよび５はドナーウェハ１０の層Ｉおよび５と必ずしも同一ではなく、図４ｄに示されたドナーウェハは他の種類の層の基板として働くことができる。
本発明に従ってドナーウェハ１０をリサイクルした後、有益層を取り除く方法を再度行なうことができる。
従って、本発明の有利な文脈において、本発明に従ってドナーウェハ１０から有益層を取り除く循環的な方法を、以下のことを互いに繰り返し続けることによって行なう。
・取り除きモード
・本発明によるリサイクル方法
循環的な取り除き方法を行なう前に、上述の基板上に薄層を製造する技術の１つ以上を用いて本発明に従ってドナーウェハ１０を製造する方法を行なうことができる。
この明細書の残りにおいて、緩衝構造Ｉを備えかつ本発明による方法によって扱うことができるドナーウェハ１０の構成の例を示す。
特に、このようなドナーウェハで有利に用いることができる材料を示す。
これまで見てきたように、第１の格子パラメータを有する基板１の上に製造された緩衝構造Ｉは、ほとんどの場合、その自由面に第２の格子パラメータを有する主な機能を有する。
従って、このような緩衝構造Ｉはこのような格子パラメータの一致を可能にする緩衝層２を備える。
この特性を有する緩衝層２を得るために最もよく用いられる技術は、以下を含むいくつかの原子からなる緩衝層２を有することである。
・基板１の組成内にある少なくとも１つの原子；
・少なくとも１つの原子、そのうち基板１内にあるものはないかまたはほとんどなく、緩衝層２の厚さの範囲内で漸進的に変化する濃度を有する。
緩衝層２内のこの元素の漸進的な濃度は、変成的な緩衝層２内の格子パラメータの漸進的変化の主な原因となる。
従って、この構成では、緩衝層２は主に合金である。
基板１の組成および緩衝層２に選択される原子はＳｉまたはＧｅ等のＩＶ型であってもよい。
例えば、この場合、Ｓｉで作成された基板１およびＳｉＧｅで作成された緩衝層２を有することが可能であり、Ｇｅ濃度は、基板１との界面での０に近い値と緩衝層２の他方の面の特定の値との間で厚さと共に漸進的に変化する。
他の想定において、基板１および緩衝層２の組成は、可能な（Ａｌ、Ｇａ、Ｉｎ）−（Ｎ、Ｐ、Ａｓ）組み合わせ等のＩＩＩ−Ｖ族の合金からなる。
緩衝層２は、三元型またはより高密度の合金からなることが好ましい。
例えば、この場合、ＡｓＧａで作成された基板１、およびＡｓおよび／またはＧａと共に少なくとも１つの他の元素を含む緩衝層２を有することが可能であり、後者の元素は、基板１との界面での０に近い値と緩衝層２の他方の面の特定の値との間で厚さと共に漸進的に変化する。
基板１および緩衝層２の組成は、可能な（Ｚｎ、Ｃｄ）−（Ｓ、Ｓｅ、Ｔｅ）組み合わせ等のＩＩ−ＶＩ型の原子の対を含んでもよい。
以下に、このような構成のいくつかの例を挙げる。
例１：リサイクル後、ドナーウェハ１０は、
Ｓｉで作成された基板１と、
緩衝層２および付加層４を有するＳｉＧｅで作成された緩衝構造Ｉと、
オーバーレイヤ５の一部を取り除いた後のオーバーレイヤ５の残りを形成する、ＳｉまたはＳｉＧｅで作成された取り除き後層７とからなる。
これらのドナーウェハ１０は、ＳｉＧｅおよび／またはＳｉの層を取り除いてＳＧＯＩ、ＳＯＩまたはＳｉ／ＳＧＯＩ構造を製造する際に特に用いられる。
緩衝層２は、基板１との界面から漸進的に高まるＧｅ濃度を有し、それによりＳｉＧｅ格子パラメータを上述のように変化させることが好ましい。
表面で良好な構造的緩和を獲得し、格子パラメータの差に関連する欠陥を抑制してそれらが埋まるように、厚さは通常１から３マイクロメータである。
付加層４は緩衝層２によって緩和されたＳｉＧｅで作成され、Ｇｅ濃度は均一であり、それらの界面付近の緩衝層２のＧｅ濃度とほぼ等しいことが有利である。
さらなるＳｉＧｅ層４内のシリコンにおけるゲルマニウムの濃度は、通常１５％から３０である。
この３０％の制限は現在の技術の典型的な制限であるが、今後数年の内に変化させるようにしてもよい。
付加層４は場合に応じて大きく変化してもよい厚さを有し、通常の厚さは０．５から１ミクロンである。
例２：リサイクル後、ドナーウェハ１０は、
Ｓｉ基板１と、
ＳｉＧｅ緩衝層２および実質的に緩和されたＧｅの付加層４を有する緩衝構造Ｉと、
オーバーレイヤ５の一部を取り除いた後のオーバーレイヤ５の残りを形成する取り除き後ＡｓＧａ層７とからなる。
緩衝層２は、基板１との界面から漸進的に高まるＧｅ濃度を有し、それによってＳｉ基板１とさらなるＧｅ層４との間で格子パラメータを変化させることが好ましい。
この目的のため、緩衝層２においては、Ｇｅ濃度はおよそ０からおよそ１００％、より正確にはおよそ９８％へ上げられて２つの材料の理論上の格子を完全に一致させる。
例３：リサイクル後、ドナーウェハ１０は、
緩衝構造Ｉとのその界面で少なくとも１つのＡｓＧａ部分を含む基板１と、
ＩＩＩ−Ｖ材料で作成された緩衝構造Ｉと、
オーバーレイヤ５の一部を取り除いた後のオーバーレイヤ５の残りを構成する、ＩＩＩ−Ｖ材料を含む取り除き後層７とからなる。
この緩衝構造Ｉの主な利点は、（名目値がおよそ５．８７オングストロームの）のオーバーレイヤ５の材料Ｖの格子パラメータを、（名目値がおよそ５．６５オングストロームの）ＡｓＧａの格子パラメータと一致させることである。
バルクＩＩＩ−Ｖ材料において、またバルクＩｎＰをバルクＡｓＧａと比較することによって、後者は、高価でなく、半導体市場でより広く入手でき、機械的な脆弱性が低く、裏面で接触する技術の使用がよりよく知られている材料であり、その大きさが高い値（通常バルクＩｎＰでは４インチではなく６インチ）に達してもよいものである。
取り除き前のドナーウェハ１０の特定の構造において、取り除き前のオーバーレイヤ５は除去されるＩｎＰを含んでいた。
バルクＩｎＰは通常４インチに制限された寸法を有しているので、ドナーウェハ１０は、例えば６インチの寸法のＩｎＰ層を製造することに解決策を与える。
このようなオーバーレイヤを製造する緩衝構造Ｉは通常１ミクロンよりも大きな厚さを必要とし、これは、特に本発明に従ってリサイクルすることができる場合には、より大きな厚さに変更される。
さらに、このような緩衝構造Ｉを製造するのに通常用いられるエピタキシャル成長技術は特に困難かつ高価であるため、有益層を取り除いた後に少なくとも部分的にそれを回復することができると有利である。
緩衝構造ＩはＩｎＧａＡｓからなる緩衝層２を含み、Ｉｎ濃度が０からおよそ５３％で変化することが有利である。
緩衝構造Ｉはさらに、原子の濃度がほぼ一定の、ＩｎＧａＡｓまたはＩｎＡｌＡｓ等のＩＩＩ−Ｖ材料で作成された付加層４を備えてもよい。
特定の取り除きの場合において、ＩｎＰオーバーレイヤ５および付加層４の一部を除去してそれを受入基板へ転送する。
従って、２つの除去された材料の間に存在する電気的または電子的性質から利益を得ることができる。
これは、例えば、除去された付加層４の一部がＩｎＧａＡｓまたはＩｎＡｌＡｓで作成されていれば、後者の材料とＩｎＰとの間の電子バンド不連続によって取り除き層の電子移動度が向上する。
ＩｎＡｌＡｓ等の他のＩＩＩ−Ｖ化合物を含むドナーウェハ１０の他の構成が可能である。
このような層取り除きの典型的な応用は、ＨＥＭＴ（High-Electron Mobility Transistor―高電子移動度トランジスタ―）またはＨＢＴ（Heterojunction Bipolar Transistor―ヘテロ接合バイポーラトランジスタ―）製品である。
この明細書に示された半導体層では、炭素等の他の成分を添加してもよく、炭素濃度は実質的に５０％より低いかまたはそれに等しく、より詳しくは、当該層での濃度は５％より低いかまたはそれに等しい。
最後に、本発明は、上記例に示された材料で作成された緩衝構造Ｉ、中間層８またはオーバーレイヤ５に限定されず、ＩＶ−ＩＶ、ＩＩＩ−Ｖ、ＩＩ−ＶＩ型の他の種類の合金にも及ぶものである。
なお、これらの合金は、二元、三元、四元またはより多元であってもよい。
本発明は、それぞれ異なる格子パラメータを有する２つの隣接する構造間で格子パラメータを一致させる主な機能を有するリサイクル可能な緩衝層２または緩衝構造Ｉの何れにも限定されることはなく、本文献で最も一般的に定義され、かつ本発明によってリサイクルすることができるどのような緩衝層２または緩衝構造Ｉにも関連するものである。
取り除き後に最終的に得られる構造は、ＳＧＯＩまたはＳＯＩ構造の何れにも限定されることはない。
図１は、従来技術によるドナーウェハを示している。 図２は、取り除き後のドナーウェハを示している。 図３は、第１のリサイクルステップ後のドナーウェハを示している。 図４は、ドナーウェハから薄層を取り除くこと、および取り除き後にドナーウェハをリサイクルすることを連続的に含む本発明による方法の様々なステップを示している。

Claims (33)

  1. 半導体材料から選択された材料の少なくとも１つの有益層を取り除いた後にドナーウェハ（１０）をリサイクルする方法であって、前記ドナーウェハ（１０）は、基板（１）、緩衝構造（Ｉ）、および取り除き前には有益層を連続的に備え、前記方法は、取り除きが行なわれた前記ドナーウェハ（１０）の側で物質を除去することを含み、物質の除去は機械的手段を用いることを含み、前記物質の除去後には、前記緩衝構造（Ｉ）の少なくとも一部が残存し、この緩衝構造（Ｉ’）の少なくとも一部は、後の有益層取り除き中に緩衝構造（Ｉ）として再利用可能であることを特徴とする、方法。
  2. 物質を除去する際の機械的手段の作用は研磨を含むことを特徴とする、請求項１に記載のドナーウェハ（１０）をリサイクルする方法。
  3. 物質を除去する際の機械的手段の作用は研磨剤研磨を含むことを特徴とする、請求項１または請求項２の何れかに記載のドナーウェハ（１０）をリサイクルする方法。
  4. 物質を除去する際の機械的手段の作用は化学エッチングを伴うことを特徴とする、請求項１ないし３の何れかに記載のドナーウェハ（１０）をリサイクルする方法。
  5. 物質を除去する際の機械的手段の作用は化学機械平坦化を含むことを特徴とする、請求項１ないし４の何れかに記載のドナーウェハ（１０）をリサイクルする方法。
  6. 機械的手段の実施は、表面平滑化処理の後および／または前に行なわれることを特徴とする、請求項１ないし５の何れかに記載のドナーウェハ（１０）をリサイクルする方法。
  7. 前記表面平滑化処理は熱処理を含み、それにより前記緩衝構造（Ｉ）に含まれる転位および他のデフォルトが伝搬することなく、大きさが増すことなく、前記緩衝構造（Ｉ）の品質を低下させ得るいくつかの滑り面、積層デフォルトまたは他のデフォルトを発生させることがないことを特徴とする、請求項１ないし６の何れかに記載のドナーウェハ（１０）をリサイクルする方法。
  8. 取り除き前には、緩衝構造（Ｉ）は緩衝層（２）および付加層（４）を備え、前記付加層（４）は、
    ・欠陥を制限するのに十分大きな厚さ、および／または
    ・前記基板（１）の表面格子パラメータとは実質的に異なる表面格子パラメータ
    を有することを特徴とする、請求項１ないし７の何れかに記載のリサイクル方法。
  9. ドナーウェハ（１０）は、
    Ｓｉからなる基板（１）と、
    ０からｙ値の間の厚さと共に上昇するＧｅ濃度ｘを有するＳｉ１−ｘＧｅｘ緩衝層（２）、および前記緩衝層（２）によって緩和されたＳｉ１−ｙＧｅｙ層（４）を含む緩衝構造（Ｉ）と
    を具備してなることを特徴とする、請求項１ないし８に記載のリサイクル方法。
  10. 前記物質の除去は、取り除き後に残っている前記緩衝構造（Ｉ）の一部の除去を含むことを特徴とする、請求項１ないし９の何れかに記載のリサイクル方法。
  11. 前記物質の除去は、取り除き後に残っている前記付加層（４）の少なくとも一部の除去を含むことを特徴とする、請求項８および１０の何れかに記載のリサイクル方法。
  12. 前記物質の除去は、前記緩衝層（２）の一部の除去を含むことを特徴とする、請求項８および１０の何れかに記載のリサイクル方法。
  13. 取り除き前には、前記ドナーウェハ（１０）は、除去される有益層を含んでいたオーバーレイヤ（５）を含み、前記物質の除去は、取り除き後に、残っているオーバーレイヤ（５）を除去することを含むことを特徴とする、請求項１ないし１２の何れかに記載のリサイクル方法。
  14. 取り除き後に、研磨手段等の物質を除去する標準的な機械的手段が、前記緩衝構造（Ｉ）から物質を除去せずに、物質の除去中にオーバーレイヤ（５）上で作動することができるように、このオーバーレイヤ（５）の厚さが選択されていることを特徴とする、請求項１ないし１３の何れかに記載のリサイクル方法。
  15. 取り除き後に、研磨手段等の物質を除去する標準的な機械的手段が、前記緩衝層（２）から物質を除去せずに、物質の除去中にオーバーレイヤ（５）上および付加層（４）上で作動することができるように、このオーバーレイヤ（５）の厚さおよびこの付加層（４）の厚さが選択されていることを特徴とする、請求項８および６の何れかに記載のリサイクル方法。
  16. 前記オーバーレイヤ（５）はＳｉＧｅおよび／または緊密なＳｉを含むことを特徴とする、請求項１３ないし１５の何れかに記載のリサイクル方法。
  17. ｙ＝１であり、前記オーバーレイヤ（５）はＡｓＧａおよび／またはＧｅを含むことを特徴とする、請求項９と組み合わせて請求項１３ないし１５の何れかに記載のリサイクル方法。
  18. 前記ドナーウェハ（１０）から物質を除去するステップの後に、物質の除去が行なわれた前記ドナーウェハ（１０）の側で層を形成して、ドナーウェハ（１０）を再生成するステップをさらに含むことを特徴とする、請求項１ないし１７の何れかに記載のリサイクル方法。
  19. 前記層を形成するステップは、前記緩衝構造（Ｉ’）の残部の上に緩衝構造（Ｉ）の新たな部分を形成する工程を含むことを特徴とする、請求項１ないし１８の何れかまたは請求項１０ないし１２の何れかに記載のリサイクル方法。
  20. 前記層を形成するステップは、前記ドナーウェハ（１０）の上にオーバーレイヤ（５）を形成して、後に取り除かれる少なくとも１つの新たな有益層を形成する工程を含むことを特徴とする、請求項１８または１９または請求項１３ないし１５の何れかに記載のリサイクル方法。
  21. 前記層は、結晶成長によって層を形成するステップ中に形成されることを特徴とする、請求項１８ないし２０の何れかに記載のリサイクル方法。
  22. 前記ドナーウェハ（１０）は炭素をさらに含む少なくとも１つの層を備え、前記層内の炭素濃度は実質的に５０％より低いかまたはそれに等しいことを特徴とする、請求項１ないし２１の何れかに記載のリサイクル方法。
  23. 前記ドナーウェハ（１０）は炭素をさらに含む少なくとも１つの層を備え、前記層内の炭素濃度は実質的に５％より低いかまたはそれに等しいことを特徴とする、請求項１ないし２２の何れかに記載のリサイクル方法。
  24. ドナーウェハ（１０）上の有益層を取り除いて受入基板（６）へ移送する方法であって、前記方法は、
    （ａ）前記ドナーウェハ（１０）を前記受入基板（６）に接合し、
    （ｂ）前記ドナーウェハ（１０）から前記受入基板（６）に接合された有益層を取り除き、
    （ｃ）請求項１ないしの何れかに記載のリサイクル方法に従って前記ドナーウェハ（１０）をリサイクルすることを特徴とする、方法。
  25. 前記方法は、ステップ（ａ）の前に、接合層を形成するステップを含むことを特徴とする、請求項２４に記載の有益層を取り除く方法。
  26. 前記方法は、ステップ（ａ）の前に、所定の深さで緩衝構造（Ｉ）に隣接する前記ドナーウェハ（１０）の表面に原子種を注入して、この深さで脆弱域を形成するステップをさらに含み、
    前記ステップ（ｂ）は、ドナーウェハ（１０）にエネルギーを供給して、前記脆弱域で前記受入基板（６）および前記有益層を含む構造を取り外すことによって行なわれることを特徴とする、請求項２４および２５の何れかに記載の有益層を取り除く方法。
  27. 前記方法は、ステップ（ａ）の前に、（ステップ（ｂ）の取り除きの後に有益層になる）層の成長に続いてドナーウェハ（１０）に多孔質化によって層を形成するステップをさらに含み、前記多孔質化された層は前記緩衝構造（Ｉ）の内部および上に脆弱域を形成し、
    前記ステップ（ｂ）は、前記ドナーウェハ（１０）にエネルギーを供給して、前記脆弱域レベルで前記受入基板（６）および前記有益層を含む構造を取り外すことによって行なわれることを特徴とする、請求項２４に記載の有益層を取り除く方法。
  28. ステップ（ｂ）中に取り外される前記有益層は、前記緩衝構造（Ｉ）の一部を含むことを特徴とする、請求項２４ないし３０の何れかに記載の有益層を取り除く方法。
  29. 前記ドナーウェハ（１０）は、取り除きの前に、前記基板（１）から離れた側に位置するオーバーレイヤ（５）を含み、ステップ（ｂ）中に取り外される前記有益層は、前記オーバーレイヤ（５）の少なくとも一部を含む請求項２４ないし２７の何れかに記載の有益層を取り除く方法。
  30. ドナーウェハ（１０）から有益層を循環的に取り除く方法であって、前記方法は、有益層を取り除くいくつかのステップを含み、これらの各ステップは、請求項２４ないし２９の何れかに記載の取り除き方法に従うことを特徴とする、方法。
  31. 請求項１ないし２３の何れかに記載のリサイクル方法または請求項２４ないし２９の何れかに記載の取り除き方法の応用であって、前記応用は、受入基板（６）および有益層を含む構造を製造し、前記有益層は以下の材料：
    ＳｉＧｅ、緊密なＳｉ、ＩＩＩ−Ｖ族に属する合金の少なくとも１つを含み、その組成はそれぞれ可能な（Ａｌ、Ｇａ、Ｉｎ）−（Ｎ、Ｐ、Ａｓ）組み合わせから選択される、応用。
  32. 請求項１ないし２３の何れかに記載のリサイクル方法または請求項２４ないし２９の何れかに記載の取り除き方法の応用であって、前記応用は絶縁物上半導体構造を製造し、このような構造は受入基板（６）および有益層を含む、応用。
  33. 取り除きによって有益層を供給した、かつ請求項１ないし２３の何れかに記載のリサイクル方法に従ってリサイクル可能なドナーウェハ（１０）であって、前記ドナーウェハは、基板（１）と、緩衝構造（Ｉ）の残部とを連続的に備える、ドナーウェハ。
JP2005501224A 2002-08-26 2003-08-26 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル Pending JP2005537685A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0210588A FR2843827B1 (fr) 2002-08-26 2002-08-26 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US43193002P 2002-12-09 2002-12-09
PCT/IB2003/004029 WO2004019403A2 (en) 2002-08-26 2003-08-26 Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom

Publications (1)

Publication Number Publication Date
JP2005537685A true JP2005537685A (ja) 2005-12-08

Family

ID=31947973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005501224A Pending JP2005537685A (ja) 2002-08-26 2003-08-26 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル

Country Status (6)

Country Link
US (1) US7033905B2 (ja)
EP (1) EP1532676A2 (ja)
JP (1) JP2005537685A (ja)
KR (1) KR100854856B1 (ja)
CN (1) CN100557785C (ja)
WO (1) WO2004019403A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
KR101384872B1 (ko) 2010-12-31 2014-04-18 솔렉셀, 인크. 반도체 템플레이트를 재구성하기 위한 방법
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6893424B2 (en) * 2002-07-04 2005-05-17 Semyon Shchervinsky Drain catheters
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Also Published As

Publication number Publication date
US20040110378A1 (en) 2004-06-10
EP1532676A2 (en) 2005-05-25
KR100854856B1 (ko) 2008-08-28
KR20050039864A (ko) 2005-04-29
US7033905B2 (en) 2006-04-25
WO2004019403A3 (en) 2004-08-12
WO2004019403A2 (en) 2004-03-04
CN1679158A (zh) 2005-10-05
CN100557785C (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
US7602046B2 (en) Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
US7256075B2 (en) Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US7378729B2 (en) Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
KR100796832B1 (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
US7001826B2 (en) Wafer with a relaxed useful layer and method of forming the wafer
JP2005537685A (ja) 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル
KR20070042457A (ko) 에피탁시된 도너 웨이퍼 재활용 방법
US7232488B2 (en) Method of fabrication of a substrate for an epitaxial growth
EP1532677B1 (en) Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US7452792B2 (en) Relaxation of layers
TW200425303A (en) Recycling by mechanical means of a wafer comprising a multi-layer structure after taking-off a thin layer thereof
JP4846363B2 (ja) 薄層除去後のバッファ層を有するウエハの再利用
TWI322481B (en) Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
KR20070019697A (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110803

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110916