JP7332158B2 - 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 - Google Patents

特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 Download PDF

Info

Publication number
JP7332158B2
JP7332158B2 JP2019543784A JP2019543784A JP7332158B2 JP 7332158 B2 JP7332158 B2 JP 7332158B2 JP 2019543784 A JP2019543784 A JP 2019543784A JP 2019543784 A JP2019543784 A JP 2019543784A JP 7332158 B2 JP7332158 B2 JP 7332158B2
Authority
JP
Japan
Prior art keywords
layer
silicon
substrate
active layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019543784A
Other languages
English (en)
Other versions
JP2020511777A (ja
Inventor
ウォルター シュヴァルツェンバッハ，
オレグ クローシュカ，
ルドヴィック エカルノット，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2020511777A publication Critical patent/JP2020511777A/ja
Application granted granted Critical
Publication of JP7332158B2 publication Critical patent/JP7332158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Silicon Compounds (AREA)
  • Element Separation (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明は、特に、「正面側」型撮像装置のための、セミコンダクタオンインシュレータ型構造、このような構造を組み込んだ撮像装置、及びこのような構造を製作する方法に関する。
支持基板、電気絶縁層、及び薄い半導体層を連続的に含む、セミコンダクタオンインシュレータ型構造（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ ｔｙｐｅ ｓｔｒｕｃｔｕｒｅ、ＳｅＯＩ）は、超小型電子工学、光学、及び光電子工学の分野において数多くの適用を有する。
これらの適用のうちの１つは撮像装置に関係する。
文献、米国特許出願公開第２０１６／０１１８４３１号は「正面側」型撮像装置を記載している。
図１に示されるように、前記撮像装置は、ＳＯＩ（Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎｓｕｌａｔｏｒ（シリコンオンインシュレータ））型構造であって、或るドーピングを有するシリコン支持基板１’、酸化ケイ素層２’、及び支持基板１’のドーピングとは異なり得るドーピングを有し、ピクセルを各々画定するフォトダイオードのマトリックスアレイが内部に配置された、活性層と称される単結晶シリコン層３’を構造の背面側から構造の正面側まで含む、ＳＯＩ型構造を含む。
しかし、このような撮像装置は、近赤外においては、すなわち、７００ｎｍ～３μｍに含まれる波長に対しては、低い感度を有する。
実際に、活性シリコン層３’は、活性シリコン層３’が曝露される放射線の波長とともに、３００ｎｍの波長に対する１０６ｃｍ－１前後から、７００ｎｍからの数１０３ｃｍ－１まで著しく減少する吸収係数を有する。
しかし、単結晶シリコンは、撮像装置の製作を可能にする超小型電子光学的方法に適合し、活性層の機能に適した結晶品質（特に、転位が存在しないこと）を呈するという利点を有するため、現時点では、単結晶シリコンが、撮像装置のための基板の活性層を形成するために好ましい材料となっている。
単結晶シリコンゲルマニウム（ＳｉＧｅ）は、単結晶シリコンゲルマニウムのゲルマニウム含有率の増大とともに増大する吸収係数を近赤外において好都合に有するため、近赤外における撮像装置の感度を改善するためには、単結晶シリコンゲルマニウムが、活性層のために考えられ得る別の材料である。
バルクの単結晶シリコンゲルマニウム基板が存在しない場合は、目標とする適用のために十分な厚さの（マイクロメートル程度の）単結晶ＳｉＧｅ層の形成には、シリコンオンインシュレータ型構造におけるＳｉＧｅのエピタキシー（ヘテロエピタキシー）、又はＳｉＧｅオンインシュレータ（ＳｉＧｅ ｏｎ ｉｎｓｕｌａｔｏｒ）構造 － 以下、ＳｉＧｅＯＩと言及される － におけるＳｉＧｅのエピタキシー（ホモエピタキシー）が必要になるであろう。このようなエピタキシーは、通例、９００℃程度の温度で実施されるであろう。どちらの場合にも、構造の支持基板はシリコンで作製されるであろう。
しかし、後述される臨界厚さを超えない時に圧縮されたシリコンゲルマニウムの応力のせいで、エピタキシャル構造は、２５０μｍを優に上回る値に達し得る、構造の中心と、構造の縁部を包含する平面との間の距離として定義される反りを生じさせる変形を被る。しかし、このような反りを有する構造は、平坦な基板のために設計された従来の工具を用いて扱うのが困難となるであろう。
文献、欧州特許第２２５１８９７号は、シリコン基板の正面側におけるシリコンゲルマニウム層のエピタキシーによって生じる変形の補償に関心がある。この目的を達成するために、この文献は、基板の正面側におけるＳｉＧｅ層の堆積によってもたらされる変形を補償する様態でＳｉＧｅ層がシリコン基板の背面側に堆積される方法を提案している。より具体的には、この方法は、以下の連続したステップを含む。
（ａ）正面側及び背面側におけるＳｉＧｅ層の後の堆積によって生じる厚化を考慮して、好適な厚さが得られるまで、シリコン基板の両方の面を同時に研磨するステップ（ＤＳＰ、「ｄｏｕｂｌｅ ｓｉｄｅ ｐｏｌｉｓｈｉｎｇ（両面研磨）」のための頭字語）、
（ｂ）シリコン基板の背面側にエピタキシーによってＳｉＧｅ層を形成し、これにより、正面側におけるＳｉＧｅ層の後の堆積によって補償されることになる変形を生じさせるステップ、
（ｃ）シリコン基板の正面側を研磨し、清浄するステップ、
（ｄ）シリコン基板の正面側にエピタキシーによってＳｉＧｅ層を形成するステップ。
しかし、この方法は、数百マイクロメートルの厚さを有するバルクシリコン基板に適用されるが、この方法は、シリコン又はＳｉＧｅ層の厚さがマイクロメートル程度のものであるＳＯＩ又はＳｉＧｅＯＩ型構造には、両面研磨ステップが薄い層を破壊するであろうから、適用可能でない。
さらに、ステップ（ｂ）の最後に、構造が大きく変形されるため、研磨、及びシリコン基板の正面側におけるＳｉＧｅ層のエピタキシーによる形成を目指して構造を扱うことが難しくなる。
それゆえ、構造の製作全体を通して構造の平坦性を保つ、ＳＯＩ又はＳｉＧｅＯＩ型構造における単結晶ＳｉＧｅのエピタキシーを可能にする必要性がある。
本発明の目的は、上述の問題を克服し、エピタキシャルＳｉＧｅ層 － 又はより一般的には、機械的応力状態を有する単結晶半導体層 － を含み、前記応力によって誘起される変形を補償することを可能にするセミコンダクタオンインシュレータ型基板を提案することである。特に、この構造は、撮像装置を製作する方法との適合性及び活性層の結晶品質の制約を尊重しつつ、正面側型撮像装置が近赤外における光の吸収を増大させるために用いられることができなければならない。
この目的を達成するために、本発明は、特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造であって、半導体支持基板、電気絶縁層、及び活性層と呼ばれる単結晶半導体層を構造の背面側から構造の正面側まで連続的に含む、セミコンダクタオンインシュレータ型構造において、活性層が、支持基板に対する機械的応力状態を有する半導体材料で作製されており、前記支持基板が支持基板の背面側に酸化ケイ素層を含み、前記酸化物層の厚さが、支持基板における活性層の少なくとも一部のエピタキシーによる形成後における構造の冷却の間に活性層と支持基板との間の機械的応力によって誘起される反りを補償するように選定されることを特徴とする、セミコンダクタオンインシュレータ型構造を提案する。
「正面側」は、本文書において、関連電子構成要素と同じ基板の側に位置する、光放射に曝露されることが意図された撮像装置の側を意味すると解釈される。
「支持基板に対する機械的応力状態」は、本文書において、考慮されている層が、支持基板に潜在的に存在する応力とは異なり、室温（室温は、２０～２５℃に含まれる温度として定義される）において前記層及び支持基板で形成された組立体の変形を誘起する能力を有する圧縮又は伸長応力を有することを意味すると解釈される。この機械的応力状態は、特に、前記層と支持基板との熱膨張係数の差に起因する。
好ましい一実施形態によれば、活性層はシリコンゲルマニウム層である。
活性層のゲルマニウム含有率は１０％以下であることが有利である。
活性層の厚さは、活性層の材料の緩和が起きる厚さとして定義された臨界厚さ未満であることが好ましい。
一実施形態によれば、構造は、電気絶縁層と活性層との間のシリコン層をさらに含む。
一実施形態によれば、電気絶縁層は酸化ケイ素で作製されている。
前記電気絶縁層の厚さは、通例、１０～２００ｎｍに含まれる。
基板の背面側に配置された酸化ケイ素層の厚さは０．５μｍ～４μｍに含まれることが有利である。
本発明は、また、このような構造、及び前記構造の活性層内のフォトダイオードのマトリックスアレイを含む正面側撮像装置に関する。
本発明の別の目的は、このような構造を製作する方法に関する。前記方法は、以下のステップ、
活性層の材料のエピタキシャル成長に適した半導体材料を含むドナー基板を供給するステップと、
支持基板を供給するステップと、
ドナー基板を支持基板に接合するステップであって、電気絶縁層が接合界面にある、ステップと、
ドナー基板を薄化し、これにより、半導体材料の層を支持基板の正面側に転写するステップと、
酸化ケイ素層を支持基板の背面側に堆積させるステップと、
酸化物層の前記堆積後に、半導体材料の転写層上に、活性層を酸化物層の堆積温度よりも高い温度でエピタキシャルに成長させるステップと、
を含む。
好ましい一実施形態によれば、活性層はシリコンゲルマニウムで作製されている。
本発明の一実施形態によれば、シリコンゲルマニウムのエピタキシャル成長に適したドナー基板の半導体材料はシリコンゲルマニウムである。
前記半導体材料はベース基板にエピタキシーによって形成され、前記半導体材料及びベース基板がドナー基板を共同で形成する。
別の実施形態によれば、シリコンゲルマニウムのエピタキシャル成長に適したドナー基板の半導体材料はシリコンである。
支持基板に転写されたシリコン層の厚さは４００ｎｍ以下であることが有利である。
シリコンゲルマニウムのエピタキシャル成長の最後に、シリコン層は電気絶縁層とシリコンゲルマニウム層との間に保持されてもよい。
代替的に、本方法は、シリコンゲルマニウムのエピタキシャル成長が行われたシリコン層をシリコンゲルマニウム層に変換するための、活性層のシリコンゲルマニウムの濃縮のステップを含み得る。
一実施形態によれば、本方法は、活性層の材料のエピタキシャル成長に適した半導体材料の層の範囲を定めるために、ドナー基板に脆化区域を形成するステップを含み、ドナー基板の薄化は、前記脆化区域に沿った切り離しを含む。
前記脆化区域の形成は、ドナー基板への原子種の注入を含むことが有利である。
活性層のエピタキシー温度は、概して、６００～１１００℃に含まれる。
酸化ケイ素層の堆積温度は、通例、１００～４００℃に含まれる。
特に有利な様態では、酸化ケイ素層の厚さは、支持基板との熱膨張係数の差に起因する前記層の堆積後における構造の冷却の間に発生される応力が、限界値未満の反りを生じさせるように選択される。
添付の図面を参照して以下の詳細な説明を読むことにより、本発明の他の特徴及び利点が明らかになるであろう。
文献、米国特許出願公開第２０１６／０１１８４３１号に記載されるとおりの正面側撮像装置のためのＳＯＩ構造の断面図である。 本発明の一実施形態に係る構造の断面図である。 異なるゲルマニウム含有率についてのシリコンゲルマニウムの吸収係数を波長の関数として示す図である。 シリコン層－ゲルマニウムの臨界厚さをシリコン層－ゲルマニウムのゲルマニウム含有率の関数として示す図である。 応力を受けたＳｉＧｅ層がシリコン基板の正面側にエピタキシャル成長されたシリコン基板の反りを示す図であり、この反りは、ＳｉＧｅの応力及びＳｉＧｅの厚さの関数としてプロットされている。 本発明の代替的な実施形態に係る基板の断面図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を製作する方法の主要ステップを示す図である。 図７Ａ～図７Ｆに示される製作方法の代替例のステップを示す図である。 図７Ａ～図７Ｆに示される製作方法の代替例のステップを示す図である。 図７Ａ～図７Ｆに示される製作方法の代替例のステップを示す図である。 本発明の別の実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の別の実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の別の実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の別の実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の別の実施形態に係る構造を製作する方法の主要ステップを示す図である。 本発明の一実施形態に係る構造を含む「正面側」型撮像装置のピクセルの断面図である。
図を判読しやすくするために、異なる層は、必ずしも原寸に比例して示されているとは限らない。
図２は、本発明の一実施形態に係るセミコンダクタオンインシュレータ基板の断面図である。このような基板は、特に、正面側型撮像装置の製作のために用いられることができるが、このような適用に限定されない。
前記基板は、酸化ケイ素（ＳｉＯ２）層４、半導体支持基板１、電気絶縁層２、及び活性層と呼ばれる単結晶半導体層３を基板の背面側から基板の正面側まで連続的に含む。
残りの説明においては、層３はシリコンゲルマニウム（ＳｉＧｅ）層であると考えられることになるが、本発明はこの材料に限定されず、活性層は、支持基板に対する機械的応力状態を有する、ゲルマニウム又はＩＩＩ－Ｖ材料などの、別の半導体材料で形成されることもできる。
支持基板１は、概して、単結晶インゴットを切断することによって得られる。基板１はシリコンで作製されていることが有利である。
一実施形態によれば、電気絶縁層は酸化ケイ素層である。
前記電気絶縁層の厚さは１０～２００ｎｍに含まれることが有利である。
層３は、電子、光学又は光電子構成要素の活性層を形成することを意図されている。それゆえ、撮像装置への適用において、層３は、画像の取り込みを可能にするフォトダイオードのマトリックスアレイ（図示せず）を収容することを意図されている。層３の厚さは、通例、１μｍ以上である。前記層３は低濃度にドープされていてもよい。
前記材料の異なる組成についてのＳｉＧｅの吸収係数（ｃｍ－１単位）を波長（μｍ単位）の関数として示す、図３において見ることができるように、吸収係数は、特に、赤外において、ゲルマニウム含有率とともに増大する。
しかし、層３の設計はゲルマニウムの濃度に関係するだけでなく、前記層の厚さにも関係する。実際に、ＳｉＧｅ層は、格子定数がシリコンゲルマニウムのものとは異なる、シリコン基板におけるエピタキシーによって形成されるため、臨界厚さと称される特定の厚さを超えると、ＳｉＧｅ層の緩和が生じる。この緩和はＳｉＧｅ層における転位の形成をもたらす。
このような転位は、ＳｉＧｅ層を活性層３の機能にとってふさわしくないものにすることになるため、それゆえ、回避されなければならない。
ＳｉＧｅ層の臨界厚さ（Å単位）をゲルマニウム含有率（組成Ｓｉ１－ｘＧｅｘに対応する化学量論係数ｘ）の関数として示す、図４に示されるように、ゲルマニウム濃度が高いほど、臨界厚さは小さくなる。
それゆえ、活性層３の厚さ及び前記層のゲルマニウム濃度は、
一方では、近赤外の波長の最大の光子を取り込むために十分に大きい厚さ、
他方では、特に、近赤外において、活性層によって光子を吸収する能力を増大させるために十分なゲルマニウム濃度、並びに
シリコンゲルマニウムの緩和、及びその結果生じる結晶欠陥（転位）の生成を回避するための限界厚さ（濃度に依存）
の間の妥協の結果から生じる。
通例、赤外において可能な限り最良の吸収を有するために、層３の厚さ及びゲルマニウム濃度を最大化することが追求される、
活性層のゲルマニウム含有率は１０％以下であることが好ましい。図４は、実際に、Ｓｉ０．９Ｇｅ０．１層の臨界厚さが、「正面側」型撮像装置の活性層に適した、マイクロメートル程度であることを示す。
図５は、直径３００ｍｍ及び厚さ７７５μｍのシリコン基板の反りｚ（μｍ単位）を、前記基板にエピタキシーによって堆積されたＳｉＧｅ層の厚さｘ（μｍ単位）、及びＳｉＧｅ層の応力ｙ（ＧＰａ単位）の関数として示し、前記応力は、ＳｉＧｅ層のゲルマニウム含有率及び厚さに依存する。
それゆえ、例えば、０．１ＧＰａの応力を誘起する厚さ５μｍのＳｉＧｅ層は、＋３００μｍ程度の反りを生じさせる。
支持基板１の背面側に配置された酸化ケイ素層４は、活性層の応力によって誘起される変形を補償することを可能にする。
以下において、構造を製作する方法の諸実施形態の説明において見られるように、酸化ケイ素層は、ＳｉＧｅ層のエピタキシーの前に、特に、エピタキシーステップの前の構造を変形させないために十分に低い温度で支持基板に堆積される。それゆえ、構造は、依然として、構造の製作方法全体を通して従来の工具によって扱うことができる。
次に、図２に示される構造を製作する方法の例が説明される。
一般的に言えば、構造を製作する方法は以下のステップを含む。
一方では、シリコンゲルマニウムのエピタキシャル成長に適した半導体材料を含むドナー基板が供給される。前記材料は、特に、ＳｉＧｅ（ホモエピタキシーを可能にする）、又はＳｉＧｅとは異なるが、材料のエピタキシャル成長（ヘテロエピタキシー）を可能にするためにＳｉＧｅの格子定数に十分に近い格子定数を有する材料であり得る。この後者の場合には、前記半導体材料はシリコンであることが有利である。
他方では、レシーバ基板が供給され、ドナー基板がレシーバ基板に接合され、電気絶縁層が接合界面にある。
次に、ドナー基板は、半導体材料の層をレシーバ基板に転写するために、薄化される。
この薄化は、ＳｉＧｅのエピタキシーのために望まれる厚さ及び表面状態を得るために、半導体材料の研磨又はエッチングによって行われ得る。
しかし、接合ステップの前に、転写するべき表面層の範囲を定めるために脆化区域が半導体材料に形成されることが有利である。接合ステップの後に、薄化は、脆化区域に沿ってドナー基板を切り離すことに存し、これがレシーバ基板への表面層の転写をもたらす。通例、転写層の厚さは４００ｎｍ以下である。場合によっては、エピタキシーの実施に有利になるよう、転写層の自由表面の仕上げ処理が行われ、この処理が転写層の薄化をもたらすことができる。
次に、レシーバ基板の背面側において、酸化ケイ素（ＳｉＯ２）層が堆積される。このような堆積は、実質的に、単結晶ＳｉＧｅ層を成長させるために必要とされるエピタキシー温度未満の、比較的低い温度で実施される。通例、酸化物層の堆積温度は３００℃程度のものであり、より一般的には、１００～４００℃に含まれる。当業者は、このような堆積を可能にする技法を承知しており、その中で、ＰＥＣＶＤ（Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ（プラズマ促進化学蒸着））を挙げることができる。
酸化ケイ素の熱膨張係数が温度の関数として一定であることを考慮すると、レシーバ基板における前記層の堆積によって誘起される応力は、室温に戻った後に、３００℃で堆積された１０００Åに対して６μｍの反りを生じさせ、前記反りは、９５０℃で堆積された１０００Åに対しては、１８μｍになる。
堆積される酸化ケイ素層の厚さは、室温に戻った後に得られる反りが、標準的な超小型電子機器を用いて構造を扱い、測定することを可能にする、限界値以下、例えば、１００μｍ以下となるように選定される。酸化ケイ素層のこの厚さは、通例、０．５μｍ～４μｍに含まれる。
最後に、シード層の役割を果たす、半導体材料の転写層上に、活性層のための所望の厚さが得られるまでシリコンゲルマニウム層のエピタキシャル成長が実施される。このエピタキシーは、通例、９００℃程度の温度、より一般的には、６００～１１００℃に含まれる温度で行われる。
エピタキシーは、背面側に配置された酸化ケイ素層のガラス転移温度に近い温度で行われるため、前記酸化ケイ素層はエピタキシーの間にクリープを起こし、これにより、前記層によって発生する応力が低下する。他方では、前記層が、層の堆積の温度よりも３倍高い温度に上げられた場合は、層のエピタキシー後冷却の間に発生する応力もまた、層の堆積に続く層の冷却の間に発生する応力よりも約３倍大きくなる。
その結果、ＳｉＧｅ層の堆積は二重の現象を誘起する。
正面側のＳｉＧｅによって発生する応力に関連する、反りの正の変化、
背面側の酸化ケイ素によって発生する応力によって誘起される、反りの負の変化。
室温に戻ると、２つの変化は互いに打ち消し合い、厚い、変形の無いＳｉＧｅ層によって覆われたＳＯＩ又はＳｉＧｅＯＩ構造の恩恵を受けることを可能にする。
その後は、構造が、撮像装置、又は別の電子、光学若しくは光電子構成要素の製作を目指して経なければならないステップは、ＳｉＧｅエピタキシー温度を下回る温度で実施されるため、構造は、室温に戻ると、必ず、再び実質的に平坦になることになる。
シード層がＳｉＧｅで作製されていないとき、例えば、シード層がシリコンで作製されているときには、ＳｉＧｅのエピタキシーの最後に、シード層が活性層３の下に残ることに留意されたい。
この状況が、本発明の１つの特定の実施形態に対応する図６に示されている。シード層は参照符号４２によって指定される。
シード層は、特に、赤外における吸収に関する活性ＳｉＧｅ層の特性に影響を及ぼさないよう、活性層の厚さと比べて十分に薄い（３００ｎｍ以下の厚さのものである）。
しかし、例えば、濃縮方法を用いることによって、シード層を除去することが可能である。自体公知の様態では、前記方法はＳｉＧｅ層の酸化を含み、前記酸化は、（酸化ケイ素を形成するために）シリコンを特異的に消費し、ゲルマニウムをＳｉＧｅ層の自由表面と反対側の面へ移動させる効果を有する。その後、エッチングによって除去されることができるＳｉＯ２層が表面に得られる。
図７Ａ～図７Ｆに示される第１の実施形態によれば、出発点は、表面ＳｉＧｅ層３１を含むドナー基板３０である。
前記ＳｉＧｅ層は、通例、一般的にシリコンで作製されたベース基板３２におけるエピタキシーによって形成される。前記ＳｉＧｅ層は、応力を受けるために十分に薄い。
本実施形態の第１のバージョンでは、脆化区域がＳｉＧｅ層に形成される。
特に有利な様態では、図７Ｂに示されるように、前記脆化区域３３は、ＳｉＧｅ層３１の自由表面を通した原子種（通例、水素及び／又はヘリウム）の注入によって形成される。以て、脆化区域３３はドナー基板の表面におけるＳｉＧｅ層３４の範囲を定める。
図７Ｃを参照すると、支持基板１及び電気絶縁層２を含むレシーバ基板がさらに供給される。
図７Ｄを参照すると、ドナー基板がレシーバ基板に接合され、ＳｉＧｅ層３１及び電気絶縁層２が接合界面にある。
次に、図７Ｅに示されるように、ドナー基板が脆化区域に沿って切り離される。前記切り離しは、機械的、化学的、及び／又は熱応力などの、当業者に知られた任意の技法によって開始され得る。
以て、ＳｉＧｅ層３４が支持基板に転写される。
図７Ｆを参照すると、酸化ケイ素層４が（３００℃程度の）低温で支持基板１の背面側に堆積される。以上において指示されたように、層４の厚さは、室温に戻る際に１００μｍよりも大きい反りを発生させないよう、且つ、ＳｉＧｅ層の後のエピタキシーによって発生する反りを補償するように選定される。層４の厚さは、例えば、１．４μｍ程度のものである。
必要な場合には、注入及び切り離しに関連する欠陥を除去し、次に行われる予定のエピタキシーステップのためにＳｉＧｅ層を十分に滑らかにするために、ＳｉＧｅ層の表面処理が行われる（後述の図７Ｈを参照）。
本実施形態の第２のバージョンでは、脆化区域３３が、ＳｉＧｅ層３１の下に配置されたドナー基板３０に形成される（図８Ａを参照）。
特に有利な様態では、前記脆化区域３３は、層３０の自由表面を通した原子種（通例、水素及び／又はヘリウム）の注入によって形成される。それゆえ、脆化区域３３は、ＳｉＧｅ層、及びドナー基板の表面におけるベース基板３２の部分３８の範囲を定める。
支持基板１及び電気絶縁層２を含むレシーバ基板（図７Ｃを参照）がさらに用意される。
図８Ｂを参照すると、ドナー基板がレシーバ基板に接合され、ＳｉＧｅ層３１及び電気絶縁層２が接合界面にある。
次に、ドナー基板が脆化区域３３に沿って切り離される。前記切り離しは、機械的、化学的、及び／又は熱応力などの、当業者に知られた任意の技法によって開始され得る。
以て、ＳｉＧｅ層３１、及びベース基板の部分３８が支持基板に転写される（図８Ｃを参照）。
次に、ＳｉＧｅの表面が現れるまで表面ドナー基板の部分３８を除去し、以て、注入及び切り離しに関連する欠陥を除去し、次に行われる予定のエピタキシーステップのために表面を十分に滑らかにするために、生成された表面の処理が行われる。
図７Ｅにおいて見られるように、以て、支持基板１のＳｉＧｅ層３１の部分３４が得られる。
図７Ｆを参照すると、酸化ケイ素層４が（３００℃程度の）低温で支持基板１の背面側に堆積される。以上において指示されたように、層４の厚さは、室温に戻る際に１００μｍよりも大きい反りを発生させないよう、且つ、ＳｉＧｅ層の後のエピタキシーによって発生する反りを補償するように選定される。層４の厚さは、例えば、１．４μｍ程度のものである。
図７Ｇ（実施形態の両方のバージョンに共通のステップ）に示されるように、次に、ＳｉＧｅ層３５を、シード層の役割を果たす転写層３４上に、２つのＳｉＧｅ層３４及び３５の両方が合わさって形成された活性層３のための所望の厚さまで成長させるために、エピタキシーが再開される。エピタキシーの間に、所望の電気特性に従って、層３５を低濃度にドープすることが可能である。層３５のドーピングは必ずしもシード層３４のドーピングと同一であるわけではない。
９００～９５０℃程度の温度で行われるこのエピタキシーの間に、層４の酸化物はクリープを起こし、構造内で及ぼされる応力を緩和する。
他方では、エピタキシーの後、室温に戻る際に、酸化物層４は、正面側において堆積されたＳｉＧｅ層によって課される応力を補償する応力を生じさせる。
以て、０の反り、又は少なくとも、超小型電子工学産業における従来の工具による構造の扱いを可能にするために十分に低い反りを有する、図２に示される構造が得られる。
図９Ａ～図９Ｄに示される第２の実施形態によれば、支持基板、電気絶縁層、及びＳｉＧｅ層のエピタキシャル成長のために意図されるシリコンシード層を含むＳＯＩ基板を形成するために、よく知られたスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）方法が用いられる。
この目的を達成するために、電気絶縁層２によって覆われたドナーシリコン基板４０（図９Ａを参照）が供給され、次に、転写するべきシリコン層４２の範囲を定める脆化区域４１（図９Ｂを参照）が原子種の注入によって形成される。
通例、最終基板の支持基板１である、レシーバ基板がさらに用意される。
図９Ｃを参照すると、ドナー基板４０がレシーバ基板１に接合され、電気絶縁層２が接合界面にある。
次に、ドナー基板が脆化区域に沿って切り離される。前記切り離しは、機械的、化学的、及び／又は熱応力などの、当業者に知られた任意の技法によって開始され得る。
以て、シリコン層４２が支持基板１に転写される（図９Ｄを参照）。
図９Ｅを参照すると、酸化ケイ素層４が（３００℃程度の）低温で支持基板１の背面側に堆積される。以上において指示されたように、層４の厚さは、室温に戻る際に１００μｍよりも大きい反りを発生させないよう、且つ、ＳｉＧｅ層の後のエピタキシーによって発生される反りを補償するように選定される。層４の厚さは、例えば、１．４μｍ程度のものである。
必要な場合には、注入及び切り離しに関連する欠陥を除去し、次に行われる予定のエピタキシーステップのためにシリコン層を十分に滑らかにするために、シリコン層の表面処理が行われる。
最後に、シード層の役割を果たす転写シリコン層４２における、活性層３のための所望の厚さまでのＳｉＧｅのエピタキシーが次に再開される。エピタキシーの間に、所望の電気特性に依存して、層３を低濃度にドープすることが可能である。
以て、図６に示される基板が得られる。
上述されたように、シリコンシード層は撮像装置の形成のために保持されてもよい。代替的に、シリコン層は、上述の濃縮方法を用いて除去されてもよい。
図１０は、限定するものではないが、図２に対応する本発明の一実施形態に係る基板を含む正面側型撮像装置の一部を示す。本図には、ピクセルに対応する撮像装置の部分のみが示されており、前記ピクセルは、絶縁トレンチ７によって活性層３に形成された他のピクセルから電気絶縁されている。
層３の型とは異なる型のドープ領域３６が活性層３の正面側の表面の下に形成される。この領域３６は活性層３と共同でフォトダイオードを形成する。領域３６と層３の正面側との間に形成される領域３７は、界面を不活性化するために、領域３６のドーピングレベルよりも大きいドーピングレベルを有することが有利である。パッシベーション層６が活性層３に形成され、前記ピクセルを電気的に制御することを可能にする要素を封入してもよい。
場合によっては、フィルタなどの他の層がパッシベーション層６に形成されてもよいが、他の層は図１０に示されていない。
撮像装置の構造自体、及び構造の製作方法は当業者に知られており、それゆえ、本明細書において詳細に説明されない。

Claims (20)

  1. 正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造であって、半導体支持基板（１）、電気絶縁層（２）、及び活性層と称される単結晶半導体層（３）を前記構造の背面側から前記構造の正面側までこの順に含むセミコンダクタオンインシュレータ型構造を製作する方法であって、
    前記活性層（３）が、前記支持基板（１）に対する機械的応力状態を有する半導体材料で作製されており、前記支持基板（１）が前記支持基板（１）の背面側に酸化ケイ素層（４）を含み、
    前記方法が、以下のステップ、
    前記活性層（３）の前記材料のエピタキシャル成長のための半導体材料を含むドナー基板（３０、４０）を供給するステップと、
    前記支持基板（１）を供給するステップと、
    前記ドナー基板（３０、４０）を前記支持基板（１）に接合するステップであり、前記電気絶縁層（２）が接合界面にある、ステップと、
    前記ドナー基板（３０、４０）を薄化し、これにより、前記半導体材料の層（３４、４２）を前記支持基板（１）の前記正面側に転写するステップと、
    前記酸化ケイ素層（４）を前記支持基板（１）の前記背面側に堆積させるステップと、
    前記酸化ケイ素層（４）の前記堆積後に、前記活性層（３）を、前記半導体材料の前記層（３４、４２）上に、前記酸化ケイ素層（４）の堆積温度よりも高い温度でエピタキシャルに成長させるステップと、
    を含み、
    前記酸化ケイ素層（４）の厚さが、前記支持基板における前記活性層（３）の少なくとも一部のエピタキシーによる形成後における前記構造の冷却の間に前記活性層と前記支持基板との間の前記機械的応力によって誘起される第１の反りを、前記酸化ケイ素層（４）と前記支持基板との間の機械的応力によって誘起される第２の反りによって補償するように選定され、前記第２の反りの方向は、前記第１の反りの方向と反対である、方法。
  2. 前記活性層がシリコンゲルマニウムで作製されている、請求項１に記載の方法。
  3. 前記活性層（３）のゲルマニウム含有率が１０％以下である、請求項２に記載の方法。
  4. 前記活性層（３）の厚さが、前記活性層の前記材料のエピタキシャル成長の緩和が起きる厚さとして定義された臨界厚さ未満である、請求項１～３のいずれか一項に記載の方法。
  5. 前記電気絶縁層（２）と前記活性層（３）との間のシリコン層（４２）をさらに含む、請求項１～４のいずれか一項に記載の方法。
  6. 前記電気絶縁層（２）が酸化ケイ素で作製されている、請求項１～５のいずれか一項に記載の方法。
  7. 前記電気絶縁層（２）の厚さが１０～２００ｎｍに含まれる、請求項１～６のいずれか一項に記載の方法。
  8. 前記酸化ケイ素層（４）の前記厚さが０．５μｍ～４μｍに含まれる、請求項１～７のいずれか一項に記載の方法。
  9. シリコンゲルマニウムの前記エピタキシャル成長のための前記ドナー基板（３０）の前記半導体材料がシリコンゲルマニウムである、請求項２～８のいずれか一項に記載の方法。
  10. 前記半導体材料（３１）がベース基板（３２）にエピタキシーによって形成され、前記半導体材料及び前記ベース基板が前記ドナー基板（３０）を構成する、請求項９に記載の方法。
  11. シリコンゲルマニウムの前記エピタキシャル成長のための前記ドナー基板（４０）の前記半導体材料がシリコンである、請求項２～１０のいずれか一項に記載の方法。
  12. 前記支持基板（１）に転写された前記シリコン層（４２）の厚さが４００ｎｍ以下である、請求項５に従属する場合の請求項１１に記載の方法。
  13. シリコンゲルマニウムの前記エピタキシャル成長の最後に、前記シリコン層（４２）が前記電気絶縁層（２）とシリコンゲルマニウムで作製されている前記活性層（３）との間に保持される、請求項５に従属する場合の請求項１１又は１２に記載の方法。
  14. シリコンゲルマニウムの前記エピタキシャル成長が行われた前記シリコン層（４２）をシリコンゲルマニウム層に変換するための、前記活性層（３）の前記シリコンゲルマニウムの濃縮のステップをさらに含む、請求項５に従属する場合の請求項１１又は１２に記載の方法。
  15. 前記活性層の前記材料の前記エピタキシャル成長のための前記半導体材料の層（３４、４２）の範囲を定めるために、前記ドナー基板（３０、４０）に脆化区域（３３、４１）を形成するステップを含み、前記ドナー基板の前記薄化が、前記脆化区域（３３、４１）に沿った切り離しを含む、請求項１～１４のいずれか一項に記載の方法。
  16. 前記脆化区域（３３、４１）の前記形成が前記ドナー基板（３０、４０）への原子種の注入を含む、請求項１５に記載の方法。
  17. 前記活性層（３）のエピタキシー温度が６００～１１００℃に含まれる、請求項１～１６のいずれか一項に記載の方法。
  18. 前記酸化ケイ素層（４）の前記堆積温度が１００～４００℃に含まれる、請求項１～１７のいずれか一項に記載の方法。
  19. 前記酸化ケイ素層（４）の前記厚さが、前記支持基板との熱膨張係数の差に起因する前記層の前記堆積後における前記構造の冷却の間に発生する応力が、１００μｍ以下の反りを生じさせるように選択される、請求項１～１８のいずれか一項に記載の方法。
  20. 請求項１～１９のいずれか一項に記載の方法によってセミコンダクタオンインシュレータ型構造を製作するステップと、
    前記構造の前記活性層（３）内にフォトダイオードのマトリックスアレイを設けるステップと、
    を含むことを特徴とする、正面側型撮像装置を製作する方法。
JP2019543784A 2017-03-21 2018-03-21 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 Active JP7332158B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1752310A FR3064398B1 (fr) 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR1752310 2017-03-21
PCT/EP2018/057151 WO2018172405A1 (en) 2017-03-21 2018-03-21 Semiconductor on insulator type structure, notably for a front side type imager, and method of manufacturing such a structure

Publications (2)

Publication Number Publication Date
JP2020511777A JP2020511777A (ja) 2020-04-16
JP7332158B2 true JP7332158B2 (ja) 2023-08-23

Family

ID=59649786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543784A Active JP7332158B2 (ja) 2017-03-21 2018-03-21 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法

Country Status (9)

Country Link
US (2) US11127624B2 (ja)
EP (1) EP3602617B1 (ja)
JP (1) JP7332158B2 (ja)
KR (2) KR20230169478A (ja)
CN (1) CN110383456B (ja)
FR (1) FR3064398B1 (ja)
SG (1) SG11201908704XA (ja)
TW (1) TWI775825B (ja)
WO (1) WO2018172405A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067526A (ko) * 2019-02-18 2022-05-24 테크니쉐 유니버시테이트 아인트호벤 발광 또는 흡광 부품
JP7334698B2 (ja) * 2020-09-11 2023-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294757A (ja) 1999-04-06 2000-10-20 Seiko Instruments Inc 半導体集積回路装置の製造方法
JP2001036054A (ja) 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
JP2004512683A (ja) 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチ・バック法を用いた低欠陥ＳｉＧｅの層移動
JP2005532687A (ja) 2002-07-09 2005-10-27 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ バッファ層を備えるウエハからの薄層の転移
JP2006120782A (ja) 2004-10-20 2006-05-11 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006140187A (ja) 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006351612A (ja) 2005-06-13 2006-12-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007194539A (ja) 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2008547219A (ja) 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 転位の無い歪んだ結晶を作成するための方法
JP2010199609A (ja) 2010-04-28 2010-09-09 Sumco Corp 歪シリコンｓｏｉ基板の製造方法
JP2010267969A (ja) 2009-05-13 2010-11-25 Siltronic Ag おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法
JP2011035338A (ja) 2009-08-06 2011-02-17 Hitachi Ltd 半導体受光素子及びその製造方法
US20110186959A1 (en) 2010-01-29 2011-08-04 Intersil Americas Inc. Diamond soi with thin silicon nitride layer
JP2013509697A (ja) 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
JP2016063222A (ja) 2014-09-18 2016-04-25 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
JP2016063224A (ja) 2014-09-18 2016-04-25 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US20160118431A1 (en) 2014-10-24 2016-04-28 Stmicroelectronics Sa Front-side imager having a reduced dark current on soi substrate
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
FR2600582B1 (fr) 1986-06-25 1990-06-08 Elect Meca Et Const Procede de fabrication de panneaux prefabriques en briques
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
DE69223009T2 (de) * 1991-08-02 1998-04-02 Canon Kk Flüssigkristall-Anzeigeeinheit
WO1993026041A1 (en) 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
AU2001268577A1 (en) * 2000-06-22 2002-01-02 Massachusetts Institute Of Technology Etch stop layer system
AU2001271293A1 (en) * 2000-06-28 2002-01-08 Motorola, Inc. Semiconductor structure, device, circuit, and process
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
KR101142138B1 (ko) * 2003-09-10 2012-05-10 신에쯔 한도타이 가부시키가이샤 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
US7067430B2 (en) * 2003-09-30 2006-06-27 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
JP4648134B2 (ja) * 2005-09-02 2011-03-09 大日本印刷株式会社 Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
FR2892733B1 (fr) * 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
FR2893762B1 (fr) * 2005-11-18 2007-12-21 Commissariat Energie Atomique Procede de realisation de transistor a double grilles auto-alignees par reduction de motifs de grille
FR2894715B1 (fr) * 2005-12-09 2008-02-22 Xbybus Soc Par Actions Simplif Procede de fabrication de composant silicium et/ou germanium sur isolant
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US7811382B2 (en) * 2006-05-30 2010-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure having a strained silicon layer
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US7897480B2 (en) * 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
CN101246819B (zh) * 2007-11-13 2010-11-10 清华大学 应变锗薄膜的制备方法
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
US8680553B2 (en) * 2008-11-12 2014-03-25 Hitachi, Ltd. Light-emitting device, light-receiving device and method of manufacturing the same
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9691860B2 (en) * 2014-05-02 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming defect-free SRB onto lattice-mismatched substrates and defect-free fins on insulators
WO2016085890A1 (en) * 2014-11-24 2016-06-02 Innosys, Inc. Gallium nitride growth on silicon
CN105810557A (zh) * 2014-12-31 2016-07-27 格科微电子（上海）有限公司 半导体晶圆及其整平方法和封装方法
FR3034909B1 (fr) * 2015-04-09 2018-02-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage des regions de source et de drain d'un transistor a l'aide d'une amorphisation selective
EP3378094B1 (en) * 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
US9799756B1 (en) * 2016-08-05 2017-10-24 International Business Machines Corporation Germanium lateral bipolar transistor with silicon passivation
JP6662250B2 (ja) * 2016-09-07 2020-03-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
US10170312B2 (en) * 2017-04-20 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor substrate and manufacturing method of the same
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294757A (ja) 1999-04-06 2000-10-20 Seiko Instruments Inc 半導体集積回路装置の製造方法
JP2001036054A (ja) 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
JP2004512683A (ja) 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチ・バック法を用いた低欠陥ＳｉＧｅの層移動
JP2005532687A (ja) 2002-07-09 2005-10-27 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ バッファ層を備えるウエハからの薄層の転移
JP2006120782A (ja) 2004-10-20 2006-05-11 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006140187A (ja) 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006351612A (ja) 2005-06-13 2006-12-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2008547219A (ja) 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 転位の無い歪んだ結晶を作成するための方法
JP2007194539A (ja) 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2010267969A (ja) 2009-05-13 2010-11-25 Siltronic Ag おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法
JP2011035338A (ja) 2009-08-06 2011-02-17 Hitachi Ltd 半導体受光素子及びその製造方法
JP2013509697A (ja) 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
US20110186959A1 (en) 2010-01-29 2011-08-04 Intersil Americas Inc. Diamond soi with thin silicon nitride layer
JP2010199609A (ja) 2010-04-28 2010-09-09 Sumco Corp 歪シリコンｓｏｉ基板の製造方法
JP2016063222A (ja) 2014-09-18 2016-04-25 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
JP2016063224A (ja) 2014-09-18 2016-04-25 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US20160118431A1 (en) 2014-10-24 2016-04-28 Stmicroelectronics Sa Front-side imager having a reduced dark current on soi substrate
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers

Also Published As

Publication number Publication date
FR3064398A1 (fr) 2018-09-28
TWI775825B (zh) 2022-09-01
US20210366763A1 (en) 2021-11-25
FR3064398B1 (fr) 2019-06-07
JP2020511777A (ja) 2020-04-16
US11127624B2 (en) 2021-09-21
SG11201908704XA (en) 2019-10-30
CN110383456B (zh) 2024-03-26
CN110383456A (zh) 2019-10-25
US20200152689A1 (en) 2020-05-14
EP3602617A1 (en) 2020-02-05
KR20190122872A (ko) 2019-10-30
WO2018172405A1 (en) 2018-09-27
EP3602617B1 (en) 2021-04-21
TW201903962A (zh) 2019-01-16
KR20230169478A (ko) 2023-12-15

Similar Documents

Publication Publication Date Title
US12112976B2 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
JP4926077B2 (ja) 溶融層を用いた歪み層の歪み緩和
US8481407B2 (en) Processes for fabricating heterostructures
US11855120B2 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
US11508870B2 (en) Process for fabricating at least one tensilely strained planar photodiode
US20210366763A1 (en) Semiconductor on insulator structure for a front side type imager
JP7170664B2 (ja) 前面型撮像素子用基板および前記基板の製造方法
US20090087961A1 (en) Process for fabricating semiconductor structures useful for the production of semiconductor-on-insulator substrates, and its applications
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들
JP7467805B2 (ja) 前面撮像素子及びそのような撮像素子を製造するための方法
TWI851581B (zh) 前側成像器及用於製造此成像器之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7332158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150