JP2008300435A - Ｓｏｉウェーハのシリコン酸化膜形成方法 - Google Patents

Ｓｏｉウェーハのシリコン酸化膜形成方法 Download PDF

Info

Publication number
JP2008300435A
JP2008300435A JP2007142338A JP2007142338A JP2008300435A JP 2008300435 A JP2008300435 A JP 2008300435A JP 2007142338 A JP2007142338 A JP 2007142338A JP 2007142338 A JP2007142338 A JP 2007142338A JP 2008300435 A JP2008300435 A JP 2008300435A
Authority
JP
Japan
Prior art keywords
oxide film
soi wafer
silicon oxide
soi
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007142338A
Other languages
English (en)
Other versions
JP5183969B2 (ja
Inventor
Isao Yokogawa
功 横川
Nobuhiko Noto
宣彦 能登
Shinichi Yamaguchi
進一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007142338A priority Critical patent/JP5183969B2/ja
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020097024708A priority patent/KR101488667B1/ko
Priority to US12/450,955 priority patent/US8053334B2/en
Priority to EP08751626.6A priority patent/EP2151851B1/en
Priority to PCT/JP2008/001101 priority patent/WO2008149487A1/ja
Priority to CN200880014803A priority patent/CN101730925A/zh
Priority to TW97115752A priority patent/TWI474397B/zh
Publication of JP2008300435A publication Critical patent/JP2008300435A/ja
Application granted granted Critical
Publication of JP5183969B2 publication Critical patent/JP5183969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】裏面に厚い酸化膜を有するＳＯＩウェーハを使用し、ＳＯＩ層側である表面にデバイス形成用のシリコン酸化膜を熱酸化により形成しても、熱酸化処理後にＳＯＩウェーハが反ることを抑制し、ＳＯＩウェーハの反りによる露光不良や吸着不良を低減してデバイス製造の歩留を向上できるＳＯＩウェーハのシリコン酸化膜形成方法を提供する。
【解決手段】少なくとも、裏面に酸化膜を有するＳＯＩウェーハに熱酸化処理を施して（工程（Ａ））、熱酸化処理後に、さらに熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施し（工程（Ｂ））、ＳＯＩ層の表面にシリコン酸化膜を形成するＳＯＩウェーハのシリコン酸化膜形成方法。
【選択図】図１

Description

本発明は、ベースウェーハ側である裏面に厚い酸化膜を有するＳＯＩウェーハを使用し、ＳＯＩ層側である表面に、主に、デバイス形成用のシリコン酸化膜を熱酸化により形成する際のＳＯＩウェーハのシリコン酸化膜形成方法に関する。
半導体素子用のウェーハの一つとして、絶縁膜である埋め込み酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハがある。このＳＯＩウェーハは、デバイス作製領域となる基板表層部のＳＯＩ層が埋め込み絶縁層（埋め込み酸化膜層（ＢＯＸ層））により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
ベースウェーハ、ＢＯＸ層、ＳＯＩ層という構造を有するＳＯＩウェーハは、一般に貼り合わせ法で製造されることが多い。この貼り合わせ法は、例えば２枚のシリコン単結晶ウェーハのうちの少なくとも一方の表面にシリコン酸化膜を形成した後、この形成した酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨や、いわゆるイオン注入剥離法により薄膜化してＳＯＩウェーハを製造する方法である。
上記のような貼り合わせ法では、ベースウェーハやＳＯＩ層を構成するシリコン単結晶と、ＢＯＸ層を構成するシリコン酸化膜の熱膨張率が１桁以上も違うため、２枚のウェーハを酸化膜を介して重ねてから結合熱処理を施すと、ベースウェーハ及びボンドウェーハのそれぞれに、ＢＯＸ層との熱膨張率の違いによる残留応力が蓄積される。この時点で、ベースウェーハとボンドウェーハ上の酸化膜の厚さが同じであれば、この貼り合わせウェーハは残留応力のバランスが取れているため、目立った反りは発生しない。しかし、その後にボンドウェーハを薄膜化してＳＯＩ層を形成すると、この作製されたＳＯＩウェーハは、応力バランスが崩れてＳＯＩ層のある表面側に凸となる。
そしてこのように反ったＳＯＩウェーハをデバイス製造工程に使用すると、露光不良や吸着不良が発生してデバイス製造の歩留が悪化するため、ウェーハメーカーでは様々な手法によってＳＯＩウェーハの反りを低減する製造方法の開発がなされてきた（例えば、特許文献１、２、３参照）。
一方、特に近年では、半導体素子の製造技術が進歩すると共にその種類も多様化し、特許文献３にも記載されているように、ウェーハメーカーでは例えば２μｍ以上、あるいは１０μｍ以上といった極めて厚い埋め込み絶縁層を有するＳＯＩウェーハを製造することがある。
このように、特にＢＯＸ層が厚いＳＯＩウェーハを製造する場合には、ＢＯＸ層となる熱酸化膜をベースウェーハの貼り合わせ面側のみに形成すると、Ｓｉ−Ｓｉ結合に酸素が割って入ることによって反応部分（シリコン酸化膜）の体積が約２倍に膨張するので、ベースウェーハ自体がシリコン酸化膜を形成した側に凸になる。従って、ベースウェーハの両面（全面）に同じ厚さのシリコン酸化膜を形成することによって、ベースウェーハに形成された厚いシリコン酸化膜には体積膨張による残留応力が発生するが、その応力バランスが平衡化されウェーハの反りは相殺される。従って、例えば、ＢＯＸ層が厚いＳＯＩウェーハを製造する際、ベースウェーハ全面に厚いシリコン酸化膜を形成し、その後のＳＯＩウェーハの製造プロセスにおいてもベースウェーハの裏面酸化膜は除去しないことが殆どである。
ウェーハメーカーでは、ＳＯＩウェーハの出荷時点でデバイスメーカーの要望に応じてＳＯＩウェーハの裏面（ベースウェーハ側）に厚い酸化膜を残したまま出荷したり、あるいは、裏面の酸化膜を残さずに除去して出荷したりするが、デバイス製造において露光不良やウェーハ吸着不良を改善するため、反りの小さいＳＯＩウェーハを使用する必要がある場合は、デバイスメーカーでも裏面酸化膜を残したままＳＯＩウェーハにデバイス形成加工を施すことが多い。
ところが、厚い埋め込み絶縁膜を有するＳＯＩウェーハを製造する際、ＳＯＩウェーハ中の各層に蓄積される残留応力のバランスをとり、反りを低減するための工夫や、上記のように裏面酸化膜を残したＳＯＩウェーハをデバイスメーカーに出荷しても、デバイスメーカーにおいてデバイス形成用のシリコン酸化膜をＳＯＩ層の表面に形成すると、熱酸化処理後にＳＯＩウェーハが大きく反ってしまうという問題が発生することがあった。
これは、反りを低減するための厚い裏面酸化膜を有するＳＯＩウェーハに対して熱酸化を施すと、酸化速度は時間の平方根に比例するので、裏面酸化膜が残っている裏面側には殆ど成長せず、主にＳＯＩ層側の表面に酸化膜が成長し、さらに、シリコン酸化膜を成長させるときに発生する体積膨張により、ＳＯＩウェーハのＳＯＩ層側に形成された酸化膜中に高い内部応力が発生してしまうという現象に起因する。
特公平６−８０６２４号公報 特開平１１−３４５９５４号公報 特開２００７−７３７６８号公報
本発明はこのような問題に鑑みてなされたもので、ベースウェーハ側である裏面に厚い酸化膜を有するＳＯＩウェーハを使用し、ＳＯＩ層側である表面にデバイス形成用のシリコン酸化膜を熱酸化により形成しても、熱酸化処理後にＳＯＩウェーハが反ることを抑制し、ＳＯＩウェーハの反りによる露光不良や吸着不良を低減してデバイス製造の歩留を向上できるＳＯＩウェーハのシリコン酸化膜形成方法を提供することを目的とする。
上記目的を達成するため、本発明は、少なくとも、裏面に酸化膜を有するＳＯＩウェーハに熱酸化処理を施してＳＯＩ層の表面にシリコン酸化膜を形成するＳＯＩウェーハのシリコン酸化膜形成方法において、前記熱酸化処理後に、さらに前記熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施すことを特徴とするＳＯＩウェーハのシリコン酸化膜形成方法を提供する（請求項１）。
このように、裏面に酸化膜を有するＳＯＩウェーハに対してＳＯＩ層の表面にシリコン酸化膜を形成するため、ＳＯＩウェーハに熱酸化処理を施して、該熱酸化処理後に、さらに熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施すことにより、裏面に厚い酸化膜が存在していても、ＳＯＩウェーハの各層の内部応力を緩和することができるので、ＳＯＩウェーハの反りを抑制でき、後のデバイス製造における露光不良や吸着不良が低減され、デバイス製造の歩留を向上させることができる。
この場合、前記非酸化性雰囲気での熱処理温度を、１０００℃よりも高温とすることが好ましい（請求項２）。
このように、非酸化性雰囲気での熱処理温度を、１０００℃よりも高温とすれば、より確実にＳＯＩウェーハ中の内部応力を緩和することができる。
また、前記非酸化性雰囲気としてアルゴン又は窒素を主要成分とする雰囲気を使用することが好ましい（請求項３）。
このように、非酸化性雰囲気としてアルゴン又は窒素を主要成分とする雰囲気を使用すれば、簡単かつ安価にＳＯＩウェーハの反りを解消できる。
さらに、前記ＳＯＩウェーハとしてその裏面に５００ｎｍ以上の厚さの酸化膜を有するものを使用することができる（請求項４）。
このように、ＳＯＩウェーハとしてその裏面に５００ｎｍ以上の厚い酸化膜を有するものを使用しても、ＳＯＩウェーハの熱酸化処理で発生した内部応力を十分に緩和することができるので、ＳＯＩウェーハの反りを抑制できる。
本発明に従うＳＯＩウェーハのシリコン酸化膜形成方法であれば、ベースウェーハ側である裏面に厚い酸化膜を有するＳＯＩウェーハを使用し、ＳＯＩ層側である表面にデバイス形成用のシリコン酸化膜を熱酸化により形成しても、ＳＯＩウェーハの各層の内部応力を緩和することができるので、熱酸化処理後のＳＯＩウェーハの反りを抑制し、露光不良や吸着不良を低減してデバイス製造の歩留を向上させることができる。
前述したように、主として貼り合わせ法を用いたＳＯＩウェーハは、その製造工程に起因して、ＳＯＩウェーハの裏面に酸化膜が形成された状態で製造されることが多く、反りを小さくする必要のあるデバイス製造工程に適用するためには、裏面酸化膜を残したまま使用される。特に埋め込み絶縁膜（ＢＯＸ層）が厚いＳＯＩウェーハの場合には、反りが大きくなるため、裏面酸化膜を残したまま使用されることが殆どである。
ところが、裏面酸化膜を残したままのＳＯＩウェーハを熱酸化すると、熱酸化処理後、ＳＯＩウェーハが非常に大きく反ってしまうという問題があることがわかった。
これは、酸化速度が時間の平方根に比例するので、主にＳＯＩ層側の表面にシリコン酸化膜が成長し、厚い裏面酸化膜を残したままの裏面側には殆どシリコン酸化膜は成長せず、また、シリコン酸化膜の成長中、Ｓｉと酸素が反応して体積が約２倍となるが、単純に体積膨張ができないので、シリコン酸化膜中に高い内部応力が発生してしまうという現象に起因する。
そこで本発明者らは、その反りの原因となっているＳＯＩ層側の表面に形成されたシリコン酸化膜を除去すれば、熱酸化処理前の反り量に戻ると考え、ＳＯＩウェーハの表面側に形成されたシリコン酸化膜のみを除去して反り量を測定したみたところ、熱酸化処理前の反り量までには戻らないことが明らかとなった。
すなわち、裏面に酸化膜を有するＳＯＩウェーハの熱酸化処理による反りは、ＳＯＩ層側の表面にシリコン酸化膜が形成される際に生じる体積膨張と、冷却時に生じるＳｉとＳｉＯ２の熱膨張係数の差という原因だけでは説明がつかない。
そこで、この現象について本発明者等がさらに鋭意研究した結果、熱酸化処理時にＳＯＩウェーハ内部では応力バランスをとるために、Ｓｉ層とＳｉＯ２層との全ての界面でズレ（すべり）が生じ、室温に冷却されることでその界面のズレが保存されてしまう結果、元の反りに戻らないものと考えた。そしてその界面でのズレを回復させるためには、裏面に酸化膜を有するＳＯＩウェーハに熱酸化処理を施した後、さらに該熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施せば、粘性流動により界面が動いて内部応力を緩和でき、Ｓｉ層とＳｉＯ２層との界面のズレにより発生した応力を開放することができることに想到し、本発明を完成させた。
以下、本発明の実施の形態を、図面を参照しながら説明するが、本発明はこれに限定されるものではない。
図１は、本発明に係るＳＯＩウェーハのシリコン酸化膜形成方法の第１実施形態を説明するための図である。また、図２は、第１実施形態におけるＳＯＩウェーハの反りの様子を説明するための図である。
まず、工程（Ａ）において、裏面に酸化膜２を有するＳＯＩウェーハ１に熱酸化処理を施す。
ＳＯＩウェーハ１としては、貼り合わせ法で作製されたものを使用する。このＳＯＩウェーハは、ベースウェーハ３、ＢＯＸ層４、ＳＯＩ層５、そして裏面酸化膜２を有する。この時点では、ＳＯＩウェーハ１に問題となるような反りはない。
そして、ＳＯＩウェーハ１を熱処理炉（不図示）に投入し、酸化性雰囲気で熱酸化を施す。この熱酸化中には、ＳＯＩウェーハ１のＳＯＩ層５側の表面にシリコン酸化膜６ａが成長する。
ＳＯＩウェーハ１の裏面酸化膜２側でもシリコン酸化膜６ｂが成長するが、その膜の成長はごくわずかである。これは、シリコンの酸化速度が時間の平方根に比例するためである。すなわち、ＳＯＩウェーハ１の裏面には既に酸化膜２が形成されていることから、デバイス形成用のシリコン酸化膜をＳＯＩウェーハに形成するための熱酸化を始める時点で、ＳＯＩウェーハ１の表面であるＳｉからなるＳＯＩ層５と、裏面であるＳｉＯ２からなる裏面酸化膜２とは、当初のＳｉ面からの経過した酸化時間が異なっている。そのため、ＳＯＩウェーハ１を酸化性雰囲気下で熱酸化すると、ＳＯＩウェーハ１の表面は急激にシリコン酸化膜６ａが成長するのに対して、裏面のシリコン酸化膜６ｂは殆ど成長しないのである。
そして、熱酸化処理前に反りが殆どなかったＳＯＩウェーハに表裏面でそれぞれシリコン酸化膜６ａ、６ｂが違った厚さに成長するので、シリコン酸化膜の体積膨張によりＳＯＩウェーハが反り、ＳＯＩウェーハの応力バランスをとるためＳｉ−ＳｉＯ２界面にズレが発生する。
そしてそのまま室温にまで冷却されると、Ｓｉ−ＳｉＯ２界面のズレがＳＯＩウェーハ１を反ったままの状態に固定してしまう。そのため、工程（Ａ）の熱酸化処理後に本発明では工程（Ｂ）を施す。
工程（Ｂ）では、工程（Ａ）の熱酸化処理後に、熱処理炉（不図示）内の雰囲気を非酸化性雰囲気に切替え、さらに熱酸化処理の温度から炉内温度を下げずにそのまま昇温し、熱酸化処理の温度よりも高い温度で熱処理を施す。
このように、ＳＯＩウェーハ１を使用し、ＳＯＩ層５の表面にデバイス形成用のシリコン酸化膜６ａを形成する際、工程（Ａ）の熱酸化処理後に、さらに熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理工程（Ｂ）を施すことにより、裏面に厚い酸化膜２が存在していても、粘性流動によりＳｉ−ＳｉＯ２界面が動いて、ＳＯＩウェーハ１の内部応力を緩和することができるので、Ｓｉ−ＳｉＯ２界面のズレによって保存されるＳＯＩウェーハの反りを抑制でき、後のデバイス製造における露光不良や吸着不良が低減され、デバイス製造の歩留を向上させることができる。
この工程（Ｂ）において、非酸化性雰囲気での熱処理温度を１０００℃よりも高温とすることが好ましい。
このような高温で反ってしまったＳＯＩウェーハを熱処理することで、Ｓｉ−ＳｉＯ２界面での粘性流動を確実に生じさせることができ、より確実にＳＯＩウェーハ中の内部応力を緩和することができる。
さらに、工程（Ｂ）において使用される非酸化性雰囲気は、アルゴン又は窒素を主要成分とする雰囲気を使用するのが好ましい。
このような雰囲気を使用することにより、さらに意図せずして酸化膜が成長することなく、簡単かつ安価にＳＯＩウェーハの反りを解消できる。この場合、アルゴン又は窒素単独でもよいし、これらを混合した雰囲気としてもよい。あるいは、アルゴン、窒素に、シリコンに対し不活性のガスを混合するようにしてもよい。
このような本発明であれば、ＳＯＩウェーハとしてその裏面に５００ｎｍ以上の厚さの酸化膜を有するものを使用しても、ＳＯＩウェーハの熱酸化処理で発生したＳｉ−ＳｉＯ２界面のズレを粘性流動により動かし、内部応力を十分に緩和することができるので、ＳＯＩウェーハの反りを抑制できる。
なお、本発明の第１実施形態として、熱処理の効率化を図るため、酸化性雰囲気で熱酸化処理を施す工程（Ａ）から、非酸化性雰囲気の熱処理を施す工程（Ｂ）までを同じ熱処理炉で降温することなく連続してＳＯＩウェーハに処理を施した。しかし、工程（Ａ）から工程（Ｂ）に移る際、別の熱処理炉を使用したい場合は、ＳＯＩウェーハを工程（Ａ）で使用した熱処理炉から取出して、室温にまで降温してから工程（Ｂ）で使用する熱処理炉に移して、非酸化性雰囲気の熱処理を施してもよい。
工程（Ａ）での熱酸化処理後のＳＯＩウェーハを室温にまで冷却すると、界面のズレが保存されて反りのあるＳＯＩウェーハとなるが、工程（Ｂ）の例えば１０００℃よりも高温の非酸化性雰囲気で熱処理を施せば、粘性流動によりＳｉ−ＳｉＯ２界面が動いて、内部応力を緩和でき、ＳＯＩウェーハの反りを解消することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、２及び比較例１、２）
表１に示す条件でＳＯＩウェーハ１の製造を行った。その後、製造されたＳＯＩウェーハにデバイス形成用のシリコン酸化膜を形成した。その結果、ＳＯＩウェーハの反りも併せて表１に示した。これにつき、以下に説明する。
Figure 2008300435
＜ＳＯＩウェーハの製造＞
まず、ＳＯＩ層となるボンドウェーハとして直径２００ｍｍ、ｐ型、抵抗率１０Ωｃｍのシリコン単結晶ウェーハを準備し、ベースウェーハとして、直径２００ｍｍ、ｐ型、抵抗率１０Ωｃｍのシリコン単結晶ウェーハを準備した。
次にボンドウェーハとベースウェーハをそれぞれ熱酸化し、全面にシリコン酸化膜を形成した。ここでは、裏面酸化膜の厚さの違いによる効果を比較するため、実施例１、比較例１では、ベースウェーハに３０００ｎｍ、実施例２、比較例２では、ベースウェーハに７００ｎｍの厚さのシリコン酸化膜を形成した。これらのシリコン酸化膜でベースウェーハの裏面に残ったものは、ＳＯＩウェーハの裏面酸化膜となる。ボンドウェーハには、いずれの例でも２００ｎｍの酸化膜を形成した。
次に、ボンドウェーハの貼り合わせ面側から表１に記載の条件でイオン注入層を形成し、その後、上記ベースウェーハとシリコン酸化膜を介して貼り合わせて、剥離熱処理を施し、ＢＯＸ層４上に薄いＳＯＩ層が形成された。続いて、ＳＯＩ層のダメージ除去のため、表１に記載の条件で犠牲酸化処理を行い、ＳＯＩウェーハ１を製造した。
この時点で、製造された各ＳＯＩウェーハの反りをフラットネス測定機により測定したところ、いずれも４０μｍ程度であった。
＜デバイス形成用シリコン酸化膜の形成＞
実施例、比較例のＳＯＩウェーハ共に、熱酸化処理を酸化性雰囲気１０００℃で１時間のｗｅｔ酸化で行い、ＳＯＩ層の表面に２００ｎｍのシリコン酸化膜を形成した。
比較例は、ここで熱処理炉から取出し、その反り量を測定した。
実施例１では、本発明を実施するため、１０００℃のｗｅｔ酸化後、そのままの温度で同じ熱処理炉内を酸化性雰囲気から非酸化性雰囲気であるアルゴンに切替えて１１００℃まで昇温し、その温度で２時間の熱処理を施した。そして、熱処理炉から取出し、その反り量を測定した。
また、実施例２では、シリコン酸化膜を形成した熱処理炉とは別途に用意した熱処理炉を使用し、非酸化性雰囲気である窒素で満たされているもので、１１００℃、２時間の熱処理をシリコン酸化膜が形成されたＳＯＩウェーハに施した。この場合、酸化性の熱処理炉から非酸化性の熱処理炉に移す際に、ＳＯＩウェーハは一度室温にまで冷却されている。そして、熱処理炉から取出し、その反り量を測定した。
実施例１、２及び比較例１、２の方法で作製されたシリコン酸化膜の形成されたＳＯＩウェーハの反り量と、ＳＯＩ層に形成されたシリコン酸化膜の膜厚、裏面酸化膜の膜厚を表１に記載した。
この結果、ＳＯＩ層にはともに２００ｎｍのシリコン酸化膜が形成され、裏面には、裏面酸化を３０００ｎｍで形成した実施例１、比較例１では、犠牲酸化処理のエッチングで２００ｎｍ減少した後、デバイス用熱酸化では７ｎｍしか成長していなかった。このように、厚い裏面酸化膜を有するＳＯＩウェーハにシリコン酸化膜を成長させると、ＳＯＩウェーハの表裏面でその成長具合が異なっているのがわかる。
また、実施例１と実施例２を比較しても、裏面酸化膜の厚さが厚いほど、裏面にシリコン酸化膜が成長しづらいこともわかる。
そして、実施例と比較例を対比すると、シリコン酸化膜を形成した後のＳＯＩウェーハの反り量は、本発明の熱処理を施した実施例の方が、より少ない結果が得られていることがわかる。
これにより、裏面に厚い酸化膜を有するＳＯＩウェーハに対してＳＯＩ層の表面にシリコン酸化膜を形成するには、熱酸化処理後に、さらに熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施すことにより、ＳＯＩウェーハの内部応力を緩和することができるので、ＳＯＩウェーハの反りを抑制できている。従って、後のデバイス製造における露光不良や吸着不良が低減され、デバイス製造の歩留を向上させることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係るＳＯＩウェーハのシリコン酸化膜形成方法の第１実施形態を説明するための図である。 第１実施形態におけるＳＯＩウェーハの反りの様子を説明するための図である。
符号の説明
１…ＳＯＩウェーハ、 ２…裏面酸化膜、 ３…ベースウェーハ、
４…ＢＯＸ層（埋め込み絶縁層）、 ５…ＳＯＩ層、 ６ａ、６ｂ…シリコン酸化膜。

Claims (4)

  1. 少なくとも、裏面に酸化膜を有するＳＯＩウェーハに熱酸化処理を施してＳＯＩ層の表面にシリコン酸化膜を形成するＳＯＩウェーハのシリコン酸化膜形成方法において、
    前記熱酸化処理後に、さらに前記熱酸化処理の温度よりも高温の非酸化性雰囲気で熱処理を施すことを特徴とするＳＯＩウェーハのシリコン酸化膜形成方法。
  2. 前記非酸化性雰囲気での熱処理温度を、１０００℃よりも高温とすることを特徴とする請求項１に記載のＳＯＩウェーハのシリコン酸化膜形成方法。
  3. 前記非酸化性雰囲気としてアルゴン又は窒素を主要成分とする雰囲気を使用することを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハのシリコン酸化膜形成方法。
  4. 前記ＳＯＩウェーハとしてその裏面に５００ｎｍ以上の厚さの酸化膜を有するものを使用することを特徴とする請求項１乃至請求項３のいずれか１項に記載のＳＯＩウェーハのシリコン酸化膜形成方法。
JP2007142338A 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法 Active JP5183969B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007142338A JP5183969B2 (ja) 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法
US12/450,955 US8053334B2 (en) 2007-05-29 2008-04-25 Method for forming silicon oxide film of SOI wafer
EP08751626.6A EP2151851B1 (en) 2007-05-29 2008-04-25 Method for forming silicon oxide film of soi wafer
PCT/JP2008/001101 WO2008149487A1 (ja) 2007-05-29 2008-04-25 Ｓｏｉウェーハのシリコン酸化膜形成方法
KR1020097024708A KR101488667B1 (ko) 2007-05-29 2008-04-25 Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
CN200880014803A CN101730925A (zh) 2007-05-29 2008-04-25 Soi晶片的硅氧化膜形成方法
TW97115752A TWI474397B (zh) 2007-05-29 2008-04-29 Method for forming silicon oxide film of SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007142338A JP5183969B2 (ja) 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法

Publications (2)

Publication Number Publication Date
JP2008300435A true JP2008300435A (ja) 2008-12-11
JP5183969B2 JP5183969B2 (ja) 2013-04-17

Family

ID=40093321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007142338A Active JP5183969B2 (ja) 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法

Country Status (7)

Country Link
US (1) US8053334B2 (ja)
EP (1) EP2151851B1 (ja)
JP (1) JP5183969B2 (ja)
KR (1) KR101488667B1 (ja)
CN (1) CN101730925A (ja)
TW (1) TWI474397B (ja)
WO (1) WO2008149487A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091670A1 (ja) * 2012-12-14 2014-06-19 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
US9064971B2 (en) * 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
CN103943547B (zh) * 2013-01-23 2017-02-08 中国科学院上海微系统与信息技术研究所 基于增强吸附来制备绝缘体上材料的方法
FR3003684B1 (fr) 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2020149046A1 (ja) * 2019-01-16 2020-07-23 株式会社村田製作所 キャビティを有するシリコン基板及び該シリコン基板を用いたキャビティｓｏｉ基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634624A (ja) * 1986-06-25 1988-01-09 Sony Corp 半導体装置の製造方法
JPH02248045A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
JPH05226620A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JPH07153835A (ja) * 1993-11-26 1995-06-16 Nippondenso Co Ltd 接合式ｓｏｉ半導体装置及びその製造方法
JPH08222715A (ja) * 1995-02-16 1996-08-30 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法
JPH1074922A (ja) * 1996-07-05 1998-03-17 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433935A (en) * 1987-07-29 1989-02-03 Seiko Instr & Electronics Formation of silicon oxide film
EP0444943B1 (en) 1990-02-28 1997-05-21 Shin-Etsu Handotai Company Limited A method of manufacturing a bonded wafer
JPH0680624B2 (ja) 1990-02-28 1994-10-12 信越半導体株式会社 接合ウエーハの製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH11345954A (ja) 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4802624B2 (ja) 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634624A (ja) * 1986-06-25 1988-01-09 Sony Corp 半導体装置の製造方法
JPH02248045A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
JPH05226620A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JPH07153835A (ja) * 1993-11-26 1995-06-16 Nippondenso Co Ltd 接合式ｓｏｉ半導体装置及びその製造方法
JPH08222715A (ja) * 1995-02-16 1996-08-30 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法
JPH1074922A (ja) * 1996-07-05 1998-03-17 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091670A1 (ja) * 2012-12-14 2014-06-19 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2014120587A (ja) * 2012-12-14 2014-06-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US9337080B2 (en) 2012-12-14 2016-05-10 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
CN101730925A (zh) 2010-06-09
EP2151851B1 (en) 2016-11-23
US20100112824A1 (en) 2010-05-06
JP5183969B2 (ja) 2013-04-17
KR20100017407A (ko) 2010-02-16
KR101488667B1 (ko) 2015-02-02
TWI474397B (zh) 2015-02-21
EP2151851A1 (en) 2010-02-10
WO2008149487A1 (ja) 2008-12-11
TW200903640A (en) 2009-01-16
US8053334B2 (en) 2011-11-08
EP2151851A4 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP5183969B2 (ja) Ｓｏｉウェーハのシリコン酸化膜形成方法
TWI795293B (zh) 工程基板結構
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2016203677A1 (ja) Ｓｏｉウェーハの製造方法
JP5280015B2 (ja) Ｓｏｉ基板の製造方法
TWI582911B (zh) 製造絕緣體上矽之晶圓之方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
EP2804202B1 (en) Method for manufacturing a thermally oxidized heterogeneous composite substrate
JP2007095951A (ja) 半導体基板およびその製造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP2011176097A (ja) 貼り合わせｓｏｉウェーハ及びその製造方法
JP2004071939A (ja) 半導体装置及びその製造方法
JP2010171282A (ja) 半導体基板及びその製造方法、並びにＳｉ−ＳｉＧｅ積層体
KR20080020389A (ko) Ｓｏｉ 웨이퍼 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5183969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250