JPH0680624B2 - 接合ウエーハの製造方法 - Google Patents

接合ウエーハの製造方法

Info

Publication number
JPH0680624B2
JPH0680624B2 JP2045776A JP4577690A JPH0680624B2 JP H0680624 B2 JPH0680624 B2 JP H0680624B2 JP 2045776 A JP2045776 A JP 2045776A JP 4577690 A JP4577690 A JP 4577690A JP H0680624 B2 JPH0680624 B2 JP H0680624B2
Authority
JP
Japan
Prior art keywords
wafer
bonded
oxide film
wafers
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2045776A
Other languages
English (en)
Other versions
JPH03250615A (ja
Inventor
辰夫 伊藤
正己 中野
泰章 中里
時男 武井
敦雄 内山
克夫 吉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2045776A priority Critical patent/JPH0680624B2/ja
Priority to EP91301680A priority patent/EP0444943B1/en
Priority to DE1991626153 priority patent/DE69126153T2/de
Publication of JPH03250615A publication Critical patent/JPH03250615A/ja
Publication of JPH0680624B2 publication Critical patent/JPH0680624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2枚のウエーハを接合一体化して成る接合ウ
エーハを製造方法、特に反りの無い平坦度の高い接合ウ
エーハを得ることができる製造方法に関する。
(従来の技術) 従来、誘電体基板上に単結晶半導体薄膜を形成する方法
としては、単結晶サファイア基板上に単結晶シリコン
(Si)膜等をエピタキシャル成長させる技術が良く知ら
れているが、この技術においては、基板誘電体と気相成
長されるシリコン単結晶との間に格子定数の不一致があ
るため、シリコン気相成長層に多数の結晶欠陥が発生
し、このために該技術は実用性に乏しい。
又、シリコン基板表面上に熱酸化膜を形成し、この熱酸
化膜上に多結晶状若しくはアモルファス状のシリコン膜
を被着し、これに電子線或いはレザー光線等のエネルギ
ービームを線状に、且つ一方向に照射して該シリコン膜
を線状に融解、冷却及び固化することによって、全体を
単結晶の薄膜とする技術も良く知られている。
ところで、熱酸化膜上のシリコン多結晶膜をレーザー光
線等で単結晶膜化する技術は、例えば特公昭62-34716号
公報に開示されている。この技術においては、単結晶シ
リコン基板の端部にこれと一体に連続する単結晶突部を
設け、これを核として多結晶膜の単結晶化を試みている
が、溶融シリコンの酸化膜との相互作用によって部分的
には単結晶化は可能であるが、実用に耐え得るシリコン
単結晶薄膜は得難いのが実情である。
そこで、近年、SOI(Si On Insulation)構造の接合ウ
エーハが特に注目されるに至った。
第3図(a)〜(d)に斯かるSi接合ウエーハの製造方
法の一例をその工程順に示すが、第3図(a)に示すよ
うに素子成形面となるべきSi単結晶の半導体ウエーハ
(以下、ボンドウエーハと称す)101とベース材となる
べき同じくSi単結晶の半導体ウエーハ(以下、ベースウ
エーハと称す)102とを用意し、一方のボンドウエーハ1
01を熱酸化処理してその全表面にSiO2の薄い酸化膜103
を形成する。
次に、第3図(b)に示すように2枚のウエーハ101,10
2を重ね合わせ、これらウエーハ101,102を所定温度(例
えば、500℃)に加熱してこれらを接着する。その後、
第3図(c)に示すようにボンドウエーハ101の表面を
研磨(図示のハッチング部分は研磨によって切除される
部分を示す)してこれを例えば数μmの厚さに薄膜化す
ることによって第3図(d)に示す接合ウエーハ105を
得る。
(発明が解決しようとする課題) ところで、Si単結晶の熱膨張率(熱収縮率)はSiO2のそ
れよりも大きいため、第3図(b)に示すように両ウエ
ーハ101,102を重ねてこれらを加熱して接着した後に冷
却すると、第3図(c)の両ウエーハ101,102内には、
これらウエーハ101,102と酸化膜103との熱収縮率の違い
に基づく残留応力(引張応力)が蓄積される。従って、
第3図(d)に示すようにボンドウエーハ101の表面を
研磨してこれを薄膜化すると、ボンドウエーハ101の残
留応力は無視し得る程小さくなるため、ベースウエーハ
102は酸化膜103に近い部位に蓄積された残留応力によっ
て変形する(即ち、酸化膜103の無い下面側がより大き
く収縮する)ため、接合ウエーハ105は全体として表面
側が凸面となるように反ってしまい、その反りは100〜2
00μmに達する。
そして、上記のように接合ウエーハ105が反ると、更に
ボンドウエーハ101を薄層化する必要がある場合、当該
接合ウエーハ105を研磨具の定盤に吸着又はワックス貼
着するに際し、該接合ウエーハ105の適正な保持が困難
となったり、薄層化を完了した後のホトソリ工程におい
て、当該接合ウエーハ105が各種ウエーハステージへの
吸着やレジスト膜上への回路パターン露光の不具合の原
因となる。
そこで、少なくとも一方のウエーハに接合ウエーハの反
り方向とは反対方向の反りを予め与えておく方法が提案
されているが、この方法によっても接合ウエーハの反り
を完全に無くすことは不可能である。
本発明は上記問題に鑑みてなされたもので、その目的と
する処は、ボンドウエーハが薄膜化された状態で反りの
無い平坦度の高い接合ウエーハを得ることができる接合
ウエーハの製造方法を提供することにある。
(課題を解決するための手段) 上記目的を達成すべく本発明は、2枚のウエーハの何れ
か一方の少なくとも一方の表面に酸化膜を形成し、該ウ
エーハを前記酸化膜が中間層になるようにして他方のウ
エーハに重ね合わせ、両ウエーハを所定温度に加熱して
両者を接着した後、これらウエーハを熱酸化処理してそ
の全表面に酸化膜を形成し、一方のウエーハ、好ましく
は、接合前に酸化膜を形成したウエーハの表面を研磨し
てこれを薄膜化することによって接合ウエーハを得るよ
うにしたことをその特徴とする。
而して、本接合ウエーハを半導体素子、例えば半導体集
積回路素子の基板とする場合には、薄膜化されるウエー
ハは当該半導体素子の特性に応じた物理的又は電気的諸
特性を満足するよう選ばれる。尚、接合後の熱酸化膜の
厚さとしては、接合部の酸化膜のそれに近い値が好まし
い。
(作用) 本発明によれば、上層のウエーハ(ボンドウエーハ)を
研磨してこれを薄膜化した時点で他方のウエーハ(ベー
スウエーハ)の上下面は酸化膜によって被われるため、
該ウエーハの上下面における熱収縮量は略同一となって
(即ち、残留応力分布は上下面において略等しくなっ
て)、当該ウエーハの撓み変形が防がれ、この結果、反
りの無い平坦度の高い接合ウエーハが得られる。
(実施例) 以下に本発明の一実施例を添付図面に基づいて説明す
る。
第1図(a)〜(e)は本発明に係る製造方法をその工
程順に示す説明図、第2図は本発明によって得られた接
合ウエーハの反りの実測結果を従来法によって得られた
接合ウエーハのそれとの対比において示したグラフであ
る。
先ず、本発明に係る接合ウエーハの製造方法を第1図
(a)〜(e)に基づいて説明するに、第1図(a)に
示すように素子形成面となるべき単結晶の片面鏡面Siウ
エーハ(以下、ボンドウエーハと称す)1を酸化処理し
てその鏡面の全表面に厚さ約1μmのSiO2酸化膜3を形
成し、このボンドウエーハ1の他に、ベース材となるべ
き同じく単結晶の片面鏡面Siウエーハ(以下、ベースウ
エーハを称す)を用意する。
次に、第1図(b)に示すように、ベースウエーハ2の
上にボンドウエーハ1を重ね合わせ、これらウエーハ1,
2をN2雰囲気中で約500℃に加熱して両者を接着する。そ
して、接合一体化されたウエーハ1,2を酸化性雰囲気中
で約1100℃の温度で約120分間だけ熱酸化処理すること
によって、第1図(c)に示すように両ウエーハ1,2の
全表面に厚さ約500nmのSiO2酸化膜4を形成する。
次に、上記接合一体化されたウエーハ1,2は冷却されて
第1図(d)に示すようにその上層のボンドウエーハ1
の表面が所定の研磨代(例えば、3μm)を残して所定
の厚さt1(例えば、6μm)になるまでプレ研磨(1次
研磨)されるが、前述のようにSi単結晶から成るウエー
ハ1,2の熱収縮率(熱膨張率)の方がSiO2酸化膜3,4のそ
れよりも大きいため、ウエーハ1,2を冷却した時点でこ
れらウエーハ1,2内には残留応力が蓄積される。
然るに、本実施例では、上記プレ研磨が終了した時点で
ベースウエーハ2の上下面は略同一厚さ(約1μm)の
酸化膜3,4によって被われるため、該ベースウエーハ2
の上下面における残留応力分布が略等しくなり、上下面
の熱収縮量が略同一となって当該ベースウエーハ2の撓
み変形が防がれる。
ところで、前述のようにプレ研磨された厚さt1のボンド
ウエーハ1(第1図(d)参照)は、2次研磨によって
厚さt2(例えば、3μm)まで研磨されて薄膜化され、
これによって第1図(e)に示すような接合ウエーハ5
が得られる。
而して、以上の工程を経て得られる接合ウエーハ5にあ
っては、その厚さの大部分を占めるベースウエーハ2の
撓み変形が前述のように防がれるため、該接合ウエーハ
5は反りの無い平坦度の高いものとなり、次工程以降に
おける当該接合ウエーハ5の真空吸着が確実に行なわれ
る等の効果が得られる。
ここで、本発明方法によって得られた50枚の接合ウエー
ハに対して行なった反りの実測結果を第2図に実線の折
れ線にて示す。尚、第2図中、横軸は接合ウエーハNo.
(No.1〜No.50)、縦軸はプレ研磨前後の反りの変化量
をそれぞれ示している。又、従来法によって得られた50
枚の接合ウエーハに対して行なった反りの実測結果(同
じくプレ研磨前後の反りの変化量の実測結果)を破線の
折れ線にて示す。
第2図に示す結果によれば、従来法によって得られた接
合ウエーハの反りの変化量の平均値R′がR′=87μm
であるのに対し、本発明方法によって得られた接合ウエ
ーハの反りの変化量の平均値RはR=−3μmとなって
殆んど無視し得る程小さく、このことによって本発明方
法の効果が実証されている。
尚、以上の実施例では、全面に亘って酸化膜が形成され
たボンドウエーハをベースウエーハに重ね合わせるよう
にしたが、一方の面に酸化膜を形成して成るボンドウエ
ーハを酸化膜が中間層になるようにしてベースウエーハ
に重ね合わせ、或いは酸化膜を全面又は片面に形成して
成るベースウエーハに、酸化膜を形成していないボンド
ウエーハを重ねるようにしても、前記と同様の効果が得
られることは勿論である。
ところで、ベースウエーハの両面を熱酸化処理し、鏡面
側が対峙するようにしてこれにボンドウエーハを接合
し、更に熱処理等でこの接合を強化した後、ボンドウエ
ーハを薄膜化すれば、薄膜化の途中において接合ウエー
ハに反りの発生は殆んど見られない。尚、これに関して
実験の詳細は省略するが、実測される反りは第2図に示
す結果と略同一であって、略零に近い値となる。
(発明の効果) 以上の説明で明らかな如く、本発明によれば、上層のウ
エーハ(ボンドウエーハ)を研磨してこれを薄膜化した
時点で他方のウエーハ(ベースウエーハ)の上下面は酸
化膜によって被われるため、該ウエーハの上下面におけ
る熱収縮量は略同一となって(即ち、残留応力分布は上
下面において略等しくなって)、当該ウエーハの撓み変
形が防がれ、この結果、ボンドウエーハが薄膜化された
状態で反りの無い平坦度の高い接合ウエーハが得られる
という効果が得られる。。
【図面の簡単な説明】
第1図(a)〜(e)は本発明に係る製造方法をその工
程順に示す説明図、第2図は本発明によって得られた接
合ウエーハの反りの実測結果を従来法によって得られた
接合ウエーハのそれとの対比において示したグラフ、第
3図(a)〜(d)は従来の製造方法をその工程順に示
す説明図である。 1…ボンドウエーハ(上層のウエーハ)、2…ベースウ
エーハ、3,4…酸化膜、5…接合ウエーハ。
フロントページの続き (72)発明者 中里 泰章 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 武井 時男 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 吉沢 克夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】2枚の鏡面ウエーハの何れか一方の少なく
    とも鏡面である一方の表面に酸化膜を形成し、該ウエー
    ハを前記酸化膜が中間層になるようにして他方のウエー
    ハの鏡面表面に重ね合わせ、両ウエーハを所定温度に加
    熱して両者を接着した後、これらウエーハを熱酸化処理
    してその全表面に酸化膜を形成し、一方のウエーハの表
    面を研磨してこれを薄膜化することによって接合ウエー
    ハを得るようにしたことを特徴とする接合ウエーハの製
    造方法。
  2. 【請求項2】2枚の鏡面ウエーハの何れか一方の両面に
    酸化膜を形成し、これら両鏡面ウエーハを互いに鏡面表
    面が対峙するよう重ね合わせ、両鏡面ウエーハを所定温
    度に加熱して両者を接着した後、酸化膜を形成しなかっ
    た方の鏡面ウエーハを接合部の背面から薄膜化すること
    によって接合ウエーハを得るようにしたことを特徴とす
    る接合ウエーハの製造方法。
JP2045776A 1990-02-28 1990-02-28 接合ウエーハの製造方法 Expired - Lifetime JPH0680624B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2045776A JPH0680624B2 (ja) 1990-02-28 1990-02-28 接合ウエーハの製造方法
EP91301680A EP0444943B1 (en) 1990-02-28 1991-02-28 A method of manufacturing a bonded wafer
DE1991626153 DE69126153T2 (de) 1990-02-28 1991-02-28 Verfahren zur Herstellung von verbundenen Halbleiterplättchen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045776A JPH0680624B2 (ja) 1990-02-28 1990-02-28 接合ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JPH03250615A JPH03250615A (ja) 1991-11-08
JPH0680624B2 true JPH0680624B2 (ja) 1994-10-12

Family

ID=12728698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045776A Expired - Lifetime JPH0680624B2 (ja) 1990-02-28 1990-02-28 接合ウエーハの製造方法

Country Status (1)

Country Link
JP (1) JPH0680624B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149487A1 (ja) 2007-05-29 2008-12-11 Shin-Etsu Handotai Co., Ltd. Soiウェーハのシリコン酸化膜形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JP3422225B2 (ja) * 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
JP4582299B2 (ja) * 2004-07-09 2010-11-17 凸版印刷株式会社 ステンシルマスクの製造方法
US7902039B2 (en) 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP2010188489A (ja) * 2009-02-20 2010-09-02 Covalent Materials Corp 接合ウェーハの製造方法
JP5418564B2 (ja) 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせsoiウェーハの反りを算出する方法、及び貼り合わせsoiウェーハの製造方法
JP5821828B2 (ja) 2012-11-21 2015-11-24 信越半導体株式会社 Soiウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229855A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置の製造方法
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
JPH02181469A (ja) * 1989-01-05 1990-07-16 Fujitsu Ltd 半導体基板の製造方法
JPH0344912A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229855A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置の製造方法
JPH01302740A (ja) * 1988-05-30 1989-12-06 Toshiba Corp 誘電体分離半導体基板およびその製造方法
JPH02181469A (ja) * 1989-01-05 1990-07-16 Fujitsu Ltd 半導体基板の製造方法
JPH0344912A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149487A1 (ja) 2007-05-29 2008-12-11 Shin-Etsu Handotai Co., Ltd. Soiウェーハのシリコン酸化膜形成方法
US8053334B2 (en) 2007-05-29 2011-11-08 Shin-Etsu Handotai Co., Ltd. Method for forming silicon oxide film of SOI wafer

Also Published As

Publication number Publication date
JPH03250615A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
JPH04116816A (ja) 接合ウェーハ及びその製造方法
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPH07118505B2 (ja) 誘電体分離基板の製造方法
JPH0680624B2 (ja) 接合ウエーハの製造方法
EP1706903A1 (en) Isotopically pure silicon-on-insulator wafers and method of making same
JPH098124A (ja) 絶縁分離基板及びその製造方法
JP3048754B2 (ja) 半導体基板
JP2003068593A (ja) 半導体積層基板およびその製造方法
JP3030545B2 (ja) 接合ウエーハの製造方法
JPH03250617A (ja) 接合ウエーハの製造方法
JPH029450B2 (ja)
JP2754295B2 (ja) 半導体基板
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JP3518083B2 (ja) 基板の製造方法
JPS60254609A (ja) 半導体装置の製造方法
JPH07112007B2 (ja) 誘電体分離基板およびその製造方法
JPH0574667A (ja) 半導体装置の製造方法
JPH0350817A (ja) Soi基板の製造方法
JPH0334531A (ja) 半導体基板
JP2532252B2 (ja) Soi基板の製造方法
JPH0797555B2 (ja) Soi基板の製造方法
JPH0616537B2 (ja) 半導体基体の製造方法
JPH0621409A (ja) 半導体基体の製造方法
JPH08222625A (ja) 誘電体分離基板の製造方法
JPS5860697A (ja) シリコン単結晶膜形成法