JPH029450B2 - - Google Patents
Info
- Publication number
- JPH029450B2 JPH029450B2 JP57223050A JP22305082A JPH029450B2 JP H029450 B2 JPH029450 B2 JP H029450B2 JP 57223050 A JP57223050 A JP 57223050A JP 22305082 A JP22305082 A JP 22305082A JP H029450 B2 JPH029450 B2 JP H029450B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- sin
- internal stress
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 60
- 238000010438 heat treatment Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明はスパツタリング法によつて窒化シリコ
ン（以下SiNと略記する）膜を作成するための製
造方法に関するものである。
ン（以下SiNと略記する）膜を作成するための製
造方法に関するものである。
〈従来技術〉
近年SiN膜は、集積回路素子における選択酸化
時のマスクとして、或いは表面保護膜等として広
く利用されている。従来から用いられているこれ
等のSiN膜は、通常各種CVD法によつて作成さ
れるが、低温で作成された膜は膜密度が低く、ま
た膜作成後の熱処理で膜の内部応力が大きく変化
したり、なかには被着されるべき基板から剥離し
て所期の目的を達成し得ない事態がしばしば生じ
ていた。
時のマスクとして、或いは表面保護膜等として広
く利用されている。従来から用いられているこれ
等のSiN膜は、通常各種CVD法によつて作成さ
れるが、低温で作成された膜は膜密度が低く、ま
た膜作成後の熱処理で膜の内部応力が大きく変化
したり、なかには被着されるべき基板から剥離し
て所期の目的を達成し得ない事態がしばしば生じ
ていた。
SiN膜を上述のように選択酸化時のマスクや、
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作成した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子のデバイス間に介挿する絶縁層とし
ては、上記従来方法によつて作成したSiN膜では
問題がある。
１〜２層程度の比較的少ない積層構造からなる多
層配線用の層間絶縁膜として利用している限りで
は、上記のような従来方法によつて作成した膜で
も利用することができる。しかし集積度の飛躍的
な向上のもとに開発が進められている積層高密度
集積回路素子のデバイス間に介挿する絶縁層とし
ては、上記従来方法によつて作成したSiN膜では
問題がある。
即ち第１図は従来から提案されている積層高密
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコン膜を単結晶化する。単結晶化した領域
にＰ或いはＮ型の不純物を導入して回路素子２２
を作成し、第２層目デバイス２０を作成する。同
様に第２層目デバイス２０上にも絶縁膜を介して
順次集積回路デバイスを積層し、少なくとも５層
以上にデバイスを積層して非常に集積度の高い三
次元回路素子とする。
度集積回路素子の断面図で、実際には更に多層に
積層されるが、図が複雑になるのを避けるため集
積回路デバイス１０，２０を２層に積層した例を
示す。シリコン基板１１に不純物拡散領域１２，
１２等を作成し、適宜配線１３によつて電気的接
続を施こした第１層目のデバイス１０上に、第２
デバイス２０を積層するが、両デバイス１０，２
０間にはデバイス間の電気的絶縁を図るために絶
縁膜３０を介挿する。回路を作成した第１層目デ
バイス１０上に絶縁膜３０を被着した後、第２層
目デバイス２０のためのポリシリコン膜２１を形
成し、該ポリシリコン膜２１内の一部の領域にレ
ーザー光を照射してレーザーアニールによつてポ
リシリコン膜を単結晶化する。単結晶化した領域
にＰ或いはＮ型の不純物を導入して回路素子２２
を作成し、第２層目デバイス２０を作成する。同
様に第２層目デバイス２０上にも絶縁膜を介して
順次集積回路デバイスを積層し、少なくとも５層
以上にデバイスを積層して非常に集積度の高い三
次元回路素子とする。
上記積層高密度集積回路素子において、デバイ
ス間に介挿する絶縁膜は順次デバイスを積層して
ゆく過程で熱処理やその他の作業環境に晒しても
変形したりデバイス表面から剥離してはならな
い。そのためにはデバイス表面に作成した絶縁膜
は内部応力が小さくなければならない。内部応力
が大きい場合には薄膜自体が変形するばかりでな
く、基板側のシリコンにも欠陥を生じさせる惧れ
がある。このような絶縁膜の内部応力によつて生
じる基板のソリや変形は、多層に積層する過程で
の不都合だけではなく、各層に回路素子を製造す
る工程においても大きな問題になる。
ス間に介挿する絶縁膜は順次デバイスを積層して
ゆく過程で熱処理やその他の作業環境に晒しても
変形したりデバイス表面から剥離してはならな
い。そのためにはデバイス表面に作成した絶縁膜
は内部応力が小さくなければならない。内部応力
が大きい場合には薄膜自体が変形するばかりでな
く、基板側のシリコンにも欠陥を生じさせる惧れ
がある。このような絶縁膜の内部応力によつて生
じる基板のソリや変形は、多層に積層する過程で
の不都合だけではなく、各層に回路素子を製造す
る工程においても大きな問題になる。
即ちシリコン基板に集積回路を作り込む際数回
のパターン露光が行われるが、その際シリコン基
板に20μｍのソリが生じていると露光装置の真空
チヤツクによるシリコン基板の保持が不完全にな
り、位置ずれの原因になつて製品の歩留りを著し
く低下させる。積層高密度集積回路素子では５層
以上ものデバイスの積層が考えられており、例え
ば４インチ径、500μｍ厚のシリコン基板を利用
して各層1μｍ厚で絶縁膜としてSiN膜を堆積する
ことを考えると、SiN膜の内部応力は１×
109dyn／cm2以下でなければ、基板のソリを20μｍ
以下にして露光装置に適正に保持しながら回路素
子を製造することは困難である。
のパターン露光が行われるが、その際シリコン基
板に20μｍのソリが生じていると露光装置の真空
チヤツクによるシリコン基板の保持が不完全にな
り、位置ずれの原因になつて製品の歩留りを著し
く低下させる。積層高密度集積回路素子では５層
以上ものデバイスの積層が考えられており、例え
ば４インチ径、500μｍ厚のシリコン基板を利用
して各層1μｍ厚で絶縁膜としてSiN膜を堆積する
ことを考えると、SiN膜の内部応力は１×
109dyn／cm2以下でなければ、基板のソリを20μｍ
以下にして露光装置に適正に保持しながら回路素
子を製造することは困難である。
〈発明の目的〉
本発明は上記従来の製造方法によつて作成した
SiN膜の問題点に鑑みてなされたもので、内部応
力の小さい熱的に安定なSiN膜をスパツタリング
法で得ることができる製造方法を提供することで
ある。
SiN膜の問題点に鑑みてなされたもので、内部応
力の小さい熱的に安定なSiN膜をスパツタリング
法で得ることができる製造方法を提供することで
ある。
〈実施例〉
マグネトロンスパツタリング装置の反応槽に設
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiN膜を堆積すべき
集積回路デバイス基板をセツトする。集積回路デ
バイス基板をセツトした電極は加熱手段を備え、
SiN膜の堆積にあたつて基板を加熱保持する。
けられた相対向する電極の一方に被スパツタ材料
をセツトし、他方の電極に、SiN膜を堆積すべき
集積回路デバイス基板をセツトする。集積回路デ
バイス基板をセツトした電極は加熱手段を備え、
SiN膜の堆積にあたつて基板を加熱保持する。
各電極に材料をセツトした後反応槽内に所定の
不活性ガスを導入し、電極間に電源を供給する。
スパツタリング装置の稼動によつて高周波電圧が
電極間に印加され、被スパツタ材料から飛び出し
たSiN膜作成のための分子或いは原子が基板表面
に堆積し、SiN膜を作成する。スパツタリングに
よつてSiN膜が堆積した上記基板は、次にスパツ
タリング中の基板温度に対応した温度及び時間で
熱処理される。
不活性ガスを導入し、電極間に電源を供給する。
スパツタリング装置の稼動によつて高周波電圧が
電極間に印加され、被スパツタ材料から飛び出し
たSiN膜作成のための分子或いは原子が基板表面
に堆積し、SiN膜を作成する。スパツタリングに
よつてSiN膜が堆積した上記基板は、次にスパツ
タリング中の基板温度に対応した温度及び時間で
熱処理される。
ここでスパツタリング中の基板温度とスパツタ
リング後に行なう熱処理温度及び時間は、熱処理
後のSiN膜が示す内部応力が１×109dyn/cm2以下
になるよう選ぶ。
リング後に行なう熱処理温度及び時間は、熱処理
後のSiN膜が示す内部応力が１×109dyn/cm2以下
になるよう選ぶ。
スパツタリング時の種々の基板温度に対してス
パツタリング後の熱処理温度による膜の内部応力
を予め測定しておき、所望基板温度でスパツタリ
ングした後、膜の内部応力が１×1019dyn/cm2以下
になる熱処理温度を前記測定結果から選び、熱処
理するものである。
パツタリング後の熱処理温度による膜の内部応力
を予め測定しておき、所望基板温度でスパツタリ
ングした後、膜の内部応力が１×1019dyn/cm2以下
になる熱処理温度を前記測定結果から選び、熱処
理するものである。
即ち第２図は、上記スパツタリングによるSiN
膜の堆積過程で基板を保持した温度（℃）と膜の
内部応力（×109dyn/cm2）との関係を、スパツタ
リング後の熱処理条件をパラメータにして図示し
たものである。曲線Ａは熱処理を施こす前のSiN
膜について、基板温度と内部応力の関係を示した
もので、いずれの基板温度でも大きい圧縮応力が
膜中に生じていることを示し、１×109dyn/cm2以
下の内部応力をもつSiN膜を得ることはできな
い。
膜の堆積過程で基板を保持した温度（℃）と膜の
内部応力（×109dyn/cm2）との関係を、スパツタ
リング後の熱処理条件をパラメータにして図示し
たものである。曲線Ａは熱処理を施こす前のSiN
膜について、基板温度と内部応力の関係を示した
もので、いずれの基板温度でも大きい圧縮応力が
膜中に生じていることを示し、１×109dyn/cm2以
下の内部応力をもつSiN膜を得ることはできな
い。
これに対して、曲線Ｂはスパツタリング後600
℃で１時間、曲線Ｃは800℃で１時間、曲線Ｄは
900℃で１時間夫々熱処理を行つたSiN膜に関す
る測定結果で、これから明らかなように、スパツ
タリング後、スパツタリング中の基板温度に対応
した熱処理を施こすことによりSiN膜は圧縮又は
引張り応力として膜中に生じる内部応力を１×
109dyn/cm2以下の範囲におさめることができる。
℃で１時間、曲線Ｃは800℃で１時間、曲線Ｄは
900℃で１時間夫々熱処理を行つたSiN膜に関す
る測定結果で、これから明らかなように、スパツ
タリング後、スパツタリング中の基板温度に対応
した熱処理を施こすことによりSiN膜は圧縮又は
引張り応力として膜中に生じる内部応力を１×
109dyn/cm2以下の範囲におさめることができる。
次に熱処理の経過時間（分）と内部応力との関
係を第３図に示す。同図で曲線ａは、マグネトロ
ンスパツタリング法で基板加熱を行わずに室温で
作成したSiN膜を800℃で熱処理したときの関係
を示し、曲線ｂは同様に室温で作成したSiN膜を
600℃で、曲線ｃは同SiN膜を900℃で夫々加熱し
たときの関係を示す。いずれの曲線ａ，ｂ，ｃか
らも明らかなように、内部応力の変化は熱処理初
期に大きく起こり、30分以上では熱処理を続けて
もSiN膜の内部応力はほとんど変化せず安定化さ
れる。上記熱処理時間による内部応力変化の傾向
は基板温度を上げて作成したSiN膜も示し、初期
変化後に内部応力は安定した値になる。
係を第３図に示す。同図で曲線ａは、マグネトロ
ンスパツタリング法で基板加熱を行わずに室温で
作成したSiN膜を800℃で熱処理したときの関係
を示し、曲線ｂは同様に室温で作成したSiN膜を
600℃で、曲線ｃは同SiN膜を900℃で夫々加熱し
たときの関係を示す。いずれの曲線ａ，ｂ，ｃか
らも明らかなように、内部応力の変化は熱処理初
期に大きく起こり、30分以上では熱処理を続けて
もSiN膜の内部応力はほとんど変化せず安定化さ
れる。上記熱処理時間による内部応力変化の傾向
は基板温度を上げて作成したSiN膜も示し、初期
変化後に内部応力は安定した値になる。
尚第３図で、曲線ａ及びｃについては安定化し
た内部応力が１×109dyn/cm2より大きくなつてい
るが、これはスパツタリング時の基板温度を上述
の第２図に示したように選ぶことによつて小さく
することができる。
た内部応力が１×109dyn/cm2より大きくなつてい
るが、これはスパツタリング時の基板温度を上述
の第２図に示したように選ぶことによつて小さく
することができる。
上記結果に基づき、マグネトロンスパツタ法で
基板加熱を行なわずにSiN膜を作成した後、600
℃で１時間熱処理を行なうことにより５×108dy
ｎ／cm2の圧縮応力をもつた膜がえられ、また基板
温度を250℃にして作成した後、800℃で１時間熱
処理を行なうことにより４×108dyn/cm2の引張り
応力をもつたSiN膜が得られ、スパツタリング後
適宜の温度で熱処理することによつて内部応力の
小さいSiN膜を得ることができた。これらのSiN
膜は積層高密度集積回路素子のデバイス間絶縁膜
として利用することができる。
基板加熱を行なわずにSiN膜を作成した後、600
℃で１時間熱処理を行なうことにより５×108dy
ｎ／cm2の圧縮応力をもつた膜がえられ、また基板
温度を250℃にして作成した後、800℃で１時間熱
処理を行なうことにより４×108dyn/cm2の引張り
応力をもつたSiN膜が得られ、スパツタリング後
適宜の温度で熱処理することによつて内部応力の
小さいSiN膜を得ることができた。これらのSiN
膜は積層高密度集積回路素子のデバイス間絶縁膜
として利用することができる。
上記実施例はRFスパツタリング法を利用した
場合を挙げたが、マグネトロンスパツタリング法
を利用する場合でも本発明を適用することができ
る。
場合を挙げたが、マグネトロンスパツタリング法
を利用する場合でも本発明を適用することができ
る。
〈効果〉
以上本発明によれば、スパツタリング法によつ
てSiN膜を作成した後、予め測定しておいた結果
に照らし、スパツタリング時の基板温度に対応し
て選んだ温度及び時間で熱処理を行うことによ
り、内部応力の大きさが１×109dyn/cm2以下の熱
的に安定したSiN膜を得ることができる。
てSiN膜を作成した後、予め測定しておいた結果
に照らし、スパツタリング時の基板温度に対応し
て選んだ温度及び時間で熱処理を行うことによ
り、内部応力の大きさが１×109dyn/cm2以下の熱
的に安定したSiN膜を得ることができる。
従つて積層される集積回路素子のデバイス間の
層間絶縁膜として、密着性がよく、後工程の加熱
による悪影響を受けない膜を供給することが可能
となつて、信頼性の高い積層高密度集積回路素子
を提供することが可能になる。
層間絶縁膜として、密着性がよく、後工程の加熱
による悪影響を受けない膜を供給することが可能
となつて、信頼性の高い積層高密度集積回路素子
を提供することが可能になる。
第１図は積層高密度集積回路素子の概略断面
図、第２図は本発明によるSiN膜の特性を説明す
るための基板温度と内部応力の関係を熱処理条件
をパラメーターにして示した図、第３図は本発明
によるSiN膜の熱処理時間と膜の内部応力の関係
を示す図である。
図、第２図は本発明によるSiN膜の特性を説明す
るための基板温度と内部応力の関係を熱処理条件
をパラメーターにして示した図、第３図は本発明
によるSiN膜の熱処理時間と膜の内部応力の関係
を示す図である。
Claims (1)
- 【特許請求の範囲】 １ 複数層にわたつて基板上に積層される集積回
路素子のデバイス間に層間絶縁膜として窒化シリ
コン膜を形成する際、 基板上にスパツタリング法にて窒化シリコン膜
を堆積した後、 該堆積工程の基板温度から設定される温度下
で、少なくとも30分間前記基板を熱処理すること
を特徴とする窒化シリコン膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223050A JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223050A JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114829A JPS59114829A (ja) | 1984-07-03 |
| JPH029450B2 true JPH029450B2 (ja) | 1990-03-02 |
Family
ID=16792047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223050A Granted JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114829A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284928A (ja) * | 1985-06-10 | 1986-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP2647849B2 (ja) * | 1987-06-09 | 1997-08-27 | 三洋電機株式会社 | 窒化シリコン膜の製造方法 |
| JP2703228B2 (ja) * | 1987-06-18 | 1998-01-26 | 三洋電機株式会社 | 窒化シリコン膜の形成方法 |
| EP0570021B1 (en) * | 1987-12-02 | 1997-03-19 | Canon Kabushiki Kaisha | Ink jet head, substrate therefor, process for preparing thereof and ink jet apparatus having said head |
| JPH01176067A (ja) * | 1987-12-29 | 1989-07-12 | Hoya Corp | 窒化シリコン膜の成膜方法 |
| JP4441109B2 (ja) * | 2000-12-08 | 2010-03-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
-
1982
- 1982-12-21 JP JP57223050A patent/JPS59114829A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114829A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316785A (en) | Oxide superconductor Josephson junction and fabrication method therefor | |
| US6664166B1 (en) | Control of nichorme resistor temperature coefficient using RF plasma sputter etch | |
| US4713157A (en) | Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same | |
| JPH029450B2 (ja) | ||
| JPH03148131A (ja) | 半導体素子及びその製造方法 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| JPH0456453B2 (ja) | ||
| JPH0334580A (ja) | 電子部品 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH05326445A (ja) | 半導体装置の製造方法 | |
| JPS59114828A (ja) | 酸化シリコン膜の製造方法 | |
| JPH029449B2 (ja) | ||
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS59114830A (ja) | 窒化シリコン膜の製造方法 | |
| US5861069A (en) | Method for forming an indium antimonide layer | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP3095928B2 (ja) | 化合物半導体の製造方法 | |
| JPS6138852B2 (ja) | ||
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPH03240945A (ja) | 金属薄膜の形成法 |