JPS59114829A - 窒化シリコン膜の製造方法 - Google Patents
窒化シリコン膜の製造方法Info
- Publication number
- JPS59114829A JPS59114829A JP57223050A JP22305082A JPS59114829A JP S59114829 A JPS59114829 A JP S59114829A JP 57223050 A JP57223050 A JP 57223050A JP 22305082 A JP22305082 A JP 22305082A JP S59114829 A JPS59114829 A JP S59114829A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sin film
- spattering
- temperature
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はスパッタリング法によって窒化シリコン（以下
ＳｉＮと略記する）膜を作成するための製造方法に関す
るものである。
ＳｉＮと略記する）膜を作成するための製造方法に関す
るものである。
〈従来技術〉
近年ＳｉＮ膜は、集積回路素子における選択酸化時のマ
スクとして、或いは表面保護膜等として広く利用されて
いる。従来から用いられているこれ等のＳｉＮ膜は、通
常各種ＣＶＤ法によって作成されるが、低温で作成され
た膜は膜密度が低く、また膜作成後の熱処理で膜の内部
応力が大きく変化したり、なかには被着されるべき基板
から剥離［７て所期の目的を達成し得ない事態がしばし
ば生じていた。
スクとして、或いは表面保護膜等として広く利用されて
いる。従来から用いられているこれ等のＳｉＮ膜は、通
常各種ＣＶＤ法によって作成されるが、低温で作成され
た膜は膜密度が低く、また膜作成後の熱処理で膜の内部
応力が大きく変化したり、なかには被着されるべき基板
から剥離［７て所期の目的を達成し得ない事態がしばし
ば生じていた。
ＳｉＮ膜を上述のように選択酸化時のマスクや、１〜２
層程度の比較的少ない積層構造からなる多層配線用の眉
間絶縁膜として利用している限りでは、上記のような従
来方法によって作成した膜でも利用することができる。
層程度の比較的少ない積層構造からなる多層配線用の眉
間絶縁膜として利用している限りでは、上記のような従
来方法によって作成した膜でも利用することができる。
しかし集積度の飛躍的な向上のもとに開発が進められて
いる積層高密度集積回路素子のデバイス間に介挿する絶
縁層としては、上記従来方法によって作成したＳｉＮ膜
では問題がある。
いる積層高密度集積回路素子のデバイス間に介挿する絶
縁層としては、上記従来方法によって作成したＳｉＮ膜
では問題がある。
即ち第１図は従来から提案されている積層高密度集積回
路素子の断面図で、実際には更に多層に積層されるが、
図が複雑になるのを避けるため集積回路デバイス１０．
２０を２層に積層した例を示す。シリコン基板１１に不
純物拡散領域１２．１２等を作成し、適宜配線１３によ
って電気的接続を施こした第１層目のデバイス表面上に
、第２デバイス２０を積層するが、両デバイス１０．２
０間にはデバイス間の電気的絶縁を図るために絶縁膜３
０を介挿する。回路を作成した第１層目デバイス１０上
に絶縁膜３０を被着した後、第２層目デバイス２０のた
めのポリシリコン膜２１を形成し、該ボッシリコン膜２
１内の一部の領域にレーザー光を照射してレーザーアニ
ールによってポリシリコンを単結晶化する。単結晶化し
た領域にＰ或いはＮ型の不純物を導入して回路素子２２
を作成し、第２層目デバイス２０を作成する。同様に第
２層目デバイス２０上にも絶縁膜を介して順次集積回路
デバイスを積層し、少なくとも５層以上にデバイスを積
層［７て非常に集積度の高い三次元回路素子とする。
路素子の断面図で、実際には更に多層に積層されるが、
図が複雑になるのを避けるため集積回路デバイス１０．
２０を２層に積層した例を示す。シリコン基板１１に不
純物拡散領域１２．１２等を作成し、適宜配線１３によ
って電気的接続を施こした第１層目のデバイス表面上に
、第２デバイス２０を積層するが、両デバイス１０．２
０間にはデバイス間の電気的絶縁を図るために絶縁膜３
０を介挿する。回路を作成した第１層目デバイス１０上
に絶縁膜３０を被着した後、第２層目デバイス２０のた
めのポリシリコン膜２１を形成し、該ボッシリコン膜２
１内の一部の領域にレーザー光を照射してレーザーアニ
ールによってポリシリコンを単結晶化する。単結晶化し
た領域にＰ或いはＮ型の不純物を導入して回路素子２２
を作成し、第２層目デバイス２０を作成する。同様に第
２層目デバイス２０上にも絶縁膜を介して順次集積回路
デバイスを積層し、少なくとも５層以上にデバイスを積
層［７て非常に集積度の高い三次元回路素子とする。
上記積層高密度集積回路素子において、デバイス間に介
挿する絶縁膜は順次デバイスを積層してゆく過程で熱処
理やその他の作業環境に晒しても変形したりデバイス表
面から剥離してはならない。
挿する絶縁膜は順次デバイスを積層してゆく過程で熱処
理やその他の作業環境に晒しても変形したりデバイス表
面から剥離してはならない。
そのためにはデバイス表面に作成した絶縁膜は内部応力
が小さくなければならない。内部応力が大きい場合には
薄膜自体が変形するばかりでなく、基板側のシリコンに
も欠陥を生じさせる惧れがある。このような絶縁膜の内
部応力によって生じる基板のソリや変形は、多層に積層
する過程での不都合だけではなく、各層に回路素子を製
造する工程においても大きな問題になる。
が小さくなければならない。内部応力が大きい場合には
薄膜自体が変形するばかりでなく、基板側のシリコンに
も欠陥を生じさせる惧れがある。このような絶縁膜の内
部応力によって生じる基板のソリや変形は、多層に積層
する過程での不都合だけではなく、各層に回路素子を製
造する工程においても大きな問題になる。
即ちシリコン基板に集積回路を作り込む際数回のパター
ン露光が行われるが、その際シリコン基板に２０μｍ以
上のソリが生じていると露光装置の真空チャックによる
シリコン基板の保持が不完全になり、位置ずれの原因に
なって製品の歩留りを著しく低下させる。積層高密度集
積回路素子では５層以上ものデバイスの積層が考えられ
てお９、例えば４インチ径、５００１ｇｎ厚のシリコン
基板を利用して各層ｌ／Ｘｎ厚で絶縁膜としてＳｉＮ膜
を堆積することを考えると、ＳｉＮ膜の内部応力はｌ×
１０９ｄｙｎ／ｃｄ以下にでなければ、基板のソリを２
０μｍ以下にして露光装置に適正に保持しながら回路素
子を製造することは困難である。
ン露光が行われるが、その際シリコン基板に２０μｍ以
上のソリが生じていると露光装置の真空チャックによる
シリコン基板の保持が不完全になり、位置ずれの原因に
なって製品の歩留りを著しく低下させる。積層高密度集
積回路素子では５層以上ものデバイスの積層が考えられ
てお９、例えば４インチ径、５００１ｇｎ厚のシリコン
基板を利用して各層ｌ／Ｘｎ厚で絶縁膜としてＳｉＮ膜
を堆積することを考えると、ＳｉＮ膜の内部応力はｌ×
１０９ｄｙｎ／ｃｄ以下にでなければ、基板のソリを２
０μｍ以下にして露光装置に適正に保持しながら回路素
子を製造することは困難である。
〈発明の目的〉
本発明は上記従来の製造方法によって作成したＳｉＮ膜
の問題点に鑑みてなされた（ので、内部応力の小さい熱
的に安定なＳｉＮ膜をスパッタリング法で得ることがで
きる製造方法を提供することである。
の問題点に鑑みてなされた（ので、内部応力の小さい熱
的に安定なＳｉＮ膜をスパッタリング法で得ることがで
きる製造方法を提供することである。
〈実施例〉
マグネトロンスパッタリング装置の反応槽に設けられた
相対向する電極の一方に被スパツタ材料をセットし、他
方の電極に、ＳｉＮ膜を堆積すべき集積回路デバイス基
板をセットする０集積回路デバイス基板を七ントシた電
極は加熱手段を備え、ＳｉＮ膜の堆積にあたって基板を
加熱保持する。
相対向する電極の一方に被スパツタ材料をセットし、他
方の電極に、ＳｉＮ膜を堆積すべき集積回路デバイス基
板をセットする０集積回路デバイス基板を七ントシた電
極は加熱手段を備え、ＳｉＮ膜の堆積にあたって基板を
加熱保持する。
各電極に材料をセットした後反応槽内に所定の不活性ガ
スを導入し、電極間に電源を供給する。
スを導入し、電極間に電源を供給する。
スパッタリング装置の稼動によって高周波電圧が電極間
に印加され、被スパツタ材料から飛び出ｔ７たＳｉＮ膜
作成のための分子或いは原子が基板表面に堆積し、Ｓｉ
Ｎ薄膜を作成する。スパッタリングによってＳｉＮ膜が
堆積した上記基板は、次にスパッタリング中の基板温度
に対応した温度及び時間で熱処理される。
に印加され、被スパツタ材料から飛び出ｔ７たＳｉＮ膜
作成のための分子或いは原子が基板表面に堆積し、Ｓｉ
Ｎ薄膜を作成する。スパッタリングによってＳｉＮ膜が
堆積した上記基板は、次にスパッタリング中の基板温度
に対応した温度及び時間で熱処理される。
ここでスパッタリング中の基板温度とスノク・ツタリン
グ後に行なう熱処理温度及び時間は、熱処理後のＳｉＮ
膜が示す内部応力が１×１０１０９ｄｙ以下になるよう
に選ぶ。
グ後に行なう熱処理温度及び時間は、熱処理後のＳｉＮ
膜が示す内部応力が１×１０１０９ｄｙ以下になるよう
に選ぶ。
即ち第２図は、上記スバ・ンタリングによるＳｉＮ膜の
堆積過程で基板を保持した温度（℃）と膜の内部応力（
ｘ １ｏ ９ｄｙｎ／ｃＪ）との関係を、スバ・ツタリ
ング後の熱処理条件をパラメータにして図示したもので
ある。曲線Ａは熱処理を施こす前のＳｉＮ膜につい一部
、基板温度と内部応力の関係を示したもので、いずれの
基板温度でも大きい圧縮応力が膜中に生じていることを
示し、Ｉ Ｘ 、１０９ｄｙｎ／ｃＪ以下の内部応力を
もつＳｉＮ膜を得ることはできない。
堆積過程で基板を保持した温度（℃）と膜の内部応力（
ｘ １ｏ ９ｄｙｎ／ｃＪ）との関係を、スバ・ツタリ
ング後の熱処理条件をパラメータにして図示したもので
ある。曲線Ａは熱処理を施こす前のＳｉＮ膜につい一部
、基板温度と内部応力の関係を示したもので、いずれの
基板温度でも大きい圧縮応力が膜中に生じていることを
示し、Ｉ Ｘ 、１０９ｄｙｎ／ｃＪ以下の内部応力を
もつＳｉＮ膜を得ることはできない。
これに対して、曲線Ｂはスパッタリング後６００℃で１
時間１曲線Ｃは８００℃で１時間１曲線りは９００℃で
１時間夫々熱処理を行ったＳｉＮ膜に関する測定結果で
、これらから明らかなように、スパツタリング後、スパ
ッタリング中の基板温度に対１応した熱処理を施こすこ
とによりＳｉＮ膜は圧縮又は引張９応力として膜中に生
じる内部応力を１×１０９ｄｉｎｌｃｒ＆以下の範囲に
おさめることができる。
時間１曲線Ｃは８００℃で１時間１曲線りは９００℃で
１時間夫々熱処理を行ったＳｉＮ膜に関する測定結果で
、これらから明らかなように、スパツタリング後、スパ
ッタリング中の基板温度に対１応した熱処理を施こすこ
とによりＳｉＮ膜は圧縮又は引張９応力として膜中に生
じる内部応力を１×１０９ｄｉｎｌｃｒ＆以下の範囲に
おさめることができる。
次に熱処理の経過時間■と内部応力との関係を第３図に
示す。同図で曲線ａは、マグネトロンスパッタリング法
で基板加熱を行わずに室温で作成したＳｉＮ膜を８００
℃で熱処理したときの関係を示し、曲線すは同様に室温
で作成したＳｉＮ膜を６００℃で、曲線Ｃは同ＳｉＮ膜
を９００℃で夫々加熱したときの関係を示す。いずれの
曲線ａ、ｂ、ｃからも明らかなように、内部応力の変化
は熱処理初期に大きく起こり、３０分以上では熱処理を
続けてもＳｉＮ膜の内部応力はほとんど変化せず安定化
される。上記熱処理時間による内部応力変化の傾向は基
板温度を上げて作成し７たＳｉＮ膜も示し、初期変化後
に内部応力は安定した値になる。
示す。同図で曲線ａは、マグネトロンスパッタリング法
で基板加熱を行わずに室温で作成したＳｉＮ膜を８００
℃で熱処理したときの関係を示し、曲線すは同様に室温
で作成したＳｉＮ膜を６００℃で、曲線Ｃは同ＳｉＮ膜
を９００℃で夫々加熱したときの関係を示す。いずれの
曲線ａ、ｂ、ｃからも明らかなように、内部応力の変化
は熱処理初期に大きく起こり、３０分以上では熱処理を
続けてもＳｉＮ膜の内部応力はほとんど変化せず安定化
される。上記熱処理時間による内部応力変化の傾向は基
板温度を上げて作成し７たＳｉＮ膜も示し、初期変化後
に内部応力は安定した値になる。
尚第３図で、曲１Ｍａ及びｃＶこついては安定化した内
部応力が１ｘ Ｉｏ ｄｙｎ／ｃＪ より大きくなっ
ているが、これはスパッタリング時の基板温度を上述の
第２図に示したように選ぶことによって小さくすること
ができる。
部応力が１ｘ Ｉｏ ｄｙｎ／ｃＪ より大きくなっ
ているが、これはスパッタリング時の基板温度を上述の
第２図に示したように選ぶことによって小さくすること
ができる。
上記結果に基づき、マグネトロンスパッタ法で基板加熱
を行なわずにＳｉＮ膜を作成した後、６００℃で１時間
熱処理を行なうことにより５×１０８ｄｙＶ′Ｃｄ の
圧縮応力をもった膜が得られ、また基板温度を２５０℃
にして作成した後、８００℃で１時間熱処理を行なうこ
とにより４ Ｘ Ｉ Ｏ”ｄｙｎＡ！ の引張９応力を
もったＳｉＮ膜が得られ、スパッタリング後適宜の温度
で熱処理することによって内部応力の小さいＳｉＮ膜を
得ることができた。これらのＳｉＮ膜は積層高密度集積
回路素子のデバイス間絶縁膜として利用することができ
る。
を行なわずにＳｉＮ膜を作成した後、６００℃で１時間
熱処理を行なうことにより５×１０８ｄｙＶ′Ｃｄ の
圧縮応力をもった膜が得られ、また基板温度を２５０℃
にして作成した後、８００℃で１時間熱処理を行なうこ
とにより４ Ｘ Ｉ Ｏ”ｄｙｎＡ！ の引張９応力を
もったＳｉＮ膜が得られ、スパッタリング後適宜の温度
で熱処理することによって内部応力の小さいＳｉＮ膜を
得ることができた。これらのＳｉＮ膜は積層高密度集積
回路素子のデバイス間絶縁膜として利用することができ
る。
上記実施例はＲＦスパッタリング法を利用した場合を挙
げたが、マグネトロンスパッタリング法を利用する場合
でも本発明を適用することができる。
げたが、マグネトロンスパッタリング法を利用する場合
でも本発明を適用することができる。
〈効 果〉
以上本発明によれば、スパッタリング法によってＳｉＮ
膜を作成した後、スパッタリング時の基板温度に対応し
て選んだ温度及び時間で熱処理を行うことにより、内部
応力の大きさがＩ Ｘ １ ｏ９ｄｙ ｎ／ＣＪ以下の
熱的に安定したＳｉＮ膜を得ることができる。
膜を作成した後、スパッタリング時の基板温度に対応し
て選んだ温度及び時間で熱処理を行うことにより、内部
応力の大きさがＩ Ｘ １ ｏ９ｄｙ ｎ／ＣＪ以下の
熱的に安定したＳｉＮ膜を得ることができる。
第１図は積層高密度集積素子の概略断面図、第２図は本
発明によるＳｉＮ膜の特性を説明するための基板温度と
内部応力の関係を熱処理条件を、＜ラメ−ターにして示
した図、第３図は本発明によるＳｉＮ膜の熱処理時間と
膜の内部応力の関係を示す図である。 第１図 ０ ＃ ＃ ａ
り噺へｍ 埋 時 １醋 １分ノ 第３凶
発明によるＳｉＮ膜の特性を説明するための基板温度と
内部応力の関係を熱処理条件を、＜ラメ−ターにして示
した図、第３図は本発明によるＳｉＮ膜の熱処理時間と
膜の内部応力の関係を示す図である。 第１図 ０ ＃ ＃ ａ
り噺へｍ 埋 時 １醋 １分ノ 第３凶
Claims (1)
- ｌ）スパッタリング法によって窒化シリコン膜を作成す
る方法において、スパッタリング時の基板温度及び基板
上に堆積後に行なう窒化シリコン薄膜の熱処理条件を、
窒化シリコン薄膜の内部応力が１×１０９ｄｙｎＡｒ；
Ｌ以下になるように選んだことを特徴とする窒化シリコ
ン膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223050A JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223050A JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114829A true JPS59114829A (ja) | 1984-07-03 |
| JPH029450B2 JPH029450B2 (ja) | 1990-03-02 |
Family
ID=16792047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223050A Granted JPS59114829A (ja) | 1982-12-21 | 1982-12-21 | 窒化シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114829A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284928A (ja) * | 1985-06-10 | 1986-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63307745A (ja) * | 1987-06-09 | 1988-12-15 | Sanyo Electric Co Ltd | 窒化シリコン膜の製造方法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPH02515A (ja) * | 1987-12-02 | 1990-01-05 | Canon Inc | インクジェットヘッド及び該ヘッド用基体並びにそれらの製造方法と該ヘッドを具備するイングジェット装置 |
| US4948482A (en) * | 1987-12-29 | 1990-08-14 | Hoya Corporation | Method for forming silicon nitride film |
| WO2002047170A1 (fr) * | 2000-12-08 | 2002-06-13 | Hitachi, Ltd. | Dispositif semi-conducteur |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
-
1982
- 1982-12-21 JP JP57223050A patent/JPS59114829A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134938A (en) * | 1979-04-10 | 1980-10-21 | Fujitsu Ltd | Preparation of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284928A (ja) * | 1985-06-10 | 1986-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63307745A (ja) * | 1987-06-09 | 1988-12-15 | Sanyo Electric Co Ltd | 窒化シリコン膜の製造方法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPH02515A (ja) * | 1987-12-02 | 1990-01-05 | Canon Inc | インクジェットヘッド及び該ヘッド用基体並びにそれらの製造方法と該ヘッドを具備するイングジェット装置 |
| US4948482A (en) * | 1987-12-29 | 1990-08-14 | Hoya Corporation | Method for forming silicon nitride film |
| WO2002047170A1 (fr) * | 2000-12-08 | 2002-06-13 | Hitachi, Ltd. | Dispositif semi-conducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029450B2 (ja) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114829A (ja) | 窒化シリコン膜の製造方法 | |
| JPS6012737A (ja) | 窒化シリコン膜の製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH03225829A (ja) | 半導体装置の製造方法 | |
| JPS59114828A (ja) | 酸化シリコン膜の製造方法 | |
| JPS59114827A (ja) | 酸化シリコン膜の製造方法 | |
| JPS59114830A (ja) | 窒化シリコン膜の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6476736A (en) | Manufacture of semiconductor device | |
| JPS6037724A (ja) | 薄膜半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPS62104062A (ja) | 半導体基板の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPH02109337A (ja) | 半導体装置の製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS60176220A (ja) | 半導体装置の製造方法 |