DE69126153T2 - Verfahren zur Herstellung von verbundenen Halbleiterplättchen - Google Patents

Verfahren zur Herstellung von verbundenen Halbleiterplättchen

Info

Publication number
DE69126153T2
DE69126153T2 DE1991626153 DE69126153T DE69126153T2 DE 69126153 T2 DE69126153 T2 DE 69126153T2 DE 1991626153 DE1991626153 DE 1991626153 DE 69126153 T DE69126153 T DE 69126153T DE 69126153 T2 DE69126153 T2 DE 69126153T2
Authority
DE
Germany
Prior art keywords
wafer
wafers
mirror
composite
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1991626153
Other languages
English (en)
Other versions
DE69126153D1 (de
Inventor
Masao Fukami
Tatsuo Ito
Takahiro Kida
Masami Nakano
Yasuaki Nakazato
Tokio Takei
Atsuo Uchiyama
Katsuo Yoshizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2045776A external-priority patent/JPH0680624B2/ja
Priority claimed from JP2045778A external-priority patent/JPH0795505B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Application granted granted Critical
Publication of DE69126153D1 publication Critical patent/DE69126153D1/de
Publication of DE69126153T2 publication Critical patent/DE69126153T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

    Hintergrund der Erfindung (1) Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Verbundwafers, insbesondere eines verwerfungsfreien Verbundwafers mit einem hohen Grad an Flachheit.
  • (2) Beschreibung des Standes der Technik
  • Als ein Verfahren zur Bildung eines Einkristall-Halbleiterfilmes über einem dielektrischen Substrat ist eine Technologie bekannt geworden, die durch ein epiaxiales Wachstum eines Einkristall-Siliziumfilms od.dgl. über einem Einkristall-Saphirsubstrat gekennzeichnet ist. Weil jedoch bei dieser Technologie hinsichtlich der Gitterkonstante keine Übereinstimmung zwischen dem dielektrischen Substrat und dem Silizium-Einkristall besteht, das in der Dampfphase zum Wachstum gebracht wurde, treten zahlreiche Kristallschäden in der in der Dampfphase gewachsenen Siliziumschicht auf, sodaß sich diese Technologie aus diesem Grund nicht für eine praktische Verwendung eignet.
  • Eine andere herkömmliche Technologie der Bereitstellung eines Einkristallfilmes auf einem dielektrischen Substrat ist durch die Bildung zuerst eines thermisch oxidierten Oxidfilmes über der Oberfläche des Siliziumsubstrats gekennzeichnet, dann dem Darüberlegen eines Polykristall- oder eines amorphen Siliziumfilms über diesen Oxidfilm und dem Anlegen daran eines Energiestrahls, wie bspw. eines Elektronenstrahls oder eines Laserstrahis in solcher Art und Weise, daß der Bildpunkt des Strahls darauf entlang von Linien versetzt wird, die alle in ein und derselben Richtung verlaufen, um dadurch den Siliziumfilm zu schmelzen, worauf der Film gekühlt und verfestigt wird, um einen monolithischen Einkristallfilm zu erhalten.
  • Die Technologie des Veränderns des Silizium-Polykristallfilms über dem Oxidfilm in den Einkristallfilm mittels des Laserstrahls od.dgl. ist bspw. beschrieben in der Japanischen Patentschrift Kokoku 62-34716. Gemäß dieser Veröffentlichung wird ein Einkristallvorsprung monolithisch in einer Ecke des Umfangs eines Einkristall-Siliziumsubstrats gebildet und mit diesem Vorsprung als ein Kristallkeim wird die Einkristallbildung des Polykristallfilms bewirkt. Obwohl ein lokalisiertes Wachstum eines Einkristalls möglich ist, ist es als Folge einer Wechselwirkung zwischen dem Einkristallvorsprung und dem geschmolzenen Siliziumoxidfilm schwierig, einen Silizium-Einkristallfilm mit praktischer Verwendungsmöglichkeit zu erhalten.
  • Unter diesen Umständen sind die Wissenschaftler auf dem vorliegenden Gebiet auf Verbundwafers mit einer Struktur von Silizium auf einer Isolierung (SOI Struktur) aufmerksam geworden. Ein SOI Verbundwafer besteht aus zwei Silizium- Spiegelwafers, die Fläche an Fläche zusammengefügt sind und zwischen denen sich die Ausbildung einer Oxidschicht befindet. Ein Beispiel eines SOI Verbundwafers ist in der EP-A- 337556 beschrieben, wo ein relativ massiver mechanischer Träger benutzt wird, um das Silizium flach und verwerfungsfrei während besonderer Prozesse der Verringerung der Dicke zu halten. Die Prozesse der EP-A-337556 verwenden keine differentielle Spannungsaufhebung in der Art und Weise der vorliegenden Erfindung, wie es nachfolgend im Detail beschrieben wird.
  • Fig. 3 zeigt ein Beispiel eines anderen Verfahrens zur Herstellung solcher Silizium-Verbundwafers (d.h. ein Verfahren, das sich von der EP-A-337556 unterscheidet). In der Stufe (a) werden zwei Halbleiter-Spiegelwafers aus einem Siliziumeinkristall hergestellt. Das eine (nachfolgend als das "Verbundwafer" bezeichnet) 101, dessen obere Fläche gemäß der Ansicht in Fig. 3 zu der das Gerät bildenden Fläche gemacht wird, wird einer thermischen Oxidationsbehandlung unterworfen, wodurch ein dünner Oxidfilm 103 aus Siliziumdioxid über die gesamte Oberfläche oder auf beiden Hauptflächen des Verbundwafers 101 ausgebildet wird. Das andere Spiegelwafer 102, auf welches als "Basiswafer" Bezug genommen wird, wird hauptsächlich für einen Schutzzweck verwendet, also für die Sicherstellung der mechanischen Festigkeit des finalen Verbundwafers.
  • In der nächsten Stufe (b) werden die beiden Wafers 101 und 102 zusammengebracht, wie es in Fig. 3 gezeigt ist, und werden auf eine vorbestimmte Temperatur von bspw. 500ºC erwärmt, um sie dadurch dauerhaft zu verbinden. In der Stufe (c) wird dann die obere Fläche des Verbundwafers 101 geschliffen, bis die Dicke des Verbundwafers 101 einige µm erhält (der schraffierte Bereich des Verbundwafers 101 wird abgeschliffen). Als Ergebnis wird ein Verbundwafer 105 erhalten, wie es bei (d) in Fig. 3 gezeigt ist.
  • Probleme, welche die Erfindung zu lösen sucht
  • Bei einer Herstellung des Verbundwafers 105 bspw. in der vorstehend beschriebenen Art und Weise wird die mittlere Siliziumdioxidschicht zwischen den beiden Wafers 101, 102 bei der hohen Temperatur fixiert, wie es bei (b) in Fig. 3 gezeigt ist. Wenn das Verbundwafer 105 danach abgekühlt wird, dann sammelt sich eine Restspannung (hauptsächlich eine Zugspannung) in dem Wafer an, weil der Koeffizient der thermischen Ausdehnung (oder der Koeffizient der thermischen Zusammenziehung) des Silizium-Einkristalls größer ist als derjenige des Siliziumdioxids. Wenn das Verbundwafer 101 dünner geschliffen wird, dann wird die in dem Verbundwafer 101 enthaltene Restspannung überwiegend freigesetzt und wird vernachläßigbar im Vergleich zu derjenigen in dem Basiswafer 102, sodaß als Ergebnis die Restspannung in dem Basiswafer 102, insbesondere diejenige, die sich nahe dem Oxidfilm 103 angesammelt hat, ein Verwerfen des Verbundwafers 105 bewirkt, wie es bei (d) in Fig. 3 gezeigt ist. Das Basiswafer 102 ohne den Oxidfilm 103 schrumpft im Besonderen mehr als das Verbundwafer 101. Das Verbundwafer 105 krümmt sich daher in einer solchen Art und Weise, daß sich die Seite des Verbundwafers 101 konvex verformt, wobei die Größe der Verwerfung generell 100 - 200 µm beträgt.
  • Wenn das Verbundwafer 105 eine Verwerfung aufweist, wie bei (d) in Fig. 3 gezeigt, dann ergeben sich Probleme, wenn das Verbundwafer 105 an dem Egalisierblock einer Schleifmaschine durch ein Ansaugen oder mit Wachs für ein weiteres Abschleifen des Verbundwafers 101 befestigt werden soll, weil es schwierig ist, das mit der Verwerfung versehene Wafer auf der flachen Oberfläche des Egalisierblockes zu halten, während in den späteren Prozessen, wie bspw. einem photolithographischen Prozeß, im Anschluß nach dem weiteren Abschleifen das mit der Verwerfung versehene Verbundwafer 105 die Nachteile ergeben, daß es schwierig ist, das Wafer auf verschiedene Waferstufen einzustellen, und daß sich eine verzerrte Aufnahme eines Stromkreismusters auf einem Photoresist ergibt.
  • Es wurde ein Verfahren vorgeschlagen, bei welchem das Verbundwafer und/oder das Basiswafer zuerst eine Verwerfung in einer solchen Art und Weise erfahren, daß die Verwerfung kompensiert bzw. ausgeglichen wird, die bei der thermischen Oxidation und der Kühlung des Verbundwafers stattfindet. Dieses Verfahren entfernt jedoch die Verwerfung nicht genügend von dem Verbundwafer.
  • Bei einem Verbundwafer ist es erforderlich, daß die Bindefestigkeit zwischen dem Verbundwafer und dem Basiswafer über die gesamte Verbundfläche genügend hoch ist, da sonst in der Verbindungsgrenzfläche als Hohlräume benannte Bereiche dort gebildet werden, wo keine Verbindung bewirkt wird, sodaß daraus eine schwache Produktausbeute resultiert. Um ein vollstandiges Verbinden zwischen den Wafers zu erreichen und auch aus bestimmten anderen Gründen werden die Flächen des Wafers, die miteinander verbunden werden sollen, zu einem Spiegelglanz fertig poliert.
  • Die Hohlräume bei einem Verbundwafer können mittels so bekannter Verfahren wie das Infrarot-Transmissionsverfahren, das Ultraschall-Riß-Erfassungsverfahren und das Röntgenstrahlbeugung-Micrographieverfahren erfaßt werden.
  • Bei dem Verfahren zur Herstellung von Verbundwafern wird jedes Verbundwafer mit einer Ätzflüssigkeit, wie bspw. Fluorwasserstoff, für den Zweck der Entfernung des Oxidfilms geätzt, der über den Waferoberflächen ausgebildet wurde. Wenn der Korrosionswiderstand der Verbindungsgrenzfläche gegenüber der Ätzflüssigkeit nicht genügend stark ist, ergibt sich der Nachteil, daß die Verbindungsgrenzfläche die Wafer nicht zusammenhalten kann und sich ein auf dem Verbundwafer ausgebildetes Muster während des Prozesses der Formgebung eines Gerätes ablösen kann.
  • Die vorliegende Erfindung wurde im Hinblick auf die vorerwähnten Probleme gemacht; es ist daher eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Verbundwafers bereitzustellen, welches ein verwerfungsfreies Verbundwafer mit einem hohen Grad an Flachheit bereitstellen läßt, selbst nachdem das Verbundwafer dünn geschliffen wurde.
  • Es ist eine weitere Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Verbundwafers bereitzustellen, welches ein Verbundwafer schaffen läßt, bei welchem die Verbindungsfestigkeit zwischen dem Verbundwafer und dem Basiswafer genügend hoch ist über die gesamte Verbundfläche hinweg und bei welchem der Korrosionswiderstand der Verbindungsgrenzfläche gegenüber einer Ätzflüssigkeit genügend groß ist.
  • Es bestehen drei denkbare Möglichkeiten, mit welchen ein Verbundwafer hergestellt wird, bei welchem eine Oxidschicht zwischen den Verbund- und Basiswafers angeordnet ist; nämlich (1) die Bildung einer Oxidschicht über dem Basiswafer und die Befestigung des Verbundwafers auf der Oxidschicht des Basiswafers; (2) die Bildung einer Oxidschicht über dem Verbundwafer und die Befestigung des Basiswafers auf der Oxidschicht des Verbundwafers; (3) die Bildung einer Oxidschicht über dem Verbundwafer und dem Basiswafer und die Befestigung der beiden Wafers aneinander zusammen mit der Oxidzwischenschicht.
  • Ein Beispiel der Möglichkeit (1) ist in der EP-A-182032 beschrieben, wo das Basiswafer anfänglich mit einem Oxidfilm versehen wird, während das Verbundwafer anfänglich unoxidiert bleibt. Dies ist gegensätzlich zu dem Verfahren der vorliegenden Erfindung und ergibt schlechte Ergebnisse, wie es nachfolgend detailliert beschrieben wird.
  • Die vorliegenden Erfinder hatten angenommen, daß sich möglicherweise eine dieser Möglichkeiten hinsichtlich des Erreichens einer hohen Verbindungsfestigkeit zwischen den Wafers und einer Verbesserung des Korrosionswiderstandes der Verbindungsgrenzfläche gegenüber der Atzflüssigkeit für wirksamer erweist als die anderen. Um ihre Annahme zu bestätigen, haben die Erfinder verschiedene Experimente durchgeführt und kamen zu dem Schluß, daß wenn die Möglichkeit (2) wahrgenommen wird, das beste Ergebnis erhalten werden kann.
  • Zusammenfassung der Erfindung
  • Um die Ziele der Erfindung zu erreichen, schlagen die Erfinder ein Verfahren zur Herstellung eines Verbundwafers vor, bestehend aus den Stufen: Herstellung eines ersten Spiegelwafers, bei welchem wenigstens eine Fläche einen Spiegelglanz hat; Herstellung eines zweiten Spiegelwafers, bei welchem wenigstens eine Fläche einen Spiegelglanz hat; Ausbildung eines ersten Oxidfilms über wenigstens einer Fläche des zweiten Spiegelwafers, dessen Fläche einen Spiegelglanz hat; Verbinden der ersten und zweiten Spiegelwafers Fläche auf Fläche in einer solchen Art und Weise, daß der erste Oxidfilm, der auf einer Spiegelglanzfläche des zweiten Spiegelwafers ausgebildet ist, zwischen einer Spiegelglanzfläche des ersten Spiegelwafers und dem zweiten Spiegelwafer angeordnet ist; Erwärmung der so verbundenen Wafers unter einer hohen Temperatur, um dadurch eine Verbindungsfestigkeit zwischen den beiden Wafers zu schaffen; Unterwerfung der beiden miteinander verbundenen Wafers unter eine thermische Oxidationsbehandlung, um dadurch einen zweiten Oxidfilm über die Gesamtheit der miteinander verbundenen Wafers auszubilden; wobei das Verfahren gekennzeichnet ist durch die Stufe eines Schleifens der Außenfläche des zweiten Wafers, bis das zweite Wafer einen Dünnfilm ergibt.
  • Bei einer Ausführungsform der Erfindung wird der erste Oxidfilm über der Gesamtheit des zweiten Spiegelwafers ausgebildet.
  • Für eine noch weiter bevorzugte Ausführungsform wird weiterhin vorgeschlagen, daß der erste Oxidfilm nur über der einen Fläche des zweiten Spiegelwafers ausgebildet wird, die einen Spiegelglanz hat.
  • Es wird weiterhin bevorzugt, daß die Dicke des zweiten Oxidfilms nahezu gleich der Dicke des ersten Oxidfilms ist.
  • In dem Fall, wo das Verbundwafer der Erfindung als ein Substrat für ein Halbleitergerät verwendet wird, wie bspw. eine integrierte Halbleiterschaltung, das zu schleifende und zu einem Dünnfilm zu überführende Wafer unter solchen Wafers ausgewählt wird, die physikalische und elektrische Eigenschaften in Übereinstimmung mit den Eigenschaften des Halbleitergerätes haben. Die Dicke des Oxidfilms, der nach dem Verbinden der Wafers ausgebildet wird, sollte vorzugsweise nahe der Dicke des Oxidfilms liegen, der sich zwischen den beiden Wafers befindet.
  • Wirkungen der Erfindung
  • Gemäß der Erfindung sind die beiden Flächen des ersten Wafers (Basiswafer) mit einem Oxidfilm zu dem Zeitpunkt bedeckt, wenn das zweite Wafer (Verbundwafer) geschliffen und zu einem Film dünner gemacht wird, sodaß der thermische Kontraktionskoeffizient an der einen Fläche des ersten Wafers nahezu gleich demjenigen an dessen anderer Fläche ist; die Verteilung der Restspannung in dem ersten Wafer ergibt sich daher in solcher Weise, daß die Größe der Restspannung an der einen Fläche nahezu gleich derjenigen an der anderen Fläche ist. Als Ergebnis erfährt daher das erste Wafer keine Verwerfung und es wird ein verwerfungsfreies Verbundwafer mit einem hohen Grad an Flachheit erhalten.
  • Kurze Beschreibung der Zeichnungen
  • Diese und weitere Ziele und Vorteile, die sich aus der nachfolgenden Beschreibung ergeben, bestimmen sich aus den Einzelheiten des Verfahrens, wie nachfolgend vollständiger beschrieben und beansprucht, wobei auf die beigefügten Zeichnungen Bezug genommen wird, die davon einen Teil bilden.
  • Fig. 1 ist eine Zeichnung, die zur Erläuterung des Verfahrens der ersten Ausführungsform der Erfindung nützlich ist;
  • Fig. 2 ist eine Graphik zur Darstellung des Ergebnisses einer Messung der Verwerfung der Verbundwafers der Erfindung im Vergleich mit dem Ergebnis, das von Verbundwafers erhalten wurde, die durch ein herkömmliches Verfahren hergestellt wurden;
  • Fig. 3 ist eine Zeichnung, die zur Erläuterung des Vorgehens bei einem herkömmlichen Verfahren zur Herstellung eines Verbundwafers nützlich ist;
  • Fig. 4 ist eine Zeichnung, die zur Erläuterung des Vorgehens der zweiten Ausführungsform der Erfindung nützlich ist; und
  • Fig. 5 ist eine Graphik, welche das Ergebnis eines Spannungstests zeigt, der an verschiedenen Arten von Verbundwafers durchgeführt wurde.
  • Ausführungsformen der Erfindung
  • Unter Bezugnahme auf die beigefügten Zeichnungen werden nun Ausführungsformen der Erfindung beschrieben.
  • Fig. 1 ist zur Erläuterung des Herstellungsverfahrens gemäß einer ersten Ausführungsform der Erfindung nützlich. In Fig. 1 bezeichnet die Bezugsziffer 1 ein Siliziumeinkristall- Spiegelwafer, dessen untere Fläche (gemäß der Ansicht in Fig. 1) mit einem Spiegel fertig bearbeitet ist und dessen obere Fläche nach dem Schleifen und Polieren zu einer ein Gerät bildenden Fläche gemacht wird. In der Stufe (a) der Fig. 1 wird dieses Wafer, das nachfolgend als "das Verbundwafer 1" bezeichnet wird, einer Oxidationsbehandlung unterworfen, wodurch ein Siliziumdioxidfilm 3 mit einer Dicke von etwa 0.5 µm über der gesamten Oberfläche des Verbundwafers 1 ausgebildet wird. Neben diesem Verbundwafer 1 wird ein Siliziumeinkristall-Spiegelwafer 2 hergestellt, dessen obere Fläche (gemäß der Ansicht in Fig. 1) mit einem Spiegel fertig bearbeitet ist. Dieses Wafer 2 wird nachfolgend als "das Basiswafer 2" bezeichnet.
  • In der Stufe (b) gemäß Fig. 1 werden das Basiswafer 2 und das Verbundwafer 1 miteinander verbunden, wobei die mit dem Spiegel fertig gestellten Flächen aufeinander liegen. Die vereinigten Wafers 1, 2 werden dann bei etwa 500ºC in einer Atmosphäre mit Stickstoffgas erwärmt, um zwischen den Wafers eine Klebefestigkeit zu schaffen. Die laminierten Wafers 1, 2 werden dann bei etwa 1100ºC in einer oxidierenden Atmosphäre über etwa 120 Minuten erwärmt (thermische Oxidationsbehandlung). Als Ergebnis wird ein Siliziumdioxidfilm 4 (schraffiert in Fig. 1) mit einer Dicke von etwa 0.5 µm über der Gesamtheit der laminierten Wafers 1, 2 erhalten.
  • Die laminierten Wafers 1, 2 werden dann gekühlt und danach wird die freie Seite des Verbundwafers 1 geschliffen, bis die Dicke des Verbundwafers 1 auf einen vorbestimmten Wert t1 von bspw. 6 µm verringert wurde (primäre Schleifstufe (d) in Fig. 1).
  • Wie es oben unter Bezugnahme auf die Fig. 3 bereits beschrieben wurde, schrumpfen die Wafers 1, 2 beim Kühlen der laminierten Wafers mehr als die Siliziumdioxidfilme 3, 4, sodaß als Ergebnis eine Restspannung in dem Laminat erzeugt wird. Anders als im Fall der Fig. 3 wird jedoch bei der vorliegenden Ausführungsform wegen der Beschichtung der beiden Flächen des Basiswafers 2 entweder mit dem Oxidfilm 3 oder mit dem Oxidfilm 4, die beide etwa die gleiche Dicke (von etwa 0.5 µm) haben, ein Ausgleich der Restspannung zwischen den beiden Flächen des Basiswafers 2 erhalten, sodaß das Ausmaß der thermischen Schrumpfung an der einen Fläche des Basiswafers 2 grob etwa gleich derjenigen an der anderen Fläche ist; das Basiswafer 2 erfährt folglich keine Verwerfung.
  • Das Verbundwafer 1 mit einer Dicke t1 (Fig. 1 (d)) wird weiter geschliffen, bis die Dicke auf einen vorbestimmten Wert t2 von bspw. 3 µm (zweites Schleifen) verringert ist. Es wird so ein Verbundwafer 5 erhalten, das bei (e) in Fig. 1 gezeigt ist.
  • Weil das Basiswafer 2, dessen Dicke am meisten für die Gesamtdicke des Verbundwafers 5 beiträgt, sich kaum verwirft, verwirft sich auch nicht das Verbundwafer 5, sodaß es einen hohen Grad an Flachheit aufweist. Bei den nachfolgenden Prozessen erleichtert daher das Verbundwafer 5 eine glatte Handhabung, sodaß das Verbundwafer 5 es bspw. aus sich heraus erlaubt, durch ein Vakuum ohne jede Fehlerhaftigkeit angesaugt zu werden.
  • In Fig. 2 repräsentiert die gezackte ausgezogene Linie das Ergebnis der aktuellen Messung der Verwerfung von 50 Verbundwafers, die durch das Verfahren der Erfindung erhalten wurden. Die Abszisse gibt die Wafers Nr. 1 bis Nr. 50 an, während die Ordinate das Ausmaß der Verwerfung angibt, um welche eine Zunahme als Ergebnis des primären Schleifens ermittelt wurde. Die gestrichelte gezackte Linie in Fig. 2 gibt das Ergebnis der aktuellen Messung der Verwerfung von 50 Verbundwafers an, die durch ein herkömmliches Verfahren erhalten wurden.
  • Gemäß den Graphiken der Fig. 2 betrug der Mittelwert R' der Erhöhung der Verwerfung in dem Fall der Verbundwafers, die mit einem herkömmlichen Herstellungsverfahren erhalten wurden, 87 µm; der Mittelwert R der Erhöhung der Verwerfung betrug in dem Fall der Verbundwafers der vorliegenden Erfindung -3 µm, was unbedeutend klein ist. Das Verfahren der vorliegenden Erfindung wie beschrieben für diese Ausführungsform hat sich damit zum Erreichen der Ziele der Erfindung als geeignet erwiesen.
  • Unter Bezugnahme auf die Fig. 4 wird nun das Herstellungsverfahren gemäß einer zweiten Ausführungsform der Erfindung erweitert. In Fig. 4 bezeichnen die mit der Fig. 1 identischen Bezugsziffern gleiche Elemente mit der ersten Ausführungsform; die Bezugsziffer 1 bezeichnet so bspw. ein Siliziumeinkristall-Spiegelwafer, dessen untere Fläche (in der Ansicht gemäß Fig. 4) mit einem Spiegel fertig bearbeitet ist und dessen obere Fläche nach dem Schleifen und nach dem Polieren zu einer ein Gerät bildenden Fläche gemacht ist. In der Stufe (a) in Fig. 4 wird dieses Wafer, d.h. das Verbundwafer 1, einer Oxidationsbehandlung unterworfen, wodurch ein Siliziumdioxidfilm 3 mit einer Dicke von etwa 0.5 µm über seiner unteren Fläche ausgebildet wird. Neben diesem Verbundwafer 1 wird ein Siliziumeinkristall-Spiegelwafer 2, also ein Basiswafer 2, hergestellt, dessen obere Fläche (in der Ansicht gemäß Fig. 4) mit einem Spiegel fertig bearbeitet ist.
  • In der Stufe (b) in Fig. 4 werden das Basiswafer 2 und das Verbundwafer 1 miteinander verbunden, wobei die mit einem Spiegel fertig bearbeiteten Flächen aufeinander zur Anordnung kommen. Die vereinigten Wafers 1, 2 werden dann bei etwa 500ºC in einer Stickstoffgas-Atmosphäre erwärmt, um dadurch zwischen den Wafers eine Klebefestigkeit zu schaffen.
  • Die laminierten Wafers 1, 2 werden dann bei etwa 1100ºC in einer oxidierenden Atmosphäre über etwa 120 Minuten erwärmt (thermische Oxidationsbehandlung). Als Ergebnis wird ein Siliziumdioxidfilm 4, der eine Dicke von etwa 0.5 µm hat, über die Gesamtheit der laminierten Wafers 1, 2 ausgebildet.
  • Die laminierten Wafers 1, 2 werden dann gekühlt und die freie Seite des Verbundwafers 1 wird geschliffen, bis die Dicke des Verbundwafers 1 auf einen vorbestimmten Wert t1 von bspw. 6 µm verringert ist (primäre Schleifstufe (d) in Fig. 4).
  • Wenn die laminierten Wafers gekühlt werden, dann schrumpfen die Wafers 1, 2 mehr als die Siliziumdioxidfilme 3, 4, sodaß als Ergebnis in dem Laminat eine Restspannung erzeugt wird. Da bei der vorliegenden Erfindung die beiden Flächen des Basiswafers 2 entweder mit dem Oxidfilm 3 oder mit dem Oxidfilm 4 bedeckt sind, welche Filme etwa die gleiche Dicke (von etwa 0.5 µm) haben, ergibt sich ein Ausgleich der Restspannung zwischen den beiden Flächen des Basiswafers 2, sodaß das Ausmaß der thermischen Schrumpfung an der einen Fläche des Basiswafers 2 grob etwa gleich ist zu demjenigen an der anderen Fläche, wodurch als Folge das Basiswafer 2 keiner Verwerfung unterliegt.
  • Das Verbundwafer 1 mit einer Dicke t1 (Fig. 4 (d)) wird weiter geschliffen, bis die Dicke auf einen vorbestimmten Wert t2 von bspw. 3 µm (sekundäres Schleifen) verringert ist. Es wird so ein Verbundwafer 5 erhalten, das bei (e) in Fig. 4 gezeigt ist.
  • Weil das Basiswafer 2, dessen Dicke am meisten zu der Gesamtdicke des Verbundwafers 5 beiträgt, kaum einer Verwerfung unterliegt, verwirft sich auch nicht das Verbundwafer 5, sodaß es einen hohen Grad an Flachheit haben wird.
  • Um die Bindefestigkeit des so erhaltenen Verbundwafers 5 zu vergleichen, wurde eine Anzahl von Verbundwafers durch dasselbe Verfahren dieser zweiten Ausführungsform hergestellt mit der Ausnahme, daß die Erwärmungstemperatur in der Stufe (b) für ein Verbinden der Wafers 800ºC, 900ºC, 1000ºC, 1100ºC und 1200ºC bei einer Erwärmungszeit von zwei Stunden betrug. Die Zugfestigkeit jedes Verbundwafers wurde mit einer Maschine zum Testen der Zugspannung gemessen. Das Ergebnis ist bei (c) in Fig. 5 gezeigt. Unter denselben Erwärmungsbedingungen wurden Verbundwafers ohne einen Oxidfilm zwischen den Verbund- und Basiswafers hergestellt, und der gleiche Test für die Zugfestigkeit wurde an diesen Verbundwafers durchgeführt, wobei das Ergebnis bei (a) in Fig. 5 gezeigt ist. Durch die Befestigung der mit einem Oxidfilm bedeckten Fläche eines Verbundwafers an einer mit einem Oxidfilm bedeckten Fläche eines Basiswafers wurde eine Anzahl von Verbundwafers hergestellt, bei welchen zwei Oxidschichten zwischen den Wafers ausgebildet waren. Diese wurden in einer gleichen Art und Weise erwärmt und wurde der gleiche Test für die Zugfestigkeit an diesen Verbundwafers durchgeführt, wobei das Ergebnis bei (b) in Fig. 5 gezeigt ist. In Fig. 5 bezeichnet das Symbol die Zugkraft, mit welcher ein Verbundwafer bis zum Reißen des Verbundwafers gezogen worden war und aufgeteilt wurde in das Verbundwafer und das Basiswafer. Das andere Symbol O bezeichnet die Zugkraft, mit welcher ein Verbundwafer dann gezogen wurde, wenn das Klebemittel, welches das Verbundwafer an der Testmaschine für die Zugspannung hielt, ausfiel und sich das Verbundwafer von der Testmaschine für die Zugspannung löste.
  • Die bei (c) in Fig. 5 gezeigten Ergebnisse geben an, daß wenn ein Oxidfilm nur über dem Verbundwafer ausgebildet ist, wie es bei der vorliegenden Erfindung der Fall ist, sodaß das resultierende Verbundwafer eine Oxidschicht an der Verbindungsgrenzfläche hat, und wenn das Verbundwafer auf 1100ºC oder höher erwärmt wird, eine Verbindungsfestigkeit von 800 kg/cm² oder mehr erhalten wird. Die bei (a) in Fig. 5 gezeigten Ergebnisse geben an, daß wenn keine Oxidschicht an der Verbindungsgrenzfläche vorhanden ist, die Erwärmungstemperatur bei 1200ºC oder höher liegen muß, um eine Verbindungsfestigkeit von 800 kg/cm² oder höher zu erhalten.
  • Die bei (b) in Fig. 5 gezeigten Ergebnisse geben an, daß wenn zwei Oxidschichten an der Verbindungsgrenzfläche ausgebildet sind, die Erwärmungstemperatur 1200ºC oder höher liegen muß, um eine VerbindungsfeIsgkeit von 800 kg/cm² oder mehr zu erhalten.
  • Aus diesen Vergleichstests folgt, daß nur das Verfahren der vorliegenden Erfindung ein Verbundwafer mit einer Verbindungsfestigkeit von 800 kg/cm² oder mehr unter der Bedingung bereitstellt, daß die Erwärmungstemperatur nicht höher als 1100ºC liegt.
  • Es wurde ein weiterer Test durchgeführt, um den Korrosionswiderstand der Verbindungsgrenzfläche bei jedem dieser Verbundwafers gegenüber einem Ätzmittel (Fluorwasserstoff) herauszufinden. Das Ergebnis war solcher Art, daß die Verbundwafers der vorliegenden Erfindung einen hohen Korrosionswiderstand an der Verbindungsgrenzfläche beibehielten. Die Verbundwafers, die unterschiedlich zu der vorliegenden Erfindung hergestellt worden waren, zeigten jedoch keinen genügend hohen Korrosionswiderstand an der Verbindungsgrenzfläche.
  • Um die Dauerhaftigkeit der Verbindungsgrenzfläche gegenüber dem Ätzmittel zu vergleichen, wurden ein Verbundwafer mit zwei Oxidschichten an der Verbindungsgrenzfläche ((b) in Fig. 5) und ein Verbundwafer mit nur einer Oxidschicht an der Verbindungsgrenzfläche ((c) in Fig. 5) mit einer Außendurchmesser-Sägeschneidmaschine zugeschnitten. Aus jedem Verbundwafer wurden dann 20 Pellets von jeweils 2 mm² herausgeschnitten, welche dann in eine 25 % Fluorwasserstofflösung bei 25ºC für 20 Minuten eingebracht wurden. Die Pellets wurden dann mit Wasser gewaschen, getrocknet und in der folgenden Art und Weise hinsichtlich der verbleibenden Verbindungsfestigkeit untersucht.
  • Unter Verwendung von 2 Pinzettenpaaren wurden das Verbundwafer und das Basiswafer festgeklemmt und mit einer kleinen Kraft voneinander abgezogen. Etwa die Hälfte der Pellets, die von dem Verbundwafer mit den beiden Oxidschichten an der Verbindungsgrenzfläche abgeschnitten worden waren, wurde auseinandergerissen. Im Falle der Pellets, die von dem Verbundwafer mit nur einer Oxidschicht an der Verbindungsgrenzfläche zugeschnitten worden waren, wurde keines durch das Ziehen auseinandergerissen. Der Querschnitt der Verbindungsgrenzfläche dieser Pellets der vorliegenden Erfindung wurde unter einem Mikroskop betrachtet, und es wurde bestätigt, daß die Korrosion durch das Ätzmittel nicht den mittleren Bereich der Verbindungsgrenzfläche erreichte oder präziser ausgedrückt ging die Korrosion nicht weiter voran in die Grenzfläche zwischen dem Basiswafer und der Oxidschicht des Verbundwafers.
  • Ein Verbundwafer hergestellt durch das Verfahren der vorliegenden Erfindung hat noch einen weiteren Vorteil. Wird angenommen, daß ein Gerät, wie bspw. ein integriertes Schaltkreisgerät, an dem Verbundwafer eines verbundenen Wafers durch ein herkömmliches Verfahren ausgebildet wird, dann ergibt sich im Vergleich mit einem Verbundwafer, bei welchem die Oxidschicht ursprünglich über dem Basiswafer ausgebildet ist, eine bessere dielektrische Festigkeit für das Verbundwafer der Erfindung, bei welchem die Oxidschicht ursprünglich über dem Verbundwafer ausgebildet ist, sowie bessere weitere elektrische Eigenschaften für das integrierte Schaltkreisgerät als Folge der Tatsache, daß die für die Bildung des Gerätes maßgebliche Fläche des Verbundwafers in der Gesamtheit mit dem dielektrischen Oxidfilm bedeckt ist.
  • Bei den beiden Ausführungsformen ergeben die Erwärmung zur Schaffung der Adhäsionswirkung und die Erwärmung für die thermische Oxidation zwei unterschiedliche Stufen der Erfindung, jedoch ist es augenscheinlich auch möglich, die Adhäsionsstufe mit der Oxidationsstufe in einer einzigen Stufe zu vereinigen.

Claims (5)

1. Verfahren zur Herstellung eines Verbundwafers (5), bestehend aus den Stufen: Herstellung eines ersten Spiegelwafers (2) , bei welchem wenigstens eine Fläche einen Spiegelglanz hat; Herstellung eines zweiten Spiegelwafers (1), bei welchem wenigstens eine Fläche einen Spiegelglanz hat; Ausbildung eines ersten Oxidfilms (3) über wenigstens einer Fläche des zweiten Spiegelwafers (1), dessen Fläche einen Spiegelglanz hat; Verbinden der ersten und zweiten Spiegelwafers (1, 2) Fläche auf Fläche in einer solchen Art und Weise, daß der erste Oxidfilm (3), der auf einer Spiegelglanzfläche des zweiten Spiegelwafers (1) ausgebildet ist, zwischen einer Spiegelglanzfläche des ersten Spiegelwafers (2) und dem zweiten Spiegelwafer (1) angeordnet ist; Erwärmung der so verbundenen Wafers (1, 2) unter einer hohen Temperatur, um dadurch eine Verbindungsfestigkeit zwischen den beiden Wafers (1, 2) zu schaffen; Unterwerfung der beiden miteinander verbundenen Wafers (1, 2) unter eine thermische Oxidationsbehandlung, um dadurch einen zweiten Oxidfilm (4) über die Gesamtheit der miteinander verbundenen Wafers (1, 2) auszubilden; wobei das Verfahren gekennzeichnet ist durch die Stufe eines Schleifens der Außenfläche des zweiten Wafers (1), bis das zweite Wafer (1) einen Dünnfilm ergibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Oxidfilm (3) über der Gesamtheit des zweiten Spiegelwafers (1) ausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Oxidfilm (3) nur über der einen Fläche des zweiten Spiegelwafers (1) ausgebildet wird, die einen Spiegelglanz hat.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des ersten Oxidfilms (3) nahezu gleich der Dicke des zweiten Oxidfilms (4) ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Temperatur zur Erwärmung der miteinander verbundenen Wafers (1, 2) zur Schaffung der Verbindungsfestigkeit zwischen den Wafers etwa 1100ºC beträgt.
DE1991626153 1990-02-28 1991-02-28 Verfahren zur Herstellung von verbundenen Halbleiterplättchen Expired - Fee Related DE69126153T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2045776A JPH0680624B2 (ja) 1990-02-28 1990-02-28 接合ウエーハの製造方法
JP2045778A JPH0795505B2 (ja) 1990-02-28 1990-02-28 接合ウエーハの製造方法

Publications (2)

Publication Number Publication Date
DE69126153D1 DE69126153D1 (de) 1997-06-26
DE69126153T2 true DE69126153T2 (de) 1998-01-08

Family

ID=26385840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1991626153 Expired - Fee Related DE69126153T2 (de) 1990-02-28 1991-02-28 Verfahren zur Herstellung von verbundenen Halbleiterplättchen

Country Status (2)

Country Link
EP (1) EP0444943B1 (de)
DE (1) DE69126153T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
DE4210859C1 (de) * 1992-04-01 1993-06-09 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De
JPH08501900A (ja) * 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
US5637802A (en) 1995-02-28 1997-06-10 Rosemount Inc. Capacitive pressure sensor for a pressure transmitted where electric field emanates substantially from back sides of plates
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
DE19803852C2 (de) * 1998-01-31 2003-12-18 Bosch Gmbh Robert Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
US6516671B2 (en) 2000-01-06 2003-02-11 Rosemount Inc. Grain growth of electrical interconnection for microelectromechanical systems (MEMS)
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US20060276008A1 (en) * 2005-06-02 2006-12-07 Vesa-Pekka Lempinen Thinning
JP5183969B2 (ja) 2007-05-29 2013-04-17 信越半導体株式会社 Soiウェーハのシリコン酸化膜形成方法
JP5418564B2 (ja) 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせsoiウェーハの反りを算出する方法、及び貼り合わせsoiウェーハの製造方法
DE102014219648A1 (de) 2014-09-29 2015-10-15 Carl Zeiss Smt Gmbh Verfahren zum Herstellen eines Spiegelelements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
CA1251514A (en) * 1985-02-20 1989-03-21 Tadashi Sakai Ion selective field effect transistor sensor
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.

Also Published As

Publication number Publication date
EP0444943A1 (de) 1991-09-04
EP0444943B1 (de) 1997-05-21
DE69126153D1 (de) 1997-06-26

Similar Documents

Publication Publication Date Title
DE69126153T2 (de) Verfahren zur Herstellung von verbundenen Halbleiterplättchen
DE69127841T2 (de) Verbundenes Plättchen und dessen Herstellungsverfahren
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE69827824T2 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE69722832T2 (de) Verfahren zum Transportieren einer dünnen Schicht von einem Anfangssubstrat auf ein Endsubstrat
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69126076T2 (de) Verbundswafer und Verfahren zu dessen Herstellung
DE69023289T2 (de) Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE69906491T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiCOI-STRUKTUR
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE69917819T2 (de) SOI Substrat
EP0862788B1 (de) Herstellungsverfahren eines vertikal integrierten halbleiterbauelements
DE69619602T2 (de) Verfahren zum Herstellen eines Halbleiter-Substrats
DE4441542B4 (de) SOI-Halbleitervorrichtung mit Inselbereichen und Verfahren zu deren Herstellung
DE60127148T2 (de) Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen
DE2504944C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE69225881T2 (de) Verfahren zur Herstellung eines Substrates vom SOI-Typ mit einer uniformen dünnen Silizium-Schicht
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE112004001102B4 (de) Verfahren zur Steuerung der Planheit und der Elektronenbeweglichkeit von mit Diamant beschichtetem Silizium und dadurch gebildeten Strukturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee