DE4210859C1 - - Google Patents
Info
- Publication number
- DE4210859C1 DE4210859C1 DE19924210859 DE4210859A DE4210859C1 DE 4210859 C1 DE4210859 C1 DE 4210859C1 DE 19924210859 DE19924210859 DE 19924210859 DE 4210859 A DE4210859 A DE 4210859A DE 4210859 C1 DE4210859 C1 DE 4210859C1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- simox
- layer
- wafer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000010703 silicon Substances 0.000 claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 70
- 235000012431 wafers Nutrition 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 80
- 238000002513 implantation Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005496 tempering Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 230000035876 healing Effects 0.000 claims 1
- 238000003631 wet chemical etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013208 measuring procedure Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Her
stellen einer monokristallinen Siliziumschicht, die durch
eine vergrabene Isolatorschicht von einem darunterliegenden
Siliziumsubstrat getrennt ist.
Für viele Anwendungsfälle bei der Fertigung elektronischer
Elemente und insbesondere bei der Herstellung integrierter
Schaltungen ist es erforderlich oder vorteilhaft, diese Ele
mente oder Schaltungen in monokristallinen Siliziumschichten
auszubilden, die durch einen vergrabenen Isolator von dem
darunterliegenden Siliziumträgermaterial getrennt sind. Vor
aussetzung für die Fertigung derartiger Elemente oder Schal
tungen ist die Herstellung von Substratmaterialien, die eine
monokristalline Siliziumschicht und eine vergrabene Isola
torschicht umfassen, wobei die vergrabene Isolatorschicht
die Siliziumschicht von einem unter der Isolatorschicht lie
genden Siliziumsubstrat trennt.
Es sind bereits mehrere Ansätze für derartige Verfahren aus
der Literatur bekannt, die unter dem Begriff "SOI-Technolo
gien" (Silicon-On-Insulator) zusammengefaßt werden.
Eines dieser Verfahren ist das ZMR-Verfahren (Zone Melt Re
crystallization), das in folgender Literaturstelle beschrie
ben ist: A. Nakagawa. Impact of dielectric isolation tech
nology on power ICs. ISPSD, Seiten 16 bis 21, 1991.
Ein weiteres derartiges Verfahren ist das sogenannte SIMOX-
Verfahren, das aus vielen Literaturstellen und Patentver
öffentlichungen bekannt ist. Nur beispielsweise wird ver
wiesen auf H. A. Guerra. The status of SIMOX technology. D.
N. Schmidt, Herausgeber, Silicon-On-Insulator Technology and
Devices, Band 90-6, Seiten 21 bis 47. The Electrochemical
Society, Inc., 1990.
Als drittes Verfahren, welches man zu den SOI-Technologien
rechnet, sei das Wafer Bonding-Verfahren genannt. Dieses ist
unter anderem aus folgender Literaturstelle bekannt: W. P.
Maszara. Silicon-On-Insulator by Wafer Bonding: A review. J.
Electrochem. Soc., 138:341 bis 347, 1991.
Allgemein ist es aus der Literatur bekannt, daß lediglich
die beiden letztgenannten Verfahren die Herstellung produk
tionstauglicher SOI-Substrate erlauben. Bei dem unter der
Bezeichnung SIMOX bekannten Verfahren wird in einem ersten
Schritt eine hohe Dosis Sauerstoffionen in das Siliziumsub
strat implantiert. Der implantierte Sauerstoff reagiert mit
dem Substrat zu einer vergrabenen Siliziumdioxidschicht. In
einem nachfolgenden Hochtemperaturschritt werden die nach
der Implantation verbliebenen Kristallschädigungen ausge
heilt. Durch chemische Segregation bilden sich scharfe
Grenzflächen zwischen dem vergrabenen Isolator und dem ihn
umgebenden Silizium.
Der wichtigste Vorteil dieses Verfahrens besteht darin, daß
die Dicke des Siliziumfilmes extrem gleichmäßig ist und
durch die Wahl der Ionenenergie oder durch nachfolgendes
epitaktisches Aufwachsen von Silizium zwischen etwa 50 nm
und wenigen 10 µm sehr genau eingestellt werden kann. Die
Hauptnachteile dieses Verfahrens liegen jedoch in der Not
wendigkeit sehr hoher Implantationsdosen sowie in den damit
verbundenen hohen Kosten sowie in der praktischen und physi
kalischen Beschränkung der maximalen Oxiddicke auf etwa 0,5 µm.
Bei dem Wafer Bonding-Verfahren kann die Oberfläche eines
Wafers zunächst thermisch oxidiert werden oder es kann eine
dielektrische Schicht auf dem Wafer abgeschieden werden. Ein
zweiter Wafer wird in gleicher Weise behandelt oder aber un
behandelt belassen. Die Oberflächen der beiden Wafer werden
nach einer Hydrophilisierung in Kontakt miteinander ge
bracht, woraufhin die durch Wasserstoffbrücken leicht an
einander haftenden Wafer in einem nachfolgenden Temperungs
schritt unlöslich miteinander verbunden werden. Anschließend
wird einer der beiden Wafer von seiner ursprünglichen Dicke,
die üblicherweise einige 100 µm beträgt, auf das gewünschte
Maß gedünnt. Dies geschieht entweder durch Schleifen oder
durch Polieren oder durch chemisches Ätzen sowie auch durch
Kombinationen dieser Dünnverfahren.
Im Falle des Schleifens wird der Prozeß durch aufwendige
Meßverfahren kontrolliert.
Bei chemischen Ätzverfahren zum Dünnen eines der beiden
Wafer bei dem Wafer Bonding-Verfahren werden einerseits
ausschließlich zeitbestimmte Prozesse und andererseits Ätz
stoppverfahren verwendet. In dem letztgenannten Fall wird
bereits vor dem Bonden in einen der beiden Wafer eine Ätz
stopp eingebracht, der die chemische Reaktion bei dem rück
seitigen Dünnungsätzen hemmt. In diesem Fall wird die
Schichtdicke der isolierten Siliziumschicht durch die Tiefe
bestimmt, in der die Ätzstoppschicht in den dünn zu ätzenden
Wafer eingebracht ist.
Im Zusammenhang mit derartigen Wafer Bonding-Verfahren sind
folgende Verfahren zur Herstellung der beschriebenen, ver
grabenen Ätzstoppschichten bekannt.
Aus der Literaturstelle V. Lehmann, K. Mitani, D. Fejoo und
U. Gösele. Implanted carbon: An effective etch-stop in
silicon. J. Electrochem. Soc., 138:L3 bis L4, 1991 ist die
Hochdosisimplantation von Bor und Kohlenstoff zu entnehmen.
Die Hochdosisimplantation von Germanium sowie epitaktisch
aufgewachsene Germaniumschichten sowie im Falle elektroche
mischer Ätzverfahren die Verwendung gesperrter pn-Übergänge
als Ätzstopp sind aus folgender Literaturstelle zu entneh
men: D. J. Godbey, M. E. Twigg, H. L. Hughes, L. J. Palcuti,
P. Leonow und 3. J. Wang. Fabrication of bond and etch-back
silicon on insulator using a strained Si0.7Ge0.3 layer as an
etch-stop. J. Electrochem. Soc., 137:3219-3223, 1990.
Diesen bekannten Wafer Bonding-Verfahren, die sich vergra
bener Ätzstoppschichten bedienen, ist jedoch die geringe
Selektivität zwischen dem zu ätzenden Silizium und den Ätz
stoppschichten gemeinsam, woraus ein nur geringer Gleich
mäßigkeitsgrad der erzeugten Siliziumfilmdicke resultiert.
In der praktischen Anwendung der soeben beschriebenen Wafer
Bonding-Verfahren trat neben dem Problem der schlechten
Gleichmäßigkeit der Siliziumfilmdicke auch das Problem auf,
daß sich geringere Schichtdicken als ca. 1 µm unter Produk
tionsbedingungen nicht fertigen ließen.
Aus der Literaturstelle C. Harendt et al., Silicon-On-Insu
lator Films obtained by etch-back of bonded wafers, J. Elec
trochem. Soc., Band 136, Nummer 11, November 1989, Seiten
3547 bis 3548 ist ein weiteres Wafer Bonding-Verfahren be
kannt, bei dem zur Herstellung eines doppelten Ätzstopp zu
nächst eine Borimplantation vorgenommen wird, woraufhin eine
niedrigdotierte epitaxiale Schicht von gewünschter Dicke auf
der vergrabenen Schicht aufgewachsen wird. Nach dem Erzeugen
dünner Oxidschichten auf beiden Wafern wird ein Wafer
Bonding durchgeführt. Auch hier treten die soeben beschrie
benen Schwierigkeiten auf, die sich aus der geringen Selek
tivität der durch Bor gebildeten Ätzstoppschicht ergeben.
Aus der Fachveröffentlichung A. Söderbärg, Investigation of
buried etch-stop layer in silicon made by nitrogen implan
tation, J. Electrochem. Soc., Band 139, Nummer 2, Seiten 561
bis 566 ist ein Verfahren bekannt, bei dem ein Wafer nach
Stickstoffimplantation durch anodisches Bonden auf einen
Glasträger aufgebracht wird und rückseitig bis zu der so
durch die implantierte Stickstoffschicht gebildeten Ätz
stoppschicht freigeätzt wird. Durch die Stickstoffimplanta
tion kommt es zu einer schlechten Kristallqualität der Si
liziumschicht. Eine Temperung bei hoher Temperatur zum Aus
heilen der Siliziumschicht kommt bei dieser Technik nicht in
Betracht, da in diesem Falle die Ätzstoppwirkung des implan
tierten Stickstoffes verloren ginge. Aufgrund der schlechten
Ätzstoppwirkung der vergrabenen Stickstoffschicht und der
sich ergebenden schlechten Kristallqualität hat dieses Ver
fahren keinen Eingang in die Praxis gefunden.
Angesichts des oben erläuterten Standes der Technik wählte
der Fachmann in der Vergangenheit zur Herstellung einer
monokristallinen Siliziumschicht auf einem vergrabenen Di
elektrikum daher entweder das SIMOX-Verfahren, wenn eine
gleichmäßige, genau einstellbare Siliziumfilmdicke für den
gewünschten Anwendungsfall erforderlich ist und die mit
diesem Verfahren verbundenen hohen Kosten aufgrund der er
forderlichen hohen Implantationsdosen sowie die Beschränkung
auf maximale Oxidschichtdicken von 0,5 µm hingenommen werden
konnten.
Wenn eine geringe Homogenität der Siliziumschichtdicke des
Siliziumfilmes hingenommen werden konnte und ein geringer
Investitionsaufwand oder eine hohe Kristallqualität der
Siliziumdeckschicht im Vordergrund stand, wurde statt dessen
das Wafer Bonding-Verfahren eingesetzt.
Ausgehend von diesem Stand der Technik liegt der Erfindung
daher die Aufgabe zugrunde, ein Verfahren zum Herstellen
monokristalliner Siliziumschichten anzugeben, das zu einer
hohen Gleichmäßigkeit der Dicke des erzeugten Siliziumfilmes
führt, mit dem eine hohe Kristallqualität der Silizium
schicht erreicht wird und mit dem vergrabene Isolatorschich
ten erzeugbar sind, deren Dicke nicht auf die mit SIMOX-Ver
fahren erzielbare Oxiddicke beschränkt ist.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch
1 gelöst.
Bevorzugte Weiterbildungen des erfindungsgemäßen Verfahrens
sind in den Unteransprüchen angegeben.
Nachfolgend wird ein bevorzugtes Ausführungsbeispiel des er
findungsgemäßen Verfahrens näher erläutert. Ausgangspunkt
des erfindungsgemäßen Verfahrens sind zwei Siliziumwafer.
Aufgrund eines der beiden Siliziumwafer wird zunächst unter
Anwendung des SIMOX-Verfahrens ein SIMOX-Siliziumwafer er
zeugt. Hierbei wird zunächst durch Hochdosis-Sauerstoff
implantation eine vergrabene SIMOX-Oxidschicht gebildet,
durch die eine Siliziumschicht gegenüber dem Siliziumsub
strat des SIMOX-Wafers getrennt wird.
Soweit dies gewünscht ist, kann anschließend die Dicke der
Siliziumschicht durch an sich bekannte Verfahren reduziert
oder vergrößert werden. Beispielsweise kommt es in Betracht,
die Siliziumschicht durch epitaktisches Aufwachsen zu ver
stärken. Nach Ausbildung der SIMOX-Oxidschicht wird die
Siliziumschicht des SIMOX-Siliziumwafers durch Temperung
ausgeheilt. Vorzugsweise erfolgt dies bei Temperaturen
zwischen 700°C und 1412°C bei einer Dauer zwischen dreißig
Minuten und fünfzehn Stunden.
Zur Erzeugung der späteren Isolatorschicht werden nunmehr
entweder der SIMOX-Siliziumwafer, oder der andere Wafer, der
nachfolgend als Trägerwafer bezeichnet werden soll, oder
beide Wafer thermisch oxidiert und/oder mit einer Abschei
dung eines Dielektrikums versehen.
In dem Fall, in dem die Dielektrikumschicht auf dem Träger
wafer abgeschieden wird, wird es als bevorzugt angesehen,
diese auf der gesamten Oberfläche des Trägerwafers zu
erzeugen. Dann kann sie, wie noch näher erläutert werden
wird, zum Schutz des Trägerwafers gegen Ätzmittel verwendet
werden.
Nunmehr werden die Vorderseiten des SIMOX-Siliziumwafers und
des Trägerwafers miteinander in Kontakt gebracht, woraufhin
sie in einem Temperschritt unlöslich miteinander verbunden
werden. Typische Temperaturen, die bei diesem Temperschritt
eingesetzt werden, liegen im Bereich von 800° bis 1300°C.
Soweit der Trägerwafer nicht bereits durch das erwähnte all
seitige Abscheiden eines Dielektrikums geschützt ist, wird
nunmehr auf diesen eine Schutzschicht gegen beispielsweise
alkalische Ätzmittel aufgetragen.
Die so zu einer einzigen Scheibe von im wesentlichen doppel
ter Dicke miteinander verbundenen Wafer werden nunmehr in
einer alkalischen Lösung geatzt, bis die chemische Reaktion
an der vergrabenen SIMOX-Oxidschicht gebremst wird.
Die nunmehr freiliegende SIMOX-Oxidschicht wird vorzugsweise
mittels Flußsäure entfernt, wodurch die im wesentlichen
monokristalline Siliziumschicht freigelegt wird.
Die nunmehr freiliegende Oberfläche ist die vorherige Grenz
fläche zwischen der Siliziumschicht und der nunmehr durch
Ätzen entfernten SIMOX-Oxidschicht. Zur weiteren Verbesse
rung der Qualität dieser Oberfläche kann der gebondete Wafer
thermisch oxidiert und das entstehende Opferoxid anschlie
ßend naßchemisch abgeätzt werden.
Alternativ kann man den Wafer auch chemisch und/oder mecha
nisch polieren.
Eine weitere Möglichkeit, die sowohl zur Verbesserung der
Oberfläche als auch zur Reduktion der Kristallfehlerdichte
der Siliziumschicht führt, besteht darin, die erforderliche
Sauerstoffdosis bei der SIMOX-Sauerstoffimplantation in
sequentiellen Teilimplantationen von Teildosen und Temperun
gen einzubringen.
Bei dem erfindungsgemäßen Verfahren können Implantations
dosen von 1·1017 cm-2 bis 3·1018 cm-2 angewendet werden. Es
ist gemäß der Erfindung beispielsweise möglich, eine
Implantationsdosis von 4·1017 cm-2 einzusetzen, um den
Ätzstopp zu erzeugen. Bei dieser Implantationsdosis, die
weit unter den Implantationsdosen liegen, die typischerweise
bei der SIMOX-Technologie zur Erzeugung vergrabener, isolie
render Schichten eingesetzt werden, wird eine erhebliche
Kostenreduktion bei gleichzeitiger Verbesserung der Qualität
der Siliziumschicht erreicht.
Im Rahmen des SIMOX-Teilverfahrens wird die Temperung vor
zugsweise bei 700° bis 1412°C mit einer Dauer von dreißig
Minuten bis fünfzehn Stunden durchgeführt. Gegenüber den bei
typischen SIMOX-Temperungen verwendeten Temperaturen von
oberhalb 1300°C bei Temperungszeiten von sechs Stunden ist
daher eine weitere Kostenreduktion möglich.
Für das rückseitige Ätzen des SIMOX-Siliziumwafers kann je
des Ätzmedium mit einer ausreichenden Selektivität der Ätz
rate zwischen Silizium und Siliziumdioxid verwendet werden.
Bevorzugt ist eine 20prozentige KOH-Lösung bei 80°C. In
diesem Fall ist eine Dotirung von 1,8·1018 cm-2 erfor
derlich.
Mit dem erfindungsgemäßen Verfahren ist es bei Kostenein
sparungen gegenüber dem SIMOX-Verfahren möglich, hochquali
tative Siliziumschichten mit einer sehr homogenen Schicht
dicke und einer im wesentlichen monokristallinen Struktur zu
erzeugen, ohne hinsichtlich der Dicke der vergrabenen Iso
latorschicht Beschränkungen unterworfen zu sein. Bei dem er
findungsgemäßen Verfahren werden daher die Vorteile des
SIMOX-Verfahrens und des Wafer Bonding-Verfahrens kombi
niert, ohne die Nachteile und Beschränkungen dieser Verfah
ren Inkauf nehmen zu müssen.
Claims (16)
1. Verfahren zum Herstellen einer im wesentlichen monokri
stallinen Siliziumschicht, die durch eine vergrabene Iso
latorschicht von einem darunterliegenden Siliziumsubstrat
getrennt ist, mit folgenden Verfahrensschritten:
- - Erzeugen eines SIMOX-Siliziumwafers, wobei
- -- durch Sauerstoffimplantation in diesen SIMOX-Siliziumwafer eine vergrabene SIMOX-Oxidschicht gebildet wird, die eine Siliziumschicht gegenüber dem Siliziumsubstrat des SIMOX-Wafers trennt, und
- -- die Siliziumschicht des SIMOX-Siliziumwafers durch Temperung ausgeheilt wird,
dadurch gekennzeichnet, daß das Verfahren zum Herstellen
der im wesentlichen monokristallinen Siliziumschicht
ferner folgende Verfahrensschritte aufweist:
- - Erzeugen einer Dielektrikumschicht auf der Vorderseite des SIMOX-Siliziumwafers und/oder auf der Vorderseite eines Silizium-Trägerwafers,
- - Waferbonden des SIMOX-Siliziumwafers und des Silizium-
Trägerwafers, wobei
- -- die Wafer mit ihren Vorderseiten in Kontakt mitein ander gebracht werden, und
- -- die Wafer durch einen Temperungsschritt unlösbar miteinander verbunden werden, und
- - rückseitiges Ätzen des SIMOX-Siliziumwafers mit einem Ätzmedium ausreichender Selektivität zwischen Silizium und Siliziumdioxid, der durch das Wafer bonding mit dem Silizium-Trägerwafer verbunden ist, bis zu der vergrabenen SIMOX-Oxidschicht.
2. Verfahren nach Anspruch 1, gekennzeichnet durch
den Verfahrensschritt des Aufbringens einer Ätzschutz
schicht auf den Siliziumträgerwafer vor dem Verfah
rensschritt des rückseitigen Ätzens des SIMOX-Sili
ziumwafers.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet,
daß die SIMOX-Oxidschicht durch Naßätzen entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß die SIMOX-Oxidschicht durch Ätzen mittels Flußsäure
entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet,
daß die Dielektrikumschicht durch thermische Oxidation
der Vorderseite des SIMOX-Siliziumwafers und/oder der
Vorderseite des Silizium-Trägerwafers gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet,
daß die Dielektrikumschicht durch ein CVD-Verfahren auf
der Vorderseite des SIMOX-Siliziumwafers und/oder auf
der Vorderseite des Silizium-Trägerwafers abgeschieden
wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die Dielektrikumschicht auf der gesamten Oberfläche
des Trägerwafers abgeschieden wird und somit auch die
Ätzschutzschicht bildet.
8. Verfahren nach einem der Ansprüche 1 bis 7, gekennzeich
net durch
den Verfahrensschritt der Veränderung der Dicke der
Siliziumschicht nach dem Verfahrensschritt der Her
stellung der vergrabenen SIMOX-Oxidschicht.
9. Verfahren nach einem der Ansprüche 1 bis 8, gekennzeich
net durch
den Verfahrensschritt des thermischen Oxidierens der
Siliziumschicht und den Verfahrensschritt des anschlie
ßenden naßchemischen Ätzens des thermischen Oxids zum
Zwecke der Reduktion der Dicke der Siliziumschicht.
10. Verfahren nach einem der Ansprüche 1 bis 8, gekennzeich
net durch
den Verfahrensschritt des Ätzens der monokristallinen
Siliziumschicht zum Zwecke der Reduktion der Schicht
dicke.
11. Verfahren nach einem der Ansprüche 1 bis 8, gekennzeich
net durch
den Verfahrensschritt des epitaktischen Aufwachsens von
Silizium auf die Siliziumschicht zum Zwecke der Erhöhung
ihrer Schichtdicke.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch
gekennzeichnet,
daß das Implantieren der SIMOX-Oxidschicht mit Implan
tationsdosen zwischen 1·1017 cm-2 und 3·1018 cm-2
durchgeführt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß die Implantationsdosis im wesentlichen 1,8·1018 cm-2
beträgt.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch
gekennzeichnet,
daß der Temperungsschritt zum Zwecke der Ausheilung der
Siliziumschicht des SIMOX-Siliziumwafers bei Tempera
turen zwischen 700°C und 1412°C und bei einer Dauer
zwischen dreißig Minuten und fünfzehn Stunden durchge
führt wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch
gekennzeichnet,
daß die Sauerstoffimplantation zur Erzeugung der ver
grabenen SIMOX-Oxidschicht durch sequentielle Implan
tationen und Temperungen von Teildosen durchgeführt
wird.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924210859 DE4210859C1 (de) | 1992-04-01 | 1992-04-01 | |
| PCT/EP1993/000734 WO1993020584A1 (de) | 1992-04-01 | 1993-03-25 | Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum |
| FR9303955A FR2689682B1 (fr) | 1992-04-01 | 1993-03-31 | Procede de realisation d'une couche de silicium monocristalline sur un dielectrique enseveli. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924210859 DE4210859C1 (de) | 1992-04-01 | 1992-04-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4210859C1 true DE4210859C1 (de) | 1993-06-09 |
Family
ID=6455732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924210859 Expired - Fee Related DE4210859C1 (de) | 1992-04-01 | 1992-04-01 |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE4210859C1 (de) |
| FR (1) | FR2689682B1 (de) |
| WO (1) | WO1993020584A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19715138A1 (de) * | 1997-04-13 | 1998-10-22 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen |
| WO2001006546A2 (en) * | 1999-07-16 | 2001-01-25 | Massachusetts Institute Of Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| DE102004029929A1 (de) * | 2004-06-21 | 2006-01-05 | Infineon Technologies Ag | Verfahren zum Herstellen von Mikrostrukturen |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710836A4 (de) * | 2004-01-30 | 2010-08-18 | Sumco Corp | Verfahren zur herstellung eines soi-wafers |
| CN100487885C (zh) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| EP0444943B1 (de) * | 1990-02-28 | 1997-05-21 | Shin-Etsu Handotai Company Limited | Verfahren zur Herstellung von verbundenen Halbleiterplättchen |
-
1992
- 1992-04-01 DE DE19924210859 patent/DE4210859C1/de not_active Expired - Fee Related
-
1993
- 1993-03-25 WO PCT/EP1993/000734 patent/WO1993020584A1/de active Search and Examination
- 1993-03-31 FR FR9303955A patent/FR2689682B1/fr not_active Expired - Fee Related
Non-Patent Citations (5)
| Title |
|---|
| A. NAKAGAWA: Impact of dielectric isolation technology on power ICs, in: ISPSD, S. 16-21, 1991 * |
| D.J. GODBEY, M.E. TWIGG, H.L. HUGHES, L.J. PALCOTIP. LEONOW und J.J. WANG: Fabrication of bond and etch-back silicon on insulator using a strained Si¶0.7¶ Ge¶0.3¶ layer as an etch-stop, in: J. electrochem. Soc. 137, S. 3219-3223, 1990 * |
| M.A. GUERRA: The status of SiMOX technology in: Silicon-On-Insulator Technology and Devices Bd. 90-6, s. 21-47, The Electrochemical Society Inc., 1990 * |
| V. LEHMANN, K. MITANI, D. FEJOO und U. GÖSELE: Implanted carbon: An effective etch-stop in silicon, in: J. electrochem. Soc. 138, L3-L4, 1991 * |
| W.P. MASZARA: Silicon-On-Insulator by Wafer Bonding, A Review, in: J. Electrochem. Soc. 138, S. 341-347, 1991 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19715138A1 (de) * | 1997-04-13 | 1998-10-22 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen |
| WO2001006546A2 (en) * | 1999-07-16 | 2001-01-25 | Massachusetts Institute Of Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| WO2001006546A3 (en) * | 1999-07-16 | 2001-06-07 | Massachusetts Inst Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| DE102004029929A1 (de) * | 2004-06-21 | 2006-01-05 | Infineon Technologies Ag | Verfahren zum Herstellen von Mikrostrukturen |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993020584A1 (de) | 1993-10-14 |
| FR2689682B1 (fr) | 1998-07-31 |
| FR2689682A1 (fr) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69738278T2 (de) | Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält | |
| DE19840421C2 (de) | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung | |
| DE69728355T2 (de) | Verfahren zur Herstellung eines Halbleitergegenstands | |
| DE69233314T2 (de) | Verfahren zur Herstellung von Halbleiter-Produkten | |
| DE4229628C2 (de) | Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen | |
| DE60036286T2 (de) | Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens | |
| DE60125952T2 (de) | Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen | |
| DE69728950T2 (de) | Verfahren zur Herstellung eines Halbleitergegenstands | |
| DE4021541C1 (de) | ||
| DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
| DE4221039C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement | |
| DE4210859C1 (de) | ||
| DE19936941A1 (de) | Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat | |
| EP0062725B1 (de) | Verfahren zum Herstellen eines integrierten Planartransistors | |
| DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
| DE102004057764B4 (de) | Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement | |
| DE4006158C2 (de) | ||
| DE4440072C1 (de) | Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht | |
| DE4042334C2 (de) | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel | |
| DE19841430A1 (de) | Verfahren zur Herstellung kristalliner Halbleiterschichten | |
| DE19750167B4 (de) | Verfahren zur Herstellung integrierter Schaltkreise | |
| DE4201910C2 (de) | Verfahren zum Herstellen einer Halbleiterstruktur für eine integrierte Leistungsschaltung mit einem vertikalen Leistungsbauelement | |
| DE3829906A1 (de) | Verfahren zum herstellen von halbleiter-bauelementen | |
| DE4033508C1 (en) | Silicon@ wafer mfr. for high yield - by oxidising silicon@ disc, etching filling with silicon@, bonding with thick layer oxide layer and thinning for sepd. silicon areas | |
| DE4127925C2 (de) | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |