DE4210859C1 - - Google Patents
Info
- Publication number
- DE4210859C1 DE4210859C1 DE19924210859 DE4210859A DE4210859C1 DE 4210859 C1 DE4210859 C1 DE 4210859C1 DE 19924210859 DE19924210859 DE 19924210859 DE 4210859 A DE4210859 A DE 4210859A DE 4210859 C1 DE4210859 C1 DE 4210859C1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- simox
- layer
- wafer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000010703 silicon Substances 0.000 claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 70
- 235000012431 wafers Nutrition 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 80
- 238000002513 implantation Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005496 tempering Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 230000035876 healing Effects 0.000 claims 1
- 238000003631 wet chemical etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013208 measuring procedure Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Her stellen einer monokristallinen Siliziumschicht, die durch eine vergrabene Isolatorschicht von einem darunterliegenden Siliziumsubstrat getrennt ist.The present invention relates to a method for manufacturing put a monocrystalline silicon layer through a buried insulator layer from an underlying one Silicon substrate is separated.
Für viele Anwendungsfälle bei der Fertigung elektronischer Elemente und insbesondere bei der Herstellung integrierter Schaltungen ist es erforderlich oder vorteilhaft, diese Ele mente oder Schaltungen in monokristallinen Siliziumschichten auszubilden, die durch einen vergrabenen Isolator von dem darunterliegenden Siliziumträgermaterial getrennt sind. Vor aussetzung für die Fertigung derartiger Elemente oder Schal tungen ist die Herstellung von Substratmaterialien, die eine monokristalline Siliziumschicht und eine vergrabene Isola torschicht umfassen, wobei die vergrabene Isolatorschicht die Siliziumschicht von einem unter der Isolatorschicht lie genden Siliziumsubstrat trennt.For many applications in the manufacture of electronic Elements and especially integrated in the manufacture Circuits, it is necessary or advantageous, these ele elements or circuits in monocrystalline silicon layers form by a buried insulator from the underlying silicon carrier material are separated. Before suspension for the production of such elements or scarf is the production of substrate materials, the one monocrystalline silicon layer and a buried isola include gate layer, the buried insulator layer the silicon layer from one under the insulator layer separates the silicon substrate.
Es sind bereits mehrere Ansätze für derartige Verfahren aus der Literatur bekannt, die unter dem Begriff "SOI-Technolo gien" (Silicon-On-Insulator) zusammengefaßt werden.There are already several approaches for such processes the literature known under the term "SOI-Technolo gien "(Silicon-On-Insulator) can be summarized.
Eines dieser Verfahren ist das ZMR-Verfahren (Zone Melt Re crystallization), das in folgender Literaturstelle beschrie ben ist: A. Nakagawa. Impact of dielectric isolation tech nology on power ICs. ISPSD, Seiten 16 bis 21, 1991.One of these processes is the ZMR process (Zone Melt Re crystallization), which is described in the following literature ben is: A. Nakagawa. Impact of dielectric isolation tech nology on power ICs. ISPSD, pages 16-21, 1991.
Ein weiteres derartiges Verfahren ist das sogenannte SIMOX- Verfahren, das aus vielen Literaturstellen und Patentver öffentlichungen bekannt ist. Nur beispielsweise wird ver wiesen auf H. A. Guerra. The status of SIMOX technology. D. N. Schmidt, Herausgeber, Silicon-On-Insulator Technology and Devices, Band 90-6, Seiten 21 bis 47. The Electrochemical Society, Inc., 1990.Another such method is the so-called SIMOX Process that from many references and Patentver publications is known. Only for example is ver referred to H. A. Guerra. The status of SIMOX technology. D. N. Schmidt, Editor, Silicon-On-Insulator Technology and Devices, vol. 90-6, pages 21 to 47. The Electrochemical Society, Inc., 1990.
Als drittes Verfahren, welches man zu den SOI-Technologien rechnet, sei das Wafer Bonding-Verfahren genannt. Dieses ist unter anderem aus folgender Literaturstelle bekannt: W. P. Maszara. Silicon-On-Insulator by Wafer Bonding: A review. J. Electrochem. Soc., 138:341 bis 347, 1991.As a third method, which one to SOI technologies the wafer bonding process. This is known from the following literature, among others: W. P. Maszara. Silicon-On-Insulator by Wafer Bonding: A review. J. Electrochemical. Soc., 138: 341-347, 1991.
Allgemein ist es aus der Literatur bekannt, daß lediglich die beiden letztgenannten Verfahren die Herstellung produk tionstauglicher SOI-Substrate erlauben. Bei dem unter der Bezeichnung SIMOX bekannten Verfahren wird in einem ersten Schritt eine hohe Dosis Sauerstoffionen in das Siliziumsub strat implantiert. Der implantierte Sauerstoff reagiert mit dem Substrat zu einer vergrabenen Siliziumdioxidschicht. In einem nachfolgenden Hochtemperaturschritt werden die nach der Implantation verbliebenen Kristallschädigungen ausge heilt. Durch chemische Segregation bilden sich scharfe Grenzflächen zwischen dem vergrabenen Isolator und dem ihn umgebenden Silizium.It is generally known from the literature that only the latter two methods of producing produk allow suitable SOI substrates. At the under the Designation known SIMOX method is used in a first Step a high dose of oxygen ions into the silicon sub implanted strat. The implanted oxygen reacts with the substrate into a buried silicon dioxide layer. In a subsequent high temperature step is followed by remaining crystal damage after implantation heals. Chemical segregation creates sharp ones Interfaces between the buried insulator and him surrounding silicon.
Der wichtigste Vorteil dieses Verfahrens besteht darin, daß die Dicke des Siliziumfilmes extrem gleichmäßig ist und durch die Wahl der Ionenenergie oder durch nachfolgendes epitaktisches Aufwachsen von Silizium zwischen etwa 50 nm und wenigen 10 µm sehr genau eingestellt werden kann. Die Hauptnachteile dieses Verfahrens liegen jedoch in der Not wendigkeit sehr hoher Implantationsdosen sowie in den damit verbundenen hohen Kosten sowie in der praktischen und physi kalischen Beschränkung der maximalen Oxiddicke auf etwa 0,5 µm.The main advantage of this method is that the thickness of the silicon film is extremely uniform and by the choice of ion energy or by the following epitaxial growth of silicon between about 50 nm and can be set very precisely within a few 10 µm. The The main disadvantages of this method, however, lie in need maneuverability of very high implantation doses as well as in the associated high costs as well as in the practical and physi Kalische limitation of the maximum oxide thickness to about 0.5 microns.
Bei dem Wafer Bonding-Verfahren kann die Oberfläche eines Wafers zunächst thermisch oxidiert werden oder es kann eine dielektrische Schicht auf dem Wafer abgeschieden werden. Ein zweiter Wafer wird in gleicher Weise behandelt oder aber un behandelt belassen. Die Oberflächen der beiden Wafer werden nach einer Hydrophilisierung in Kontakt miteinander ge bracht, woraufhin die durch Wasserstoffbrücken leicht an einander haftenden Wafer in einem nachfolgenden Temperungs schritt unlöslich miteinander verbunden werden. Anschließend wird einer der beiden Wafer von seiner ursprünglichen Dicke, die üblicherweise einige 100 µm beträgt, auf das gewünschte Maß gedünnt. Dies geschieht entweder durch Schleifen oder durch Polieren oder durch chemisches Ätzen sowie auch durch Kombinationen dieser Dünnverfahren.In the wafer bonding process, the surface of a Wafers are first thermally oxidized or it can be dielectric layer are deposited on the wafer. A second wafer is treated in the same way or un leave treated. The surfaces of the two wafers will be after hydrophilization in contact with each other brings, whereupon the by hydrogen bonds easily mutually adhering wafers in a subsequent tempering step insoluble. Subsequently one of the two wafers becomes of its original thickness, which is usually a few 100 microns to the desired Measure thinned. This is done either by grinding or by polishing or by chemical etching as well as by Combinations of these thin processes.
Im Falle des Schleifens wird der Prozeß durch aufwendige Meßverfahren kontrolliert.In the case of grinding, the process is complicated Measuring procedure controlled.
Bei chemischen Ätzverfahren zum Dünnen eines der beiden Wafer bei dem Wafer Bonding-Verfahren werden einerseits ausschließlich zeitbestimmte Prozesse und andererseits Ätz stoppverfahren verwendet. In dem letztgenannten Fall wird bereits vor dem Bonden in einen der beiden Wafer eine Ätz stopp eingebracht, der die chemische Reaktion bei dem rück seitigen Dünnungsätzen hemmt. In diesem Fall wird die Schichtdicke der isolierten Siliziumschicht durch die Tiefe bestimmt, in der die Ätzstoppschicht in den dünn zu ätzenden Wafer eingebracht ist.In chemical etching processes for thinning one of the two Wafers in the wafer bonding process are on the one hand exclusively timed processes and on the other hand etching stop method used. In the latter case make an etch before bonding into one of the two wafers stop introduced, the chemical reaction at the back side thinning etches inhibits. In this case the Layer thickness of the isolated silicon layer through the depth determined in which the etch stop layer in the thin to be etched Wafer is introduced.
Im Zusammenhang mit derartigen Wafer Bonding-Verfahren sind folgende Verfahren zur Herstellung der beschriebenen, ver grabenen Ätzstoppschichten bekannt.Are in connection with such wafer bonding processes following methods for producing the described ver trench etching stop layers known.
Aus der Literaturstelle V. Lehmann, K. Mitani, D. Fejoo und U. Gösele. Implanted carbon: An effective etch-stop in silicon. J. Electrochem. Soc., 138:L3 bis L4, 1991 ist die Hochdosisimplantation von Bor und Kohlenstoff zu entnehmen.From the literature reference V. Lehmann, K. Mitani, D. Fejoo and U. Gösele. Implanted carbon: An effective etch-stop in silicon. J. Electrochem. Soc., 138: L3 to L4, 1991 is the High-dose implantation of boron and carbon can be found.
Die Hochdosisimplantation von Germanium sowie epitaktisch aufgewachsene Germaniumschichten sowie im Falle elektroche mischer Ätzverfahren die Verwendung gesperrter pn-Übergänge als Ätzstopp sind aus folgender Literaturstelle zu entneh men: D. J. Godbey, M. E. Twigg, H. L. Hughes, L. J. Palcuti, P. Leonow und 3. J. Wang. Fabrication of bond and etch-back silicon on insulator using a strained Si0.7Ge0.3 layer as an etch-stop. J. Electrochem. Soc., 137:3219-3223, 1990.The high-dose implantation of germanium as well as epitaxially grown germanium layers and, in the case of electrochemical etching processes, the use of blocked pn junctions as an etching stop can be found in the following literature reference: DJ Godbey, ME Twigg, HL Hughes, LJ Palcuti, P. Leonow and 3. J. Wang. Fabrication of bond and etch-back silicon on insulator using a strained Si 0.7 Ge 0.3 layer as an etch-stop. J. Electrochem. Soc., 137: 3219-3223, 1990.
Diesen bekannten Wafer Bonding-Verfahren, die sich vergra bener Ätzstoppschichten bedienen, ist jedoch die geringe Selektivität zwischen dem zu ätzenden Silizium und den Ätz stoppschichten gemeinsam, woraus ein nur geringer Gleich mäßigkeitsgrad der erzeugten Siliziumfilmdicke resultiert. In der praktischen Anwendung der soeben beschriebenen Wafer Bonding-Verfahren trat neben dem Problem der schlechten Gleichmäßigkeit der Siliziumfilmdicke auch das Problem auf, daß sich geringere Schichtdicken als ca. 1 µm unter Produk tionsbedingungen nicht fertigen ließen.This well-known wafer bonding process, which got rid of itself use the other etching stop layers, however, is the minor Selectivity between the silicon to be etched and the etch stop layers together, resulting in only a slight equal degree of moderation of the silicon film thickness results. In the practical application of the wafers just described Bonding procedure occurred alongside the bad problem Uniformity of silicon film thickness also the problem on that there are smaller layer thicknesses than approx. 1 µm under produc conditions could not be manufactured.
Aus der Literaturstelle C. Harendt et al., Silicon-On-Insu lator Films obtained by etch-back of bonded wafers, J. Elec trochem. Soc., Band 136, Nummer 11, November 1989, Seiten 3547 bis 3548 ist ein weiteres Wafer Bonding-Verfahren be kannt, bei dem zur Herstellung eines doppelten Ätzstopp zu nächst eine Borimplantation vorgenommen wird, woraufhin eine niedrigdotierte epitaxiale Schicht von gewünschter Dicke auf der vergrabenen Schicht aufgewachsen wird. Nach dem Erzeugen dünner Oxidschichten auf beiden Wafern wird ein Wafer Bonding durchgeführt. Auch hier treten die soeben beschrie benen Schwierigkeiten auf, die sich aus der geringen Selek tivität der durch Bor gebildeten Ätzstoppschicht ergeben.From C. Harendt et al., Silicon-On-Insu lator Films obtained by etch-back of bonded wafers, J. Elec trochem. Soc., Volume 136, number 11, November 1989, pages 3547 to 3548 is another wafer bonding process knows, in order to produce a double etch stop next a boron implantation is carried out, whereupon a low doped epitaxial layer of the desired thickness the buried layer is grown. After creating thin oxide layers on both wafers becomes a wafer Bonding done. Here, too, they are just described difficulties arising from the low Selek activity of the etch stop layer formed by boron.
Aus der Fachveröffentlichung A. Söderbärg, Investigation of buried etch-stop layer in silicon made by nitrogen implan tation, J. Electrochem. Soc., Band 139, Nummer 2, Seiten 561 bis 566 ist ein Verfahren bekannt, bei dem ein Wafer nach Stickstoffimplantation durch anodisches Bonden auf einen Glasträger aufgebracht wird und rückseitig bis zu der so durch die implantierte Stickstoffschicht gebildeten Ätz stoppschicht freigeätzt wird. Durch die Stickstoffimplanta tion kommt es zu einer schlechten Kristallqualität der Si liziumschicht. Eine Temperung bei hoher Temperatur zum Aus heilen der Siliziumschicht kommt bei dieser Technik nicht in Betracht, da in diesem Falle die Ätzstoppwirkung des implan tierten Stickstoffes verloren ginge. Aufgrund der schlechten Ätzstoppwirkung der vergrabenen Stickstoffschicht und der sich ergebenden schlechten Kristallqualität hat dieses Ver fahren keinen Eingang in die Praxis gefunden.From the specialist publication A. Söderbärg, Investigation of buried etch-stop layer in silicon made by nitrogen implan tation, J. Electrochem. Soc., Volume 139, number 2, pages 561 to 566 a method is known in which a wafer after Nitrogen implantation by anodic bonding on one Glass support is applied and on the back up to the like etching formed by the implanted nitrogen layer stop layer is etched free. Through the nitrogen implant tion, the Si crystal quality is poor silicon layer. Tempering at high temperature to stop This technology does not heal the silicon layer Consider, because in this case the etch stop effect of the implan nitrogen would be lost. Because of the bad Etching stop effect of the buried nitrogen layer and the resulting poor crystal quality has this ver drive no entry found in practice.
Angesichts des oben erläuterten Standes der Technik wählte der Fachmann in der Vergangenheit zur Herstellung einer monokristallinen Siliziumschicht auf einem vergrabenen Di elektrikum daher entweder das SIMOX-Verfahren, wenn eine gleichmäßige, genau einstellbare Siliziumfilmdicke für den gewünschten Anwendungsfall erforderlich ist und die mit diesem Verfahren verbundenen hohen Kosten aufgrund der er forderlichen hohen Implantationsdosen sowie die Beschränkung auf maximale Oxidschichtdicken von 0,5 µm hingenommen werden konnten.Given the prior art discussed above, chose the specialist in the past to make one monocrystalline silicon layer on a buried Di Therefore, either the SIMOX process, if one uniform, precisely adjustable silicon film thickness for the desired application is required and with this procedure involves high costs due to the required high implantation doses as well as the restriction be tolerated to a maximum oxide layer thickness of 0.5 µm could.
Wenn eine geringe Homogenität der Siliziumschichtdicke des Siliziumfilmes hingenommen werden konnte und ein geringer Investitionsaufwand oder eine hohe Kristallqualität der Siliziumdeckschicht im Vordergrund stand, wurde statt dessen das Wafer Bonding-Verfahren eingesetzt.If a low homogeneity of the silicon layer thickness of the Silicon film could be accepted and a small one Investment or high crystal quality of the Silicon top layer was in the foreground, was instead used the wafer bonding process.
Ausgehend von diesem Stand der Technik liegt der Erfindung daher die Aufgabe zugrunde, ein Verfahren zum Herstellen monokristalliner Siliziumschichten anzugeben, das zu einer hohen Gleichmäßigkeit der Dicke des erzeugten Siliziumfilmes führt, mit dem eine hohe Kristallqualität der Silizium schicht erreicht wird und mit dem vergrabene Isolatorschich ten erzeugbar sind, deren Dicke nicht auf die mit SIMOX-Ver fahren erzielbare Oxiddicke beschränkt ist.The invention is based on this prior art therefore based on the task of a manufacturing method to indicate monocrystalline silicon layers that lead to a high uniformity of the thickness of the silicon film produced leads to a high crystal quality of silicon layer is reached and with the buried insulator layer ten can be generated, the thickness of which does not match that driving achievable oxide thickness is limited.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. This object is achieved by a method according to claim 1 solved.
Bevorzugte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen angegeben.Preferred developments of the method according to the invention are specified in the subclaims.
Nachfolgend wird ein bevorzugtes Ausführungsbeispiel des er findungsgemäßen Verfahrens näher erläutert. Ausgangspunkt des erfindungsgemäßen Verfahrens sind zwei Siliziumwafer. Aufgrund eines der beiden Siliziumwafer wird zunächst unter Anwendung des SIMOX-Verfahrens ein SIMOX-Siliziumwafer er zeugt. Hierbei wird zunächst durch Hochdosis-Sauerstoff implantation eine vergrabene SIMOX-Oxidschicht gebildet, durch die eine Siliziumschicht gegenüber dem Siliziumsub strat des SIMOX-Wafers getrennt wird.Below is a preferred embodiment of the inventive method explained in more detail. starting point of the method according to the invention are two silicon wafers. Because of one of the two silicon wafers, the first is under Application of the SIMOX process to a SIMOX silicon wafer testifies. This is done first by high-dose oxygen implantation, a buried SIMOX oxide layer is formed, through the one silicon layer opposite the silicon sub strat of the SIMOX wafer is separated.
Soweit dies gewünscht ist, kann anschließend die Dicke der Siliziumschicht durch an sich bekannte Verfahren reduziert oder vergrößert werden. Beispielsweise kommt es in Betracht, die Siliziumschicht durch epitaktisches Aufwachsen zu ver stärken. Nach Ausbildung der SIMOX-Oxidschicht wird die Siliziumschicht des SIMOX-Siliziumwafers durch Temperung ausgeheilt. Vorzugsweise erfolgt dies bei Temperaturen zwischen 700°C und 1412°C bei einer Dauer zwischen dreißig Minuten und fünfzehn Stunden.If desired, the thickness of the Silicon layer reduced by methods known per se or be enlarged. For example, ver the silicon layer by epitaxial growth strengthen. After the SIMOX oxide layer has been formed, the Silicon layer of the SIMOX silicon wafer by tempering healed. This is preferably done at temperatures between 700 ° C and 1412 ° C with a duration between thirty Minutes and fifteen hours.
Zur Erzeugung der späteren Isolatorschicht werden nunmehr entweder der SIMOX-Siliziumwafer, oder der andere Wafer, der nachfolgend als Trägerwafer bezeichnet werden soll, oder beide Wafer thermisch oxidiert und/oder mit einer Abschei dung eines Dielektrikums versehen.To create the later insulator layer, now either the SIMOX silicon wafer, or the other wafer, the hereinafter referred to as carrier wafer, or both wafers are thermally oxidized and / or with a separator of a dielectric.
In dem Fall, in dem die Dielektrikumschicht auf dem Träger wafer abgeschieden wird, wird es als bevorzugt angesehen, diese auf der gesamten Oberfläche des Trägerwafers zu erzeugen. Dann kann sie, wie noch näher erläutert werden wird, zum Schutz des Trägerwafers gegen Ätzmittel verwendet werden.In the case where the dielectric layer on the carrier wafer is deposited, it is considered preferred this over the entire surface of the carrier wafer produce. Then it can, as will be explained in more detail is used to protect the carrier wafer against etching agents will.
Nunmehr werden die Vorderseiten des SIMOX-Siliziumwafers und des Trägerwafers miteinander in Kontakt gebracht, woraufhin sie in einem Temperschritt unlöslich miteinander verbunden werden. Typische Temperaturen, die bei diesem Temperschritt eingesetzt werden, liegen im Bereich von 800° bis 1300°C.Now the front sides of the SIMOX silicon wafer and of the carrier wafer brought into contact, whereupon they are indissolubly connected in one step will. Typical temperatures at this tempering step are used, are in the range of 800 ° to 1300 ° C.
Soweit der Trägerwafer nicht bereits durch das erwähnte all seitige Abscheiden eines Dielektrikums geschützt ist, wird nunmehr auf diesen eine Schutzschicht gegen beispielsweise alkalische Ätzmittel aufgetragen.As far as the carrier wafer is not already by the aforementioned all side deposition of a dielectric is protected now a protective layer against this, for example alkaline caustic applied.
Die so zu einer einzigen Scheibe von im wesentlichen doppel ter Dicke miteinander verbundenen Wafer werden nunmehr in einer alkalischen Lösung geatzt, bis die chemische Reaktion an der vergrabenen SIMOX-Oxidschicht gebremst wird.So like a single slice of essentially double The interconnected thickness of wafers are now in an alkaline solution until the chemical reaction braking on the buried SIMOX oxide layer.
Die nunmehr freiliegende SIMOX-Oxidschicht wird vorzugsweise mittels Flußsäure entfernt, wodurch die im wesentlichen monokristalline Siliziumschicht freigelegt wird.The now exposed SIMOX oxide layer is preferred removed using hydrofluoric acid, which essentially monocrystalline silicon layer is exposed.
Die nunmehr freiliegende Oberfläche ist die vorherige Grenz fläche zwischen der Siliziumschicht und der nunmehr durch Ätzen entfernten SIMOX-Oxidschicht. Zur weiteren Verbesse rung der Qualität dieser Oberfläche kann der gebondete Wafer thermisch oxidiert und das entstehende Opferoxid anschlie ßend naßchemisch abgeätzt werden.The surface now exposed is the previous limit area between the silicon layer and the through Etch removed SIMOX oxide layer. For further improvement The bonded wafer can improve the quality of this surface thermally oxidized and then the resulting sacrificial oxide be etched wet-chemically.
Alternativ kann man den Wafer auch chemisch und/oder mecha nisch polieren.Alternatively, the wafer can also be chemically and / or mecha niche polish.
Eine weitere Möglichkeit, die sowohl zur Verbesserung der Oberfläche als auch zur Reduktion der Kristallfehlerdichte der Siliziumschicht führt, besteht darin, die erforderliche Sauerstoffdosis bei der SIMOX-Sauerstoffimplantation in sequentiellen Teilimplantationen von Teildosen und Temperun gen einzubringen.Another way to improve both Surface as well as to reduce the crystal defect density of the silicon layer is the required Oxygen dose for SIMOX oxygen implantation in sequential partial implantation of partial doses and temperun gene.
Bei dem erfindungsgemäßen Verfahren können Implantations dosen von 1·1017 cm-2 bis 3·1018 cm-2 angewendet werden. Es ist gemäß der Erfindung beispielsweise möglich, eine Implantationsdosis von 4·1017 cm-2 einzusetzen, um den Ätzstopp zu erzeugen. Bei dieser Implantationsdosis, die weit unter den Implantationsdosen liegen, die typischerweise bei der SIMOX-Technologie zur Erzeugung vergrabener, isolie render Schichten eingesetzt werden, wird eine erhebliche Kostenreduktion bei gleichzeitiger Verbesserung der Qualität der Siliziumschicht erreicht.In the method according to the invention, implantation doses of 1 × 10 17 cm -2 to 3 × 10 18 cm -2 can be used. According to the invention it is possible, for example, to use an implantation dose of 4 × 10 17 cm -2 in order to generate the etching stop. With this implantation dose, which is far below the implantation dose that is typically used in SIMOX technology to produce buried, insulating layers, a considerable cost reduction is achieved while the quality of the silicon layer is improved at the same time.
Im Rahmen des SIMOX-Teilverfahrens wird die Temperung vor zugsweise bei 700° bis 1412°C mit einer Dauer von dreißig Minuten bis fünfzehn Stunden durchgeführt. Gegenüber den bei typischen SIMOX-Temperungen verwendeten Temperaturen von oberhalb 1300°C bei Temperungszeiten von sechs Stunden ist daher eine weitere Kostenreduktion möglich.The tempering is carried out as part of the SIMOX sub-process preferably at 700 ° to 1412 ° C with a duration of thirty Minutes to fifteen hours. Compared to the at typical SIMOX tempering temperatures of is above 1300 ° C with annealing times of six hours therefore a further cost reduction is possible.
Für das rückseitige Ätzen des SIMOX-Siliziumwafers kann je des Ätzmedium mit einer ausreichenden Selektivität der Ätz rate zwischen Silizium und Siliziumdioxid verwendet werden. Bevorzugt ist eine 20prozentige KOH-Lösung bei 80°C. In diesem Fall ist eine Dotirung von 1,8·1018 cm-2 erfor derlich.For the back etching of the SIMOX silicon wafer, depending on the etching medium with sufficient selectivity of the etching rate between silicon and silicon dioxide can be used. A 20 percent KOH solution at 80 ° C. is preferred. In this case a doping of 1.8 · 10 18 cm -2 is required.
Mit dem erfindungsgemäßen Verfahren ist es bei Kostenein sparungen gegenüber dem SIMOX-Verfahren möglich, hochquali tative Siliziumschichten mit einer sehr homogenen Schicht dicke und einer im wesentlichen monokristallinen Struktur zu erzeugen, ohne hinsichtlich der Dicke der vergrabenen Iso latorschicht Beschränkungen unterworfen zu sein. Bei dem er findungsgemäßen Verfahren werden daher die Vorteile des SIMOX-Verfahrens und des Wafer Bonding-Verfahrens kombi niert, ohne die Nachteile und Beschränkungen dieser Verfah ren Inkauf nehmen zu müssen.With the method according to the invention it is cost-effective savings compared to the SIMOX process possible, high quality tative silicon layers with a very homogeneous layer thick and an essentially monocrystalline structure generate without considering the thickness of the buried iso lator layer to be subject to restrictions. At which he Processes according to the invention are therefore the advantages of SIMOX process and the wafer bonding process combi without the disadvantages and limitations of this procedure having to put up with it.
Claims (16)
- - Erzeugen eines SIMOX-Siliziumwafers, wobei
- -- durch Sauerstoffimplantation in diesen SIMOX-Siliziumwafer eine vergrabene SIMOX-Oxidschicht gebildet wird, die eine Siliziumschicht gegenüber dem Siliziumsubstrat des SIMOX-Wafers trennt, und
- -- die Siliziumschicht des SIMOX-Siliziumwafers durch Temperung ausgeheilt wird,
- - Creating a SIMOX silicon wafer, where
- a buried SIMOX oxide layer is formed by oxygen implantation in this SIMOX silicon wafer, which separates a silicon layer from the silicon substrate of the SIMOX wafer, and
- the silicon layer of the SIMOX silicon wafer is annealed by tempering,
- - Erzeugen einer Dielektrikumschicht auf der Vorderseite des SIMOX-Siliziumwafers und/oder auf der Vorderseite eines Silizium-Trägerwafers,
- - Waferbonden des SIMOX-Siliziumwafers und des Silizium-
Trägerwafers, wobei
- -- die Wafer mit ihren Vorderseiten in Kontakt mitein ander gebracht werden, und
- -- die Wafer durch einen Temperungsschritt unlösbar miteinander verbunden werden, und
- - rückseitiges Ätzen des SIMOX-Siliziumwafers mit einem Ätzmedium ausreichender Selektivität zwischen Silizium und Siliziumdioxid, der durch das Wafer bonding mit dem Silizium-Trägerwafer verbunden ist, bis zu der vergrabenen SIMOX-Oxidschicht.
- Producing a dielectric layer on the front side of the SIMOX silicon wafer and / or on the front side of a silicon carrier wafer,
- - Wafer bonding of the SIMOX silicon wafer and the silicon carrier wafer, wherein
- - The wafers are brought into contact with one another with their front sides, and
- - The wafers are inextricably linked by a tempering step, and
- - Backside etching of the SIMOX silicon wafer with an etching medium of sufficient selectivity between silicon and silicon dioxide, which is bonded to the silicon carrier wafer by the wafer bonding, up to the buried SIMOX oxide layer.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924210859 DE4210859C1 (en) | 1992-04-01 | 1992-04-01 | |
| PCT/EP1993/000734 WO1993020584A1 (en) | 1992-04-01 | 1993-03-25 | Process for producing a monocrystalline silicon layer on an embedded dielectric |
| FR9303955A FR2689682B1 (en) | 1992-04-01 | 1993-03-31 | PROCESS FOR PRODUCING A SINGLE-CRYSTAL SILICON LAYER ON A COATED DIELECTRIC. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924210859 DE4210859C1 (en) | 1992-04-01 | 1992-04-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4210859C1 true DE4210859C1 (en) | 1993-06-09 |
Family
ID=6455732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924210859 Expired - Fee Related DE4210859C1 (en) | 1992-04-01 | 1992-04-01 |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE4210859C1 (en) |
| FR (1) | FR2689682B1 (en) |
| WO (1) | WO1993020584A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19715138A1 (en) * | 1997-04-13 | 1998-10-22 | Fraunhofer Ges Forschung | Method for producing an arrangement of individual solar cells connected in series or series |
| WO2001006546A2 (en) * | 1999-07-16 | 2001-01-25 | Massachusetts Institute Of Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| DE102004029929A1 (en) * | 2004-06-21 | 2006-01-05 | Infineon Technologies Ag | Production of a microstructure used in the production of stacked capacitors and MOSTs comprises preparing a substrate, producing an insulating layer in the substrate to a prescribed depth and further processing |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | Method for manufacturing soi wafer |
| CN100487885C (en) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | Method for manufacturing silicon of insulator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| DE69126153T2 (en) * | 1990-02-28 | 1998-01-08 | Shinetsu Handotai Kk | Process for the production of bonded semiconductor wafers |
-
1992
- 1992-04-01 DE DE19924210859 patent/DE4210859C1/de not_active Expired - Fee Related
-
1993
- 1993-03-25 WO PCT/EP1993/000734 patent/WO1993020584A1/en active Search and Examination
- 1993-03-31 FR FR9303955A patent/FR2689682B1/en not_active Expired - Fee Related
Non-Patent Citations (5)
| Title |
|---|
| A. NAKAGAWA: Impact of dielectric isolation technology on power ICs, in: ISPSD, S. 16-21, 1991 * |
| D.J. GODBEY, M.E. TWIGG, H.L. HUGHES, L.J. PALCOTIP. LEONOW und J.J. WANG: Fabrication of bond and etch-back silicon on insulator using a strained Si¶0.7¶ Ge¶0.3¶ layer as an etch-stop, in: J. electrochem. Soc. 137, S. 3219-3223, 1990 * |
| M.A. GUERRA: The status of SiMOX technology in: Silicon-On-Insulator Technology and Devices Bd. 90-6, s. 21-47, The Electrochemical Society Inc., 1990 * |
| V. LEHMANN, K. MITANI, D. FEJOO und U. GÖSELE: Implanted carbon: An effective etch-stop in silicon, in: J. electrochem. Soc. 138, L3-L4, 1991 * |
| W.P. MASZARA: Silicon-On-Insulator by Wafer Bonding, A Review, in: J. Electrochem. Soc. 138, S. 341-347, 1991 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19715138A1 (en) * | 1997-04-13 | 1998-10-22 | Fraunhofer Ges Forschung | Method for producing an arrangement of individual solar cells connected in series or series |
| WO2001006546A2 (en) * | 1999-07-16 | 2001-01-25 | Massachusetts Institute Of Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| WO2001006546A3 (en) * | 1999-07-16 | 2001-06-07 | Massachusetts Inst Technology | Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration |
| DE102004029929A1 (en) * | 2004-06-21 | 2006-01-05 | Infineon Technologies Ag | Production of a microstructure used in the production of stacked capacitors and MOSTs comprises preparing a substrate, producing an insulating layer in the substrate to a prescribed depth and further processing |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2689682B1 (en) | 1998-07-31 |
| WO1993020584A1 (en) | 1993-10-14 |
| FR2689682A1 (en) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69738278T2 (en) | A method of manufacturing a thin semiconductor film containing electronic devices | |
| DE19840421C2 (en) | Process for the production of thin substrate layers and a suitable substrate arrangement | |
| DE69728355T2 (en) | Method of manufacturing a semiconductor article | |
| DE69025911T2 (en) | Process for the production of CMOS / SOI devices with high speed, low leakage current and improved radiation hardness | |
| DE69233314T2 (en) | Process for the production of semiconductor products | |
| DE4229628C2 (en) | Semiconductor device with a stacked structure and method for producing such a device | |
| DE60036286T2 (en) | SURFACE TREATMENT OF AN SOI SUBSTRATE BY MEANS OF AN EPITAXIS PROCEDURE | |
| DE3856075T2 (en) | METHOD FOR PRODUCING THIN SINGLE CRYSTAL SILICON ISLANDS ON AN ISOLATOR | |
| DE3688758T2 (en) | Thin film transistor on an insulating substrate. | |
| DE69728950T2 (en) | Method for producing a semiconductor article | |
| DE60125952T2 (en) | METHOD FOR THE PRODUCTION OF A SEMICONDUCTOR ARTICLE BY MEANS OF GRADUAL EPITACTIC GROWTH | |
| DE60222675T2 (en) | XE-PRÄAMORPHISIERUNGSIMPLANTATION | |
| DE4021541C1 (en) | ||
| DE2626739A1 (en) | METHOD FOR MANUFACTURING MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUITS WITH DIELECTRIC INSULATION ZONES CAUSED BY ION BOMB ELEMENTS | |
| DE102015112648A1 (en) | METHOD FOR FORMING A WATER STRUCTURE, METHOD FOR MAKING A SEMICONDUCTOR COMPONENT AND A WATER STRUCTURE | |
| DE4221039C2 (en) | Method for producing a semiconductor device with a vertical semiconductor element and a further semiconductor component | |
| DE68922293T2 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS. | |
| DE4210859C1 (en) | ||
| DE2738961A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMI-CONDUCTOR CIRCUIT WITH AIR INSULATION | |
| DE2758283A1 (en) | INTEGRATED SEMICONDUCTOR STRUCTURES AND PROCESS FOR THEIR PRODUCTION | |
| DE102004057764B4 (en) | A method of fabricating a substrate having crystalline semiconductor regions having different properties disposed over a crystalline bulk substrate and semiconductor device fabricated therewith | |
| DE4006158C2 (en) | ||
| DE4440072C1 (en) | Forming trenched monocrystalline silicon carbide layer in substrate | |
| DE4042334C2 (en) | Process for producing an isolated, single-crystalline silicon island | |
| DE19750167B4 (en) | Method for producing integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |