JPH07112007B2 - 誘電体分離基板およびその製造方法 - Google Patents
誘電体分離基板およびその製造方法Info
- Publication number
- JPH07112007B2 JPH07112007B2 JP2048875A JP4887590A JPH07112007B2 JP H07112007 B2 JPH07112007 B2 JP H07112007B2 JP 2048875 A JP2048875 A JP 2048875A JP 4887590 A JP4887590 A JP 4887590A JP H07112007 B2 JPH07112007 B2 JP H07112007B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- polycrystalline silicon
- dielectric
- isolation substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は誘電体分離基板に係り、特に、支持体が単結晶
シリコンで構成される誘電体分離基板およびその製造方
法に関するものである。
シリコンで構成される誘電体分離基板およびその製造方
法に関するものである。
（従来の技術） 素子間の絶縁耐圧が数10V〜数100Vといった高耐圧のLSI
では、それぞれの素子を酸化膜（SiO2）のような誘電体
膜で完全に分離する必要があり、このような技術分野で
は、いわゆる誘電体分離基板は広く用いられている。
では、それぞれの素子を酸化膜（SiO2）のような誘電体
膜で完全に分離する必要があり、このような技術分野で
は、いわゆる誘電体分離基板は広く用いられている。
これまでの電体分離基板は、良く知られるように、多結
晶シリコンから成る支持体の表面に、誘電体膜を介して
複数の単結晶シリコン島を形成した複合構造のものが多
かったが、このような複合構造の誘電体分離基板では、
単結晶シリコンと多結晶シリコンとの熱膨脹率の違い等
から、基板に反りや歪みが発生してしまうという問題が
ある。
晶シリコンから成る支持体の表面に、誘電体膜を介して
複数の単結晶シリコン島を形成した複合構造のものが多
かったが、このような複合構造の誘電体分離基板では、
単結晶シリコンと多結晶シリコンとの熱膨脹率の違い等
から、基板に反りや歪みが発生してしまうという問題が
ある。
そこで、近年では、これらの問題点を解決する誘電体分
離基板として、例えば特開昭61−292934号公報、特開昭
63−14449号公報、特開昭63−205926号公報等に記載さ
れ、第２図にその基本構造を示したように、支持体５を
単結晶シリコンで構成し、該支持体５と単結晶島３とな
る単結晶ウエハとを誘電体膜２を介して接合する構造
（以下、接合構造という）のものが用いられるようにな
っている。
離基板として、例えば特開昭61−292934号公報、特開昭
63−14449号公報、特開昭63−205926号公報等に記載さ
れ、第２図にその基本構造を示したように、支持体５を
単結晶シリコンで構成し、該支持体５と単結晶島３とな
る単結晶ウエハとを誘電体膜２を介して接合する構造
（以下、接合構造という）のものが用いられるようにな
っている。
第２図において、半導体素子４は島状の単結晶シリコン
領域３内に形成され、該単結晶島３は、単結晶シリコン
から成る支持体５の表面上に誘電体膜２で互いに絶縁さ
れた状態で形成される。誘電体膜２で絶縁される各単結
晶島３の隣接部分の分離溝６には多結晶シリコン601が
形成されている。
領域３内に形成され、該単結晶島３は、単結晶シリコン
から成る支持体５の表面上に誘電体膜２で互いに絶縁さ
れた状態で形成される。誘電体膜２で絶縁される各単結
晶島３の隣接部分の分離溝６には多結晶シリコン601が
形成されている。
以下、このような接合構造の誘電体分離基板の製造方法
を第３図を用いて説明する。
を第３図を用いて説明する。
初めに、単結晶シリコンウエハ301の主表面を酸化し
て、その全面にSiO215を形成した後、該SiO2の予定の箇
所を開口し、該SiO215をマスクとして、例えば水酸化カ
リウムとイソプロピルアルコール混合液を用いる異方性
エッチングによって深さ約60μｍの分離溝６を形成する
［同図（ａ）］。
て、その全面にSiO215を形成した後、該SiO2の予定の箇
所を開口し、該SiO215をマスクとして、例えば水酸化カ
リウムとイソプロピルアルコール混合液を用いる異方性
エッチングによって深さ約60μｍの分離溝６を形成する
［同図（ａ）］。
次いで、前記マスクとして利用したSiO215を除去し、再
びウエハ301の主表面を酸化して、その全面に絶縁用SiO
2膜２を形成した後［同図（ｂ）］、その表面に気相成
長（CVD）によって、少なくとも前記分離溝６が完全に
埋まるまで多結晶シリコン601を堆積させる［同図
（ｃ）］。
びウエハ301の主表面を酸化して、その全面に絶縁用SiO
2膜２を形成した後［同図（ｂ）］、その表面に気相成
長（CVD）によって、少なくとも前記分離溝６が完全に
埋まるまで多結晶シリコン601を堆積させる［同図
（ｃ）］。
次いで、不要部分の多結晶シリコン601を機械的な切削
およびメカノケミカル研磨法によるエッチングによって
除去し、分離溝６部分に堆積された多結晶シリコン601
の高さをSiO2膜２の表面とほぼ合わせる［同図
（ｄ）］。
およびメカノケミカル研磨法によるエッチングによって
除去し、分離溝６部分に堆積された多結晶シリコン601
の高さをSiO2膜２の表面とほぼ合わせる［同図
（ｄ）］。
次いで、支持体となる単結晶シリコンウエハ５を用意
し、その表面および前記研磨面を適宜の方法で貼り合わ
せ、さらに高温の熱処理を加えて２枚のウエハを完全に
接合する［同図（ｅ）］。
し、その表面および前記研磨面を適宜の方法で貼り合わ
せ、さらに高温の熱処理を加えて２枚のウエハを完全に
接合する［同図（ｅ）］。
なお、上記した２枚の半導体ウエハを接合して誘電体分
離基板を製造する方法に関しては、例えば特開昭62−27
040号公報に記載されている。
離基板を製造する方法に関しては、例えば特開昭62−27
040号公報に記載されている。
最後に、単結晶ウエハ301の不要部分を研磨によって除
去して単結晶シリコン分離島３を形成して誘電体分離基
板１を完成［同図（ｆ）］し、さらに、分離島３の表面
に所望の半導体素子を形成した後、各素子を配線して集
積回路素子を完成する（図示せず）。
去して単結晶シリコン分離島３を形成して誘電体分離基
板１を完成［同図（ｆ）］し、さらに、分離島３の表面
に所望の半導体素子を形成した後、各素子を配線して集
積回路素子を完成する（図示せず）。
（発明が解決しようとする課題） 上記した従来技術には、いずれも多結晶シリコン601が
加熱処理によって熱収縮してしまうといった問題意識が
ないので該熱収縮についての配慮が不足していた。
加熱処理によって熱収縮してしまうといった問題意識が
ないので該熱収縮についての配慮が不足していた。
したがって従来技術には、支持体となる単結晶ウエハ５
との接合面に多数の未接合部分（ボイド）が発生して接
合不良が生じ、単結晶ウエハ５との完全な接合が困難で
あるという問題があった。
との接合面に多数の未接合部分（ボイド）が発生して接
合不良が生じ、単結晶ウエハ５との完全な接合が困難で
あるという問題があった。
本発明の発明者等は、接合不良の原因を調査することに
よって、その主な原因が以下に説明するものであること
を突き止めた。
よって、その主な原因が以下に説明するものであること
を突き止めた。
ジャーナル オブ エレクトロケミカル ソサイエティ
ー（J.of.Electrochem.Soc.）Vol.124,No.11,第1776頁
に記載されているように、多結晶シリコンは接合熱処理
のような熱処理によって収縮することが知られている。
ー（J.of.Electrochem.Soc.）Vol.124,No.11,第1776頁
に記載されているように、多結晶シリコンは接合熱処理
のような熱処理によって収縮することが知られている。
このような熱収縮は、熱エネルギによる原子の移動によ
って結晶内部の空孔あるいは転位といった欠陥が減少し
たり、互いに面方位の近い結晶粒の境界（粒界）が消滅
して１つの大きな結晶粒に融合したりすることによっ
て、結晶が緻密化されて完全な結晶に近づくために起こ
ると考えられている。
って結晶内部の空孔あるいは転位といった欠陥が減少し
たり、互いに面方位の近い結晶粒の境界（粒界）が消滅
して１つの大きな結晶粒に融合したりすることによっ
て、結晶が緻密化されて完全な結晶に近づくために起こ
ると考えられている。
したがって熱収縮量は、空孔や転位などの欠陥が発生し
易く、生成される結晶粒が小さい、低温で堆積した多結
晶シリコンほど大きくなり、収縮の絶対量は多結晶シリ
コンの堆積量が多いほど大きくなる。
易く、生成される結晶粒が小さい、低温で堆積した多結
晶シリコンほど大きくなり、収縮の絶対量は多結晶シリ
コンの堆積量が多いほど大きくなる。
そして、堆積した後の加熱条件も収縮量に影響を及ぼ
し、加熱温度が高い程、加熱時間が長い程収縮量が大き
くなる。
し、加熱温度が高い程、加熱時間が長い程収縮量が大き
くなる。
以上に述べた理由により、前記した従来技術では、堆積
した多結晶シリコン601の表面を研磨し、その表面の凹
凸を、完全な接合に要求される100Å以下の鏡面状態と
しても、堆積された多結晶シリコン601の結晶状態が不
完全であるために接合後の熱処理によって、特に分離溝
６部分の多結晶シリコンが収縮し、接合面に数100Åの
凹部が発生する。このために、完全なウエハ接合が達成
されないものと推定される。
した多結晶シリコン601の表面を研磨し、その表面の凹
凸を、完全な接合に要求される100Å以下の鏡面状態と
しても、堆積された多結晶シリコン601の結晶状態が不
完全であるために接合後の熱処理によって、特に分離溝
６部分の多結晶シリコンが収縮し、接合面に数100Åの
凹部が発生する。このために、完全なウエハ接合が達成
されないものと推定される。
また、従来技術では上記のような問題点を有するため
に、このようにして形成された誘電体分離基板１の単結
晶島３に回路素子４を形成しても、回路素子４の動作中
に発生する熱によって多結晶シリコン601が収縮し、そ
の結果、単結晶島３が支持体５から剥離したり移動した
りして配線が断線してしまうという問題もあった。
に、このようにして形成された誘電体分離基板１の単結
晶島３に回路素子４を形成しても、回路素子４の動作中
に発生する熱によって多結晶シリコン601が収縮し、そ
の結果、単結晶島３が支持体５から剥離したり移動した
りして配線が断線してしまうという問題もあった。
本発明の目的は、以上に述べた問題点を解決し、完全な
ウエハ接合を可能にする誘電体分離基板およびその製造
方法を提供することである。
ウエハ接合を可能にする誘電体分離基板およびその製造
方法を提供することである。
（課題を解決するための手段） 前記の問題点を解決して完全なウエハ接合を実現するた
めに、本発明では、接合構造の誘電体分離基板におい
て、以下のような手段を講じることによって、複数の半
導体単結晶島を連結する多結晶シリコンの結晶構造を緻
密化して熱収縮量を小さくした。
めに、本発明では、接合構造の誘電体分離基板におい
て、以下のような手段を講じることによって、複数の半
導体単結晶島を連結する多結晶シリコンの結晶構造を緻
密化して熱収縮量を小さくした。
（１）多結晶シリコンの堆積された単結晶半導体ウエハ
に加熱処置を施して該多結晶シリコンの結晶構造を緻密
化することによって、各半導体単結晶島間での該多結晶
シリコンの平均結晶粒径が６μｍ以上になるようにし
た。
に加熱処置を施して該多結晶シリコンの結晶構造を緻密
化することによって、各半導体単結晶島間での該多結晶
シリコンの平均結晶粒径が６μｍ以上になるようにし
た。
（作用） 上記した各構成によれば、多結晶シリコンの結晶構造が
十分に緻密化され、その後の熱処理によって緻密化され
ることが非常に少ないので、熱収縮量が小さくなって支
持体との間にボイドが発生することがない。
十分に緻密化され、その後の熱処理によって緻密化され
ることが非常に少ないので、熱収縮量が小さくなって支
持体との間にボイドが発生することがない。
（実施例） 以下に、図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例である誘電体分離基板の製造
方法を説明するための断面図であり、本実施例では基板
材料としてシリコンを用いている。
方法を説明するための断面図であり、本実施例では基板
材料としてシリコンを用いている。
同図において、初めに４インチ径、厚み500μｍの単結
晶シリコンウエハ301の主表面に、前記した従来技術と
同様の方法で深さ約50μｍの分離溝６を形成し、さら
に、その全面に誘電体膜として膜厚が約1.5μｍのSiO2
膜２を形成する。
晶シリコンウエハ301の主表面に、前記した従来技術と
同様の方法で深さ約50μｍの分離溝６を形成し、さら
に、その全面に誘電体膜として膜厚が約1.5μｍのSiO2
膜２を形成する。
次いで、高温度のCVD法によって、後に形成される単結
晶島３を連結するための多結晶シリコン（またはアモル
ファスシリコン）601を、少なくとも分離溝６が完全に
埋まるまで堆積する［同図（ａ）］。
晶島３を連結するための多結晶シリコン（またはアモル
ファスシリコン）601を、少なくとも分離溝６が完全に
埋まるまで堆積する［同図（ａ）］。
このとき、堆積温度が1000℃以上であれば多結晶シリコ
ンとなり、低温（＜500℃）で堆積した場合にはアモル
ファスシリコンとなる。
ンとなり、低温（＜500℃）で堆積した場合にはアモル
ファスシリコンとなる。
第４図は多結晶シリコン601の堆積温度と接合部分に発
生するボイドのウエハ全面積に対する割合（ボイド面積
率）との関係41、および前記堆積温度と接合面に引っ張
り強度との関係42を示した図である。
生するボイドのウエハ全面積に対する割合（ボイド面積
率）との関係41、および前記堆積温度と接合面に引っ張
り強度との関係42を示した図である。
同図から明らかなように、多結晶シリコン601の堆積温
度を1000℃以上とすると、ボイド面積率が小さくなり、
引っ張り強度が向上することがわかる。
度を1000℃以上とすると、ボイド面積率が小さくなり、
引っ張り強度が向上することがわかる。
次いで、アモルファスシリコンまたは多結晶シリコン60
1を堆積したウエハに熱処理を施す。このときの熱処理
条件（温度、時間）は、多結晶シリコン601の堆積条件
や、後の接合条件、分離溝６の深さ等を考慮し、以下の
ように、多結晶シリコン601の収縮量が十分に小さく
（＜50Å）なるように実験的に決定する［同図
（ｂ）］。
1を堆積したウエハに熱処理を施す。このときの熱処理
条件（温度、時間）は、多結晶シリコン601の堆積条件
や、後の接合条件、分離溝６の深さ等を考慮し、以下の
ように、多結晶シリコン601の収縮量が十分に小さく
（＜50Å）なるように実験的に決定する［同図
（ｂ）］。
第５図は、ボイド面積率と熱処理条件との関係を示した
図である。
図である。
たとえば分離溝の深さが50μｍの場合、実用的な熱処理
時間（〜10時間）でボイド発生率を０とするためには、
少なくとも1000℃以上の温度で熱処理する必要のあるこ
とが分かる。
時間（〜10時間）でボイド発生率を０とするためには、
少なくとも1000℃以上の温度で熱処理する必要のあるこ
とが分かる。
第６図は、ボイド面積率と分離溝領域における接合面近
傍での多結晶粒の平均粒径との関係を示した図である。
傍での多結晶粒の平均粒径との関係を示した図である。
同図から明らかなように、平均粒径を６μｍ以上とする
熱処理を施せば、ボイド発生率をほぼ０とできることが
分かる。
熱処理を施せば、ボイド発生率をほぼ０とできることが
分かる。
次いで、前記した従来技術と同様にして、多結晶シリコ
ン601の表面に研削およびメカノケミカル研磨を施して
平坦化し、この面に支持体となる単結晶ウエハ５を接合
し［同図（ｃ）］、最後に、単結晶301の不要部分を研
磨して削除し、誘電体分離基板１を完成する［同図
（ｄ）］。
ン601の表面に研削およびメカノケミカル研磨を施して
平坦化し、この面に支持体となる単結晶ウエハ５を接合
し［同図（ｃ）］、最後に、単結晶301の不要部分を研
磨して削除し、誘電体分離基板１を完成する［同図
（ｄ）］。
本実施例によれば、多結晶シリコン601に事前の熱処理
を施すことによって十分に緻密化、すなわち収縮させて
おくために、その後の各種の熱処理による収縮を、無視
できるほどに小さくすることができる。
を施すことによって十分に緻密化、すなわち収縮させて
おくために、その後の各種の熱処理による収縮を、無視
できるほどに小さくすることができる。
したがって、接合面でのボイドの発生が防止され、支持
体５との完全なウエハ接合が可能になる。
体５との完全なウエハ接合が可能になる。
なお、上記した実施例では、支持体として単結晶ウエハ
を用いるものとして説明したが、本発明はこれのみに限
定されるものではなく、平滑な表面を有する溶融石英ウ
エハや、表面に酸化膜を形成した多結晶ウエハを用いて
も同様の効果が得られる。
を用いるものとして説明したが、本発明はこれのみに限
定されるものではなく、平滑な表面を有する溶融石英ウ
エハや、表面に酸化膜を形成した多結晶ウエハを用いて
も同様の効果が得られる。
また、上記した実施例では、支持体５を単結晶島３との
間に多結晶シリコン601が介在するものとして説明した
が、本発明はこれのみに限定されるものではなく、多結
晶シリコン601の平滑化時に多結晶島３底部のSiO2膜２
と分離溝６内部の多結晶シリコンとが一平面となるよう
に多結晶シリコン601を研削し、これに支持体５を接合
するようにしても良い。
間に多結晶シリコン601が介在するものとして説明した
が、本発明はこれのみに限定されるものではなく、多結
晶シリコン601の平滑化時に多結晶島３底部のSiO2膜２
と分離溝６内部の多結晶シリコンとが一平面となるよう
に多結晶シリコン601を研削し、これに支持体５を接合
するようにしても良い。
（発明の効果） 以上の説明から明らかなように、本発明によれば、支持
体との接合面でのボイドの発生を防いで完全なウエハ結
合が可能となり、信頼性の高い誘電体分離基板を提供で
きるようになる。
体との接合面でのボイドの発生を防いで完全なウエハ結
合が可能となり、信頼性の高い誘電体分離基板を提供で
きるようになる。
第１図は本発明の一実施例である誘電体分離基板の製造
方法を説明するための断面図、第２図は接合構造の誘電
体分離基板の断面図、第３図は従来の接合構造の誘電体
分離基板の製造方法を説明するための断面図、第４図は
多結晶シリコンの堆積温度とボイド面積率および接合面
の引っ張り強度との関係を示した図、第５図はボイド面
積率と熱処理条件との関係を示した図、第６図はボイド
面積率と多結晶粒の平均粒径との関係を示した図であ
る。 ２…誘電体膜、３…単結晶島、４…半導体素子、５…支
持体、６…分離溝、301…単結晶シリコンウエハ、601、
701…多結晶シリコン
方法を説明するための断面図、第２図は接合構造の誘電
体分離基板の断面図、第３図は従来の接合構造の誘電体
分離基板の製造方法を説明するための断面図、第４図は
多結晶シリコンの堆積温度とボイド面積率および接合面
の引っ張り強度との関係を示した図、第５図はボイド面
積率と熱処理条件との関係を示した図、第６図はボイド
面積率と多結晶粒の平均粒径との関係を示した図であ
る。 ２…誘電体膜、３…単結晶島、４…半導体素子、５…支
持体、６…分離溝、301…単結晶シリコンウエハ、601、
701…多結晶シリコン
Claims (3)
- 【請求項１】誘電体膜によって相互に絶縁され、一方の
主表面に半導体素子などの回路素子が形成される複数個
の半導体単結晶島を連結するために、該半導体単結晶島
底部の誘電体膜と一平面となるように各半導体単結晶島
間に成長して充填された連結用多結晶シリコン層と、 前記半導体単結晶島を他方の面で支持するように、前記
一平面において連結用多結晶シリコン層および誘電体膜
に接合された単結晶支持体とからなる誘電体分離基板に
おいて、 前記連結用多結晶シリコンの接合面近傍での平均結晶粒
径は、６μｍ以上であることを特徴とする誘電体分離基
板。 - 【請求項２】前記連結用多結晶シリコン層および誘電体
膜と単結晶支持体との間に、該連結用多結晶シリコン層
と同時に形成された多結晶シリコン層をさらに具備した
ことを特徴とする特許請求の範囲第１項記載の誘電体分
離基板。 - 【請求項３】特許請求の範囲第１項または第２項記載の
誘電体分離基板の製造方法であって、 一方の主表面に分離溝を有する単結晶半導体ウエハの該
一方の主表面に誘電体膜を形成する工程と、 少なくとも前記分離溝が埋まるまで前記誘電体膜上に多
結晶シリコンを堆積する工程と、 多結晶シリコンが堆積された単結晶半導体ウエハに加熱
処理を施して多結晶シリコンの緻密化する工程と、 前記緻密化された多結晶シリコンを研磨して平滑化する
工程と、 前記平滑化面に単結晶支持体を接合する工程と、 前記単結晶半導体ウエハの他方の主表面を研磨して、該
単結晶半導体ウエハを複数の単結晶半導体島とする工程
とを有する誘電体分離基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048875A JPH07112007B2 (ja) | 1990-02-28 | 1990-02-28 | 誘電体分離基板およびその製造方法 |
| US07/963,258 US5233216A (en) | 1990-02-28 | 1992-10-19 | Dielectric isolated substrate and process for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048875A JPH07112007B2 (ja) | 1990-02-28 | 1990-02-28 | 誘電体分離基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03252154A JPH03252154A (ja) | 1991-11-11 |
| JPH07112007B2 true JPH07112007B2 (ja) | 1995-11-29 |
Family
ID=12815462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048875A Expired - Lifetime JPH07112007B2 (ja) | 1990-02-28 | 1990-02-28 | 誘電体分離基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112007B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033655B2 (ja) * | 1993-09-28 | 2000-04-17 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JPH07263541A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 誘電体分離基板およびその製造方法 |
| US6004406A (en) * | 1994-06-16 | 1999-12-21 | Nec Corporation | Silicon on insulating substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217940A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体基板の製造方法 |
| JP2624791B2 (ja) * | 1988-08-05 | 1997-06-25 | 株式会社日立製作所 | 誘電体分離基板およびその製造方法 |
-
1990
- 1990-02-28 JP JP2048875A patent/JPH07112007B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03252154A (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297128B1 (en) | Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| US5773352A (en) | Fabrication process of bonded total dielectric isolation substrate | |
| JPH10189404A (ja) | 半導体基板及びその製造方法 | |
| JP4802624B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0312775B2 (ja) | ||
| JP3048754B2 (ja) | 半導体基板 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6155252B2 (ja) | ||
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH07112007B2 (ja) | 誘電体分離基板およびその製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPH0680624B2 (ja) | 接合ウエーハの製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| US4606936A (en) | Stress free dielectric isolation technology | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 |