CN103943547B - 基于增强吸附来制备绝缘体上材料的方法 - Google Patents

基于增强吸附来制备绝缘体上材料的方法 Download PDF

Info

Publication number
CN103943547B
CN103943547B CN201310024414.3A CN201310024414A CN103943547B CN 103943547 B CN103943547 B CN 103943547B CN 201310024414 A CN201310024414 A CN 201310024414A CN 103943547 B CN103943547 B CN 103943547B
Authority
CN
China
Prior art keywords
insulator
preparing
thin films
nitride
strengthen absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310024414.3A
Other languages
English (en)
Other versions
CN103943547A (zh
Inventor
张苗
陈达
狄增峰
薛忠营
魏星
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310024414.3A priority Critical patent/CN103943547B/zh
Priority to PCT/CN2013/072972 priority patent/WO2014114029A1/zh
Priority to US14/402,213 priority patent/US20150325468A1/en
Publication of CN103943547A publication Critical patent/CN103943547A/zh
Application granted granted Critical
Publication of CN103943547B publication Critical patent/CN103943547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种基于增强吸附来制备绝缘体上材料的方法。根据本发明的方法，先在第一衬底上依次外延生长一掺杂的超晶格结构的单晶薄膜、中间层、缓冲层以及顶层薄膜；随后，对形成了顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下；接着再将具有绝缘层的第二衬底与已进行离子注入的结构键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。本发明采用增强吸附来实现键合片的有效剥离。剥离后的表面平整，粗糙度低，并且顶层薄膜晶体质量高。

Description

基于增强吸附来制备绝缘体上材料的方法
技术领域
本发明涉及半导体材料制备领域，特别是涉及一种基于增强吸附来制备绝缘体上材料的方法。
背景技术
绝缘体上硅（SOI）是一种在绝缘衬底上再形成一层单晶硅薄膜的结构或者是单晶硅薄膜被绝缘层（通常是SiO2）从支撑的硅衬底中分开所形成的结构，该种材料结构可使制造器件的薄膜材料与衬底材料完全隔离。
在众多SOI制备技术中，氧离子注入隔离（SIMOX）技术、硅片直接键合与背面腐蚀（BESOI）技术是主导技术，采用SIMOX技术的主要优点是硅层和埋层具有好的均匀性，这是因为氧离子注入是以晶片表面作为参考面，顶层硅膜与埋层（BOX）退火时均能得到很好的均匀性，但此技术中需要高功率（中和大束流）离子注入（注氧或氮）设备和长时间高温退火，价格比较昂贵。
智能剥离技术是近几年发展起来的一种新的SOI晶片制造技术，该技术建立在离子注入和键合两种技术相互结合的基础上，其独创性在于通过注H+并加热情况下形成气泡，使晶片在注入深度处发生劈裂。
例如，如图1a至1c所示，对Si片11进行H+离子注入，随后Si片11和表面有SiO2层的Si片12低温键合；接着，键合片热处理，使Si片11在H原子分布的峰值处分离，其中一薄层单晶Si同Si片12键合形成SOI结构；最后，高温退火并抛光，可增强键合强度和回复顶层Si中由于H+离子注入引起的损伤，为改进表面均匀性，可用化学机械抛光。此外，剥离的Si片11可再次使用。
然而，上述方式需要大剂量、高能量离子注入，由于离子注入剂量大，导致剥离后的表面均匀性差，需要进行化学机械抛光来改善表面均匀性。并且上述方法很难制备超薄绝缘体上材料。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于增强吸附来制备绝缘体上材料的方法。
为实现上述目的及其他相关目的，本发明提供一种基于增强吸附来制备绝缘体上材料的方法，其至少包括步骤：
a)在第一衬底上依次外延生长一掺杂的超晶格结构的单晶薄膜、中间层、缓冲层以及顶层薄膜；
b)对形成了顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下；
c)将具有绝缘层的第二衬底与已进行离子注入的结构键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。
优选地，掺杂用的材料包括C、B、P、Ga、In、As、Sb中的一种或多种。
优选地，超晶格结构是Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Si/Ge、SiGe/Ge、Ge/GaAs、GaAs/AlGaAs、GaAs/InAs、AlN/GaN、GaN/InN中的一种或多种混合，单晶薄膜的厚度在3nm至20nm之间。
优选地，所述中间层的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度不小于50nm。
优选地，所述缓冲层的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度不小于50nm。
优选地，所述顶层薄膜的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度大于等于5nm。
优选地，离子注入剂量大于等于3E16/cm2。
优选地，所述步骤c)采用等离子强化键合法来进行键合
优选地，所述基于增强吸附来制备绝缘体上材料的方法还包括：d)制备超薄绝缘体上材料时需对剥离后的结构进行化学腐蚀，以去除所述中间层及缓冲层。
优选地，所述绝缘层为玻璃、氧化铝、二氧化钛、二氧化硅、氮化硅及氮化铝中的一种。
如上所述，本发明的基于增强吸附来制备绝缘体上材料的方法基于具有掺杂的超晶格结构的单晶薄膜对离子的强吸附力，在低剂量的离子注入后再与氧化片键合，使掺杂的超晶格结构的单晶薄膜处产生微裂纹，从而实现原子级的剥离，剥离表面平整，粗糙度低，并且顶层薄膜晶体质量高，无需化学机械抛光平整化处理。
附图说明
图1a至1c显示为现有技术中的绝艳体上硅的制备流程图。
图2a至2f显示为本发明的基于增强吸附来制备绝缘体上材料的方法的流程图。
元件标号说明
11、12 硅片
21 硅衬底
22 单晶薄膜
23 Si中间层
24 SiGe缓冲层
25 Si顶层
31 氧化片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2a至2f。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供的基于增强吸附来制备绝缘体上材料的方法至少包括以下步骤：
第一步：在第一衬底上外延生长一掺杂的超晶格结构的单晶薄膜。
其中，所掺杂元素包括但不限于：C、B、P、Ga、In、As、Sb中的一种或多种，所形成的超晶格结构可以是：Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Si/Ge、SiGe/Ge、Ge/GaAs、GaAs/AlGaAs、GaAs/InAs、AlN/GaN、GaN/InN中的一种或多种等，单晶薄膜的厚度优选在3nm至20nm之间。
例如，在Si衬底21外延掺杂B的Si/Si1-xGex(0<x≤1)超晶格结构的单晶薄膜22，厚度为10nm，如图2a所示。
第二步：在单晶薄膜表面依次外延形成中间层、缓冲层及顶层薄膜。
其中，中间层的材料可以为四族元素，例如，Si、SiGe、Ge、Si1-xCx、Si1-x-yCxGey等，也可以为三五族元素，例如，AlP、AlAs、AlSb、GaP、GaAs、InP、InAs、AlGaAs等，还可以为二六族元素，例如，ZnS、ZnSe、ZnTe、CdS、CdSe、HgTe等，还可以为氮化物，例如，AlN、GaN、InN等，其厚度不小于50nm；所述缓冲层的材料可以为四族元素，例如，Si、SiGe、Ge、Si1-xCx、Si1-x-yCxGey等，也可以为三五族元素，例如，AlP、AlAs、AlSb、GaP、GaAs、InP、InAs、AlGaAs等，还可以为二六族元素，例如，ZnS、ZnSe、ZnTe、CdS、CdSe、HgTe等，还可以为氮化物，例如，AlN、GaN、InN等，其厚度不小于50nm；所述顶层薄膜的材料可以为四族元素，例如，Si、SiGe、Ge、Si1-xCx、Si1-x-yCxGey等，也可以为三五族元素，例如，AlP、AlAs、AlSb、GaP、GaAs、InP、InAs、AlGaAs等，还可以为二六族元素，例如，ZnS、ZnSe、ZnTe、CdS、CdSe、HgTe等，还可以为氮化物，例如，AlN、GaN、InN等，其厚度大于5nm。
例如，在单晶薄膜22表面再外延Si中间层23，厚度为100nm；接着再外延SiGe缓冲层24，厚度为160nm；随后再外延Si顶层25，厚度为20nm，如图2b所示。
第三步：对已形成顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下。
其中，离子注入可采用H离子或H与He离子，注入剂量≥3E16/cm2，注入深度可以在单晶薄膜上表面之上或下表面之下；实验证明，掺杂超晶格结构的单晶薄膜对H离子的吸附作用强；而且，注入深度至单晶薄膜下表面之下时的离子吸附能力比至单晶薄膜上表面之上时的离子吸附能力强。
例如，对图2b所示的结构进行H离子注入，注入剂量为3E16/cm2，注入深度在单晶薄膜22下表面40nm处，如图2c所示。
第四步：将具有绝缘层的第二衬底与已进行离子注入的结构键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。
在本实施例中，所述绝缘层为玻璃(glass)、氧化铝(aluminum trioxide)、二氧化钛(titaniumdioxide)、二氧化硅(silicon oxide)、氮化硅（silicon nitride）、氮化铝（aluminium nitride）中的一种，当然，所述绝缘层也可以是其它预期种类的绝缘材料，并不限于此处所列举的几种。
例如，采用等离子强化键合法将进行了离子注入的结构与氧化片31键合，如图2d所示，接着再进行退火处理，退火条件为O2下300度120min，600度30min，使掺杂的超晶格结构的单晶薄膜处产生微裂纹，由此实现在原子层面的剥离，形成的绝缘体上材料结构如图2e所示，剥离后的结构表面平整，无需再进行化学机械抛光平整化处理。
优选地，根据需要，还可对剥离后的结构进行化学腐蚀，以去除所述中间层及缓冲层。
例如，对图2e所示的绝缘体上材料结构进行化学腐蚀及抛光处理，形成的绝缘体上材料结构如图2f所示。
综上所述，本发明的基于增强吸附来制备绝缘体上材料的方法在硅片上形成掺杂的超晶格结构的单晶薄膜，由此可大大增强离子的吸附力，并在低剂量的离子注入后与氧化片键合，可有效实现在原子层面的剥离，由于离子注入剂量低，故剥离后的表面很均匀，粗糙度低，并且顶层薄膜晶体质量高，无需化学机械抛光平整化处理。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种基于增强吸附来制备绝缘体上材料的方法，其特征在于，所述基于增强吸附来制备绝缘体上材料的方法至少包括步骤：
a)在第一衬底上依次外延生长一掺杂的超晶格结构的单晶薄膜、中间层、缓冲层以及顶层薄膜，其中，掺杂用的材料包括C、B、P、Ga、In、As、Sb中的一种或多种；
b)对形成了顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下；
c)将具有绝缘层的第二衬底与已进行离子注入的结构进行等离子加强键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。
2.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：超晶格结构是Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Si/Ge、SiGe/Ge、Ge/GaAs、GaAs/AlGaAs、GaAs/InAs、AlN/GaN、GaN/InN中的一种或多种混合，单晶薄膜的厚度在3nm至20nm之间。
3.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：所述中间层的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度不小于50nm。
4.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：所述缓冲层的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度不小于50nm。
5.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：所述顶层薄膜的材料为四族元素、三五族元素、二六族元素、及氮化物中的一种，厚度大于等于5nm。
6.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：离子注入剂量大于等于3E16/cm2。
7.据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于还包括步骤：
d)对剥离后的结构进行化学腐蚀，以去除所述中间层及缓冲层。
8.根据权利要求1所述的基于增强吸附来制备绝缘体上材料的方法，其特征在于：所述绝缘层为玻璃、氧化铝、二氧化钛、二氧化硅、氮化硅及氮化铝中的一种。
CN201310024414.3A 2013-01-23 2013-01-23 基于增强吸附来制备绝缘体上材料的方法 Active CN103943547B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310024414.3A CN103943547B (zh) 2013-01-23 2013-01-23 基于增强吸附来制备绝缘体上材料的方法
PCT/CN2013/072972 WO2014114029A1 (zh) 2013-01-23 2013-03-21 基于增强吸附来制备绝缘体上材料的方法
US14/402,213 US20150325468A1 (en) 2013-01-23 2013-03-21 Method for preparing material on insulator based on enhanced adsorption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310024414.3A CN103943547B (zh) 2013-01-23 2013-01-23 基于增强吸附来制备绝缘体上材料的方法

Publications (2)

Publication Number Publication Date
CN103943547A CN103943547A (zh) 2014-07-23
CN103943547B true CN103943547B (zh) 2017-02-08

Family

ID=51191153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024414.3A Active CN103943547B (zh) 2013-01-23 2013-01-23 基于增强吸附来制备绝缘体上材料的方法

Country Status (3)

Country Link
US (1) US20150325468A1 (zh)
CN (1) CN103943547B (zh)
WO (1) WO2014114029A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373870B (zh) * 2016-11-24 2020-06-02 清华大学 半导体结构以及制备方法
CN106783616B (zh) * 2016-11-24 2020-09-08 清华大学 半导体结构以及制备方法
CN106449368B (zh) * 2016-11-24 2020-05-12 清华大学 半导体结构以及制备方法
CN106409750B (zh) * 2016-11-24 2020-04-28 清华大学 绝缘体上半导体结构以及制备方法
CN106449663B (zh) * 2016-11-24 2020-04-28 清华大学 绝缘体上半导体结构以及制备方法
CN106373871B (zh) * 2016-11-24 2019-07-02 清华大学 半导体结构以及制备方法
CN106449369B (zh) * 2016-11-24 2020-04-28 清华大学 绝缘体上半导体结构以及制备方法
CN106531682A (zh) * 2016-11-24 2017-03-22 清华大学 GeOI结构以及制备方法
US10741387B1 (en) * 2019-02-07 2020-08-11 International Business Machines Corporation High percentage silicon germanium graded buffer layers with lattice matched Ga(As1-yPy) interlayers
CN113539792B (zh) * 2021-07-09 2024-03-01 中国科学院上海微系统与信息技术研究所 全环绕栅极晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290369A (zh) * 2011-09-22 2011-12-21 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
CN102637699A (zh) * 2007-10-22 2012-08-15 株式会社电装 Soi（绝缘体上硅）结构的半导体装置及其制造方法
CN102737963A (zh) * 2012-07-20 2012-10-17 中国科学院上海微系统与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
US8921209B2 (en) * 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637699A (zh) * 2007-10-22 2012-08-15 株式会社电装 Soi（绝缘体上硅）结构的半导体装置及其制造方法
CN102290369A (zh) * 2011-09-22 2011-12-21 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
CN102737963A (zh) * 2012-07-20 2012-10-17 中国科学院上海微系统与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法

Also Published As

Publication number Publication date
WO2014114029A1 (zh) 2014-07-31
CN103943547A (zh) 2014-07-23
US20150325468A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
JP6980071B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
KR102587815B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
TW200418131A (en) Strained semiconductor on insulator substrate and method of forming the same
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
CN106611739B (zh) 衬底及其制造方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
JP6752933B2 (ja) 多層構造体
WO2016196060A1 (en) A method of manufacturing semiconductor-on-insulator
CN109427538B (zh) 一种异质结构的制备方法
CN106611740B (zh) 衬底及其制造方法
US20170110362A1 (en) Soi structure and fabrication method
CN106531682A (zh) GeOI结构以及制备方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
Clavelier et al. Review of some critical aspects of Ge and GeOI substrates
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
CN103165511B (zh) 一种制备goi的方法
Mooney Improved CMOS performance via enhanced carrier mobility

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant