CN103972148B - 一种超薄绝缘体上材料的制备方法 - Google Patents

一种超薄绝缘体上材料的制备方法 Download PDF

Info

Publication number
CN103972148B
CN103972148B CN201410222756.0A CN201410222756A CN103972148B CN 103972148 B CN103972148 B CN 103972148B CN 201410222756 A CN201410222756 A CN 201410222756A CN 103972148 B CN103972148 B CN 103972148B
Authority
CN
China
Prior art keywords
layer
single crystal
crystal layer
substrate
doped single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410222756.0A
Other languages
English (en)
Other versions
CN103972148A (zh
Inventor
张苗
陈达
薛忠营
王刚
刘林杰
郭庆磊
母志强
狄增峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410222756.0A priority Critical patent/CN103972148B/zh
Publication of CN103972148A publication Critical patent/CN103972148A/zh
Application granted granted Critical
Publication of CN103972148B publication Critical patent/CN103972148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种超薄膜绝缘体上材料的制备方法，包括步骤：1)在所述第一衬底表面外延第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；2)低剂量离子注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；3)键合所述第二衬底的绝缘层与待转移层；4)退火剥离所述缓冲层与第一衬底；5)低剂量离子注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；6)键合所述第三衬底的绝缘层与缓冲层；7)退火剥离所述缓冲层与待转移层，获得两种绝缘体上材料。本发明采用两次注入剥离技术在制备超薄绝缘体上待转移层材料的同时，通过第二次剥离，还制备了另外一种绝缘体上材料，即，缓冲材料，这使得整个制备过程中几乎没有材料损耗。

Description

一种超薄绝缘体上材料的制备方法
技术领域
本发明涉及半导体材料制备技术领域，特别是涉及一种超薄膜绝缘体上材料的制备方法。
背景技术
绝缘体上硅(SOI)是一种在绝缘衬底上再形成一层单晶硅薄膜的结构或者是单晶硅薄膜被绝缘层(通常是SiO2)从支撑的硅衬底中分开所形成的结构，该种材料结构可使制造器件的薄膜材料与衬底材料完全隔离。
在众多SOI制备技术中，氧离子注入隔离(SIMOX)技术、硅片直接键合与背面腐蚀(BESOI)技术是主导技术，采用SIMOX技术的主要优点是硅层和埋层具有好的均匀性，这是因为氧离子注入是以晶片表面作为参考面，顶层硅膜与埋层(BOX)退火时均能得到很好的均匀性，但此技术中需要高功率(中和大束流)离子注入(注氧或氮)设备和长时间高温退火，价格比较昂贵。
智能剥离技术(Smart cut)是近几年发展起来的一种新的SOI晶片制造技术，该技术建立在离子注入和键合两种技术相互结合的基础上，其独创性在于通过注H+并加热情况下形成气泡，使晶片在注入深度处发生劈裂。
例如，如图1a至1c所示，对Si片101进行H+离子注入，随后Si片101和表面有SiO2层的Si片102低温键合；接着，键合片热处理，使Si片101在H原子分布的峰值处分离，其中一薄层单晶Si同Si片102键合形成SOI结构；最后，高温退火并抛光，可增强键合强度和回复顶层Si中由于H+离子注入引起的损伤，为改进表面均匀性，可用化学机械抛光。此外，剥离的Si片101可再次使用。
然而，上述方式需要大剂量、高能量离子注入，由于离子注入剂量大，离子注入层的离子浓度分布显现高斯分布，导致剥离后的表面均匀性差，需要进行化学机械抛光来改善表面均匀性。并且上述方法很难制备超薄绝缘体上材料。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超薄膜绝缘体上材料的制备，用于解决现有技术中用于解决现有技术中制备绝缘体上半导体材料需要较高剂量的离子注入，且难度大、成本高等问题。
为实现上述目的及其他相关目的，本发明提供一种超薄膜绝缘体上材料的制备方法，所述超薄绝缘体上材料的制备方法至少包括：
1)提供第一衬底，于所述第一衬底表面依次外延生长第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；
2)进行低剂量离子注入，使离子从所述待转移层表面注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；
3)提供表面具有绝缘层的第二衬底，并将所述绝缘层与所述待转移层进行键合；
4)进行退火处理，使所述第一掺杂单晶层吸附所述步骤2)中的离子，剥离所述缓冲层与第一衬底；
5)进行低剂量离子注入，使离子从所述缓冲层表面注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；
6)提供表面具有绝缘层的第三衬底，并将所述绝缘层与所述缓冲层进行键合；
7)进行退火处理，使所述第二掺杂单晶层吸附所述步骤5)中的离子，剥离所述缓冲层与所述待转移层，获得绝缘体上待转移层及绝缘体上缓冲层。
优选地，所述第一掺杂单晶层、第二掺杂单晶层为单层单晶或多层单晶形成的超晶格结构。
优选地，所述单层单晶的材料选自SiGe、SiGeC、Ge、GaAs、AlGaAs中的任意一种。
优选地，多层单晶形成的超晶格结构选自Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Ge/GaAs、GaAs/AlGaAs中的一种或多种混合。
优选地，所述第一掺杂单晶层、第二掺杂单晶层的厚度均大于1nm。
优选地，所述第一掺杂单晶层、第二掺杂单晶层的掺杂元素选自C、B、P、Ga、In、As、Sb中的一种或多种混合。
优选地，所述缓冲层选自SiGe、SiGeC、Ge、GaAs、AlGaAs中任意一种，缓冲层的厚度大于100nm。
优选地，所述待转移层选自Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP中的任意一种，待转移层的厚度范围为5～100nm。
优选地，所述第一衬底为Si衬底，所述绝缘层为二氧化硅，所述第二衬底为Si衬底，所述第三衬底为Si衬底。
优选地，所述步骤2)中的离子注入采用H离子、或H与He组合离子注入，离子注入的剂量范围为1E16/cm2～5E16/cm2，所述预设深度为所述第一掺杂单晶层与第一衬底的界面以下10～200nm。
优选地，所述步骤5)中的离子注入采用H离子、或H与He组合离子注入，离子注入的剂量范围为1E16/cm2～5E16/cm2，所述预设深度为所述第二掺杂单晶层与缓冲层的界面以上预设深度10～200nm。
优选地，所述步骤4)和步骤6)中进行退火温度范围为600℃～1000℃，退火时间为1～10min。
如上所述，本发明的超薄膜绝缘体上材料的制备方法，包括步骤：1)提供第一衬底，于所述第一衬底表面依次外延生长第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；2)进行低剂量离子注入，使离子从所述待转移层表面注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；3)提供表面具有绝缘层的第二衬底，并将所述绝缘层与所述待转移层进行键合；4)进行退火处理，使所述第一掺杂单晶层吸附所述步骤2)中的离子，剥离所述缓冲层与第一衬底；5)进行低剂量离子注入，使离子从所述缓冲层表面注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；6)提供表面具有绝缘层的第三衬底，并将所述绝缘层与所述缓冲层进行键合；7)进行退火处理，使所述第二掺杂单晶层吸附所述步骤5)中的离子，剥离所述缓冲层与所述待转移层，获得绝缘体上待转移层及绝缘体上缓冲层。本发明采用两次注入剥离技术在超薄膜绝缘体上成功制备所需材料，制备的材料表面平整、粗糙度低，无需化学机械抛光平整化处理便可获得高质量的绝缘体上材料。另外，该方法整个过程中在制备超薄绝缘体上待转移层材料的同时，通过第二次剥离，还制备了另外一种绝缘体上材料，即缓冲层材料，这使得整个制备过程中几乎没有材料损耗，降低制造成本。
附图说明
图1a～1c显示为现有技术中的绝缘体上材料的制备流程图。
图2为本发明超薄绝缘体上材料的制备方法工艺流程图。
图3a～图3b为本发明超薄绝缘体上材料的制备方法步骤1)中呈现的结构示意图。
图4为本发明超薄绝缘体上材料的制备方法步骤2)中呈现的结构示意图。
图5a～图5b本发明超薄绝缘体上材料的制备方法步骤3)中呈现的结构示意图。
图6为本发明超薄绝缘体上材料的制备方法步骤4)中呈现的结构示意图。
图7为本发明超薄绝缘体上材料的制备方法步骤5)中呈现的结构示意图。
图8a～图8b本发明超薄绝缘体上材料的制备方法步骤6)中呈现的结构示意图。
图9～图10为本发明超薄绝缘体上材料的制备方法步骤7)中呈现的结构示意图。
元件标号说明
S1～S7 步骤
101,102 Si片
11 第一衬底
12 第一掺杂单晶层
13 缓冲层
14 第二掺杂单晶层
15 待转移层
201 第二衬底
202,302 绝缘层
301 第三衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种超薄膜绝缘体上材料的制备方法，如图2所示，所述超薄膜绝缘体上材料的制备方法至少包括以下步骤：
S1，提供第一衬底，于所述第一衬底表面依次外延生长第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；
S2，进行低剂量离子注入，使离子从所述待转移层表面注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；
S3，提供表面具有绝缘层的第二衬底，并将所述绝缘层与所述待转移层进行键合；
S4，进行退火处理，使所述第一掺杂单晶层吸附所述步骤2)中的离子，剥离所述缓冲层与第一衬底；
S5，进行低剂量离子注入，使离子从所述缓冲层表面注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；
S6，提供表面具有绝缘层的第三衬底，并将所述绝缘层与所述缓冲层进行键合；
S7，进行退火处理，使所述第二掺杂单晶层吸附所述步骤5)中的离子，剥离所述缓冲层与所述待转移层，获得绝缘体上待转移层及绝缘体上缓冲层。
下面结合具体附图对本发明的超薄膜绝缘体上材料的制备方法做详细的介绍。
如图3a～图3b所示，首先执行步骤S1，提供第一衬底11，与所述第一衬底11表面依次外延生长第一掺杂单晶层12、缓冲层13、第二掺杂单晶层14以及待转移层15。
所述第一衬底11为Si衬底，但并不限于此。
可以采用化学气相沉积法、物理气相沉积法或者分子束外延法在所述第一衬底11表面依次外延生长第一掺杂单晶层12、缓冲层13、第二掺杂单晶层14以及待转移层15。
其中，所述第一掺杂单晶层12、第二掺杂单晶层12可以为单层单晶或者多层单晶形成的超晶格结构。具体地，所述第一掺杂单晶层12、第二掺杂单晶层14若为单层单晶，其材料可以是：SiGe、SiGeC、Ge、GaAs、AlGaAs等；所述第一掺杂单晶层12、第二掺杂单晶层14若为多层单晶形成的超晶格结构，则材料可以是Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Ge/GaAs、GaAs/AlGaAs等中的一种或多种混合。本实施例中，所述第一掺杂单晶层12、第二掺杂单晶层14优选为SiGe单层单晶。所述第一掺杂单晶层12、第二掺杂单晶层14的厚度均大于1nm。本实施例中，所述第一掺杂单晶层12、第二掺杂单晶层14的厚度均为5nm。所述第一掺杂单晶层12、第二掺杂单晶层14的掺杂离子可以是C、B、P、Ga、In、As及Sb等的一种或多种混合，也可以是其他合适的掺杂离子，在此不限。
所述缓冲层13的材料为SiGe、SiGeC、Ge、GaAs、AlGaAs等，其厚度大于100nm，并且，所述缓冲层13的厚度比所述第一掺杂单晶层12、第二掺杂单晶层14的厚度大得多。在本实施例中，所述缓冲层13的材料为Si，厚度为50nm。
所述待转移层15为超薄绝缘体上所要制备的目标材料，可以为Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP等任意一种，厚度为5nm～100nm可调。在本实施例中，所述待转移层15的材料为SiGe，其厚度为90nm。当然，在其它的实施例中，所述待转移层15也可以是依据需求所选择的其它预期的材料，并不限定于此处所列举的几种。
如图4所示，然后执行步骤S2，进行低剂量离子注入，使离子从所述待转移层15表面注入至所述第一掺杂单晶层12与第一衬底11的界面以下预设深度。
所述离子注入工艺注入的离子为H离子、或H与He组合离子，但并不限于此。根据器件的结构选择离子注入的能量和剂量，注入剂量可以在1E16/cm2～5E16/cm2范围内，所述预设深度为所述第一掺杂单晶层12与第一衬底11的界面以下10～200nm。在本实施例中，优选采用H离子为注入离子，H离子的注入剂量为2E16/cm2，其注入位置为所述第一掺杂单晶层12与第一衬底11的界面以下100nm。
如图5a～图5b所示，接着执行步骤S3，提供表面具有绝缘层202的第二衬底201，并将所述绝缘层202与所述待转移层15进行键合。
所述第二衬底201选择为Si衬底，所述绝缘层202可以是二氧化硅，但并不限于此。具体地，键合前先采用N2对所述绝缘层202及待转移层15表面进行等离子处理，然后再将其进行键合。
如图6所示，之后执行步骤S4，进行退火处理，使所述第一掺杂单晶层12吸附所述步骤S2中的离子，剥离所述缓冲层13与第一衬底11。
进行退火处理的温度可以在600～1000℃范围内，退火时间为1～10min。具体地，退火条件为在O2气氛中，800℃退火5min。退火工艺可以一次完成也可以分阶段多次完成，在此不限。由于第一掺杂单晶层12，例如SiGe，具有应力应变，且具有掺杂元素，在第一掺杂单晶层12里会形成平行于表面的platelet空位，而移动的H离子则源源不断地被吸附在空位里，platelet空位逐渐长大，当platelet空位之间距离很近时，它们会融合在一起，进而产生裂纹而剥离。若第一掺杂单晶层12较薄(约几个纳米)，则第一掺杂单晶层12对H离子吸附后会在第一掺杂单晶层12中产生裂纹，使所述缓冲层13与第一衬底11剥离；若第一掺杂单晶12层较厚(约几十纳米)，则第一掺杂单晶层12对H离子吸附后会在第一掺杂单晶层12与第一衬底11的界面出产生裂纹，之后需要采用选择性腐蚀工艺去除缓冲层13上的第一掺杂单晶层12。剥离后的结构如图6所示。
如图7所示，再执行步骤S5，进行低剂量离子注入，使离子从所述缓冲层13表面注入至所述第二掺杂单晶层14与缓冲层13的界面以上预设深度。
该步骤中所述离子注入工艺注入的离子可以为H离子、或H与He组合离子，但并不限于此。根据器件的结构选择离子注入的能量和剂量，注入剂量可以在1E16/cm2～5E16/cm2范围内，所述预设深度为所述第二掺杂单晶层14与缓冲层13的界面以上10～200nm。需要说明的是，该步骤中离子注入的能量小于步骤S2中离子注入的能量，低能量注入的离子可以在注入位置均匀分布，使后续剥离的表面更为平整。在本实施例中，优选采用H离子为注入离子，H离子的注入剂量为2E16/cm2，其注入位置为所述第二掺杂单晶层14与缓冲层13的界面以上100nm。
如图8a～图8b所示，继续执行步骤S6，提供表面具有绝缘层302的第三衬底301，并将所述绝缘层302与所述缓冲层13进行键合。
所述第三衬底301选择为Si衬底，所述绝缘层302可以是二氧化硅，但并不限于此。具体地，键合前先采用N2对所述绝缘层302及缓冲层13表面进行等离子处理，然后再将其进行键合。
如图9和图10所示，最后执行步骤S7，进行退火处理，使所述第二掺杂单晶层14吸附所述步骤5)中的离子，剥离所述缓冲层13与所述待转移层15，获得绝缘体上待转移层及绝缘体上缓冲层。
该步骤中进行退火处理的温度可以在600～1000℃范围内，退火时间为1～10min。具体地，退火条件为在O2气氛中，800℃退火5min。退火工艺可以一次完成也可以分阶段多次完成，在此不限。由于第二掺杂单晶层14，例如SiGe，具有应力应变，且具有掺杂元素，在第二掺杂单晶层14里会形成平行于表面的platelet空位，而移动的H离子则源源不断地被吸附在空位里，platelet空位逐渐长大，当platelet空位之间距离很近时，它们会融合在一起，进而产生裂纹而剥离。若第二掺杂单晶层14较薄(约几个纳米)，则第二掺杂单晶层14对H离子吸附后会在第二掺杂单晶层中产生裂纹，使所述缓冲层13与待转移层15剥离；若第二掺杂单晶层14较厚(约几十纳米)，则第二掺杂单晶层14对H离子吸附后会在第二掺杂单晶层14与缓冲层13的界面出产生裂纹，之后需要采用选择性腐蚀工艺去除待转移层15上的第二掺杂单晶层14。剥离后形成两种超薄膜绝缘体上材料，如图9和图10所示，其中，图9为剥离后形成的绝缘体(具有绝缘层202的第二衬底201)上待转移层15材料；而图10为剥离后形成的绝缘体(具有绝缘层302的第三衬底301)上缓冲层13材料。
综上所述，本发明提供一种超薄膜绝缘体上材料的制备方法，包括步骤：1)提供第一衬底，于所述第一衬底表面依次外延生长第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；2)进行低剂量离子注入，使离子从所述待转移层表面注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；3)提供表面具有绝缘层的第二衬底，并将所述绝缘层与所述待转移层进行键合；4)进行退火处理，使所述第一掺杂单晶层吸附所述步骤2)中的离子，剥离所述缓冲层与第一衬底；5)进行低剂量离子注入，使离子从所述缓冲层表面注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；6)提供表面具有绝缘层的第三衬底，并将所述绝缘层与所述缓冲层进行键合；7)进行退火处理，使所述第二掺杂单晶层吸附所述步骤5)中的离子，剥离所述缓冲层与所述待转移层，获得绝缘体上待转移层及绝缘体上缓冲层。本发明采用两次注入剥离技术在超薄膜绝缘体上成功制备所需材料，制备的材料表面平整、粗糙度低，无需化学机械抛光平整化处理便可获得高质量的绝缘体上材料。另外，该方法整个过程中在制备超薄绝缘体上待转移层材料的同时，通过第二次剥离，还制备了另外一种绝缘体上材料，即缓冲层材料，这使得整个制备过程中几乎没有材料损耗，降低制造成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种超薄绝缘体上材料的制备方法，其特征在于，所述超薄绝缘体上材料的制备方法至少包括：
1)提供第一衬底，于所述第一衬底表面依次外延生长第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；
2)进行低剂量离子注入，使离子从所述待转移层表面注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；
3)提供表面具有第一绝缘层的第二衬底，并将所述第一绝缘层与所述待转移层进行键合；
4)进行退火处理，使所述第一掺杂单晶层吸附所述步骤2)中的离子，剥离所述第一衬底；
5)进行低剂量离子注入，使离子从所述缓冲层表面注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度，该步骤中离子注入的能量小于步骤2)中离子注入的能量；
6)提供表面具有第二绝缘层的第三衬底，并将所述第二绝缘层与所述缓冲层进行键合；
7)进行退火处理，使所述第二掺杂单晶层吸附所述步骤5)中的离子，剥离缓冲层/第二绝缘层/第三衬底结构，获得绝缘体上待转移层及绝缘体上缓冲层。
2.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述第一掺杂单晶层、第二掺杂单晶层为单层单晶或多层单晶形成的超晶格结构。
3.根据权利要求2所述的超薄绝缘体上材料的制备方法，其特征在于：所述单层单晶的材料选自SiGe、SiGeC、Ge、GaAs、AlGaAs中的任意一种。
4.根据权利要求2所述的超薄绝缘体上材料的制备方法，其特征在于：多层单晶形成的超晶格结构选自Si/Si1-xGex(0<x≤1)、Si1-xGex/Si1-yGey(0<x、y≤1)、Ge/GaAs、GaAs/AlGaAs中的一种或多种混合。
5.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述第一掺杂单晶层、第二掺杂单晶层的厚度均大于1nm。
6.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述第一掺杂单晶层、第二掺杂单晶层的掺杂元素选自C、B、P、Ga、In、As、Sb中的一种或多种混合。
7.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述缓冲层选自SiGe、SiGeC、Ge、GaAs、AlGaAs中任意一种，缓冲层的厚度大于100nm。
8.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述待转移层选自Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP中的任意一种，待转移层的厚度范围为5～100nm。
9.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述第一衬底为Si衬底，所述第一绝缘层为二氧化硅，所述第二绝缘层为二氧化硅，所述第二衬底为Si衬底，所述第三衬底为Si衬底。
10.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述步骤2)中的离子注入采用H离子、或H与He组合离子注入，离子注入的剂量范围为1E16/cm2～5E16/cm2，所述预设深度为所述第一掺杂单晶层与第一衬底的界面以下10～200nm。
11.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述步骤5)中的离子注入采用H离子、或H与He组合离子注入，离子注入的剂量范围为1E16/cm2～5E16/cm2，所述预设深度为所述第二掺杂单晶层与缓冲层的界面以上预设深度10～200nm。
12.根据权利要求1所述的超薄绝缘体上材料的制备方法，其特征在于：所述步骤4)和步骤6)中进行退火温度范围为600℃～1000℃，退火时间为1～10min。
CN201410222756.0A 2014-05-23 2014-05-23 一种超薄绝缘体上材料的制备方法 Expired - Fee Related CN103972148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410222756.0A CN103972148B (zh) 2014-05-23 2014-05-23 一种超薄绝缘体上材料的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410222756.0A CN103972148B (zh) 2014-05-23 2014-05-23 一种超薄绝缘体上材料的制备方法

Publications (2)

Publication Number Publication Date
CN103972148A CN103972148A (zh) 2014-08-06
CN103972148B true CN103972148B (zh) 2017-01-25

Family

ID=51241499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410222756.0A Expired - Fee Related CN103972148B (zh) 2014-05-23 2014-05-23 一种超薄绝缘体上材料的制备方法

Country Status (1)

Country Link
CN (1) CN103972148B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
CN105428300B (zh) * 2014-09-17 2018-04-17 中国科学院上海微系统与信息技术研究所 吸附剥离制备绝缘体上材料的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
CN106526734B (zh) * 2016-11-18 2020-09-01 重庆云天化瀚恩新材料开发有限公司 层叠体及其制备方法、偏光膜的制备方法
CN106373870B (zh) * 2016-11-24 2020-06-02 清华大学 半导体结构以及制备方法
CN108269890B (zh) * 2018-01-25 2019-06-07 扬州乾照光电有限公司 一种led芯片及其制作方法
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633010A (zh) * 2012-08-28 2014-03-12 中国科学院上海微系统与信息技术研究所 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270190A1 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633010A (zh) * 2012-08-28 2014-03-12 中国科学院上海微系统与信息技术研究所 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法

Also Published As

Publication number Publication date
CN103972148A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
US7202124B2 (en) Strained gettering layers for semiconductor processes
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN105140171B (zh) 一种绝缘体上材料的制备方法
US8367521B2 (en) Manufacture of thin silicon-on-insulator (SOI) structures
JP2003229361A (ja) 半導体基板の製造方法
WO2006032947A1 (en) Thin layer transfer method wherein a co-implantation step is performed according to conditions avaoiding blisters formation and limiting roughness
CN102290369B (zh) 一种薄goi晶片及其制备方法
JP6752933B2 (ja) 多層構造体
CN102341890B (zh) 半导体材料制造
CN109427538B (zh) 一种异质结构的制备方法
CN104752309B (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN103219275B (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN105428300A (zh) 吸附剥离制备绝缘体上材料的方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN103165511B (zh) 一种制备goi的方法
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
CN103632924A (zh) 用于将InP薄膜转移到加强基板上的方法
CN103219274A (zh) 基于量子阱结构来制备SGOI或sSOI的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170125

Termination date: 20180523