CN104752308B - 一种基于混合加热制备绝缘体上材料的方法 - Google Patents

一种基于混合加热制备绝缘体上材料的方法 Download PDF

Info

Publication number
CN104752308B
CN104752308B CN201310732416.8A CN201310732416A CN104752308B CN 104752308 B CN104752308 B CN 104752308B CN 201310732416 A CN201310732416 A CN 201310732416A CN 104752308 B CN104752308 B CN 104752308B
Authority
CN
China
Prior art keywords
insulator
single crystal
crystal film
doped single
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310732416.8A
Other languages
English (en)
Other versions
CN104752308A (zh
Inventor
张苗
陈达
薛忠营
郭庆磊
王刚
母志强
狄增峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310732416.8A priority Critical patent/CN104752308B/zh
Publication of CN104752308A publication Critical patent/CN104752308A/zh
Application granted granted Critical
Publication of CN104752308B publication Critical patent/CN104752308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种基于混合加热制备绝缘体上材料的方法，包括以下步骤：S1：提供一Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；S2：接着再外延生长一待转移层；S3：从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；S4：提供表面具有绝缘层的基板与所述待转移层键合形成键合片，并在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，剥离得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。本发明可以减小制备周期，降低成本，且无需经过后续CMP处理。

Description

一种基于混合加热制备绝缘体上材料的方法
技术领域
本发明属于半导体制造领域，涉及一种基于混合加热制备绝缘体上材料的方法。
背景技术
近年来，绝缘体上材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求，而基于超薄绝缘体上材料的器件能使器件进一步缩微化。
通常绝缘体上材料的制备包括以下技术：1.通过外延、键合、智能剥离或背部研磨等工艺流程；2.注氧隔离技术。传统的绝缘体上材料剥离方法有离子注入剥离法、等离子体吸入剥离法、机械剥离法、绝缘体上材料减薄技术等。其中离子注入剥离得到的绝缘体上材料表面很粗糙，并且在超低能量注入情况下会引起同位素效应或表面损伤，同时很难控制；等离子体吸附剥离耗时长，材料消耗大，不适宜大规模生产；机械剥离法需要引入机械，产品成品率及产量不可控；而绝缘体上材料减薄技术步骤繁琐，例如制备超薄SOI，需要不断氧化，时间较长且能耗大，并且随着顶层硅厚度的减小，氧化条件会越来越苛刻，增加了困难；注氧隔离技术虽然方法较为简单，但目前仍然难以制备高质量的超薄绝缘体上材料。
目前将离子注入与键合相结合的智能剥离方法通常需要经过两个阶段的退火过程：首先经低温退火2～3小时以实现预键合或加固键合片，然后经高温退火半小时使注入的离子在注入峰值区域聚集产生气泡实现剥离，制备周期较长，成本较高，不适宜大规模生产。
因此，提供一种新的绝缘体上材料的制备方法以减小制备周期，降低生产成本实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于混合加热制备绝缘体上材料的方法，用于解决现有技术中的绝缘体上材料制备方法制备周期长、成本高的问题。
为实现上述目的及其他相关目的，本发明提供一种基于混合加热制备绝缘体上材料的方法，至少包括以下步骤：
S1：提供一Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；
S2：在所述掺杂单晶薄膜表面外延生长一待转移层；
S3：从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；
S4：提供表面具有绝缘层的基板，将所述基板表面的绝缘层与所述待转移层键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；
S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层转移至所述基板的绝缘层上，得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。
可选地，所述第一预设温度为700～1000℃，所述第一预设时间小于5min；所述第二预设温度为300～600℃,所述第二预设时间为5～30min。
可选地，所述掺杂单晶薄膜为单层单晶薄膜，所述单层单晶薄膜选自SiGe、SiGeC、GaAs及AlGaAs中的任意一种，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。
可选地，所述单层单晶薄膜的厚度小于10nm。
可选地，所述掺杂单晶薄膜为多层单晶薄膜，所述多层单晶薄膜为Si/SiGe或GaAs/AlGaAs超晶格，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。
可选地，所述多层单晶薄膜的总厚度小于10nm。
可选地，所述待转移层选自Si、Ge、SiGe、SiGeC、GaAs及AlGaAs中的至少一种。
可选地，于步骤S3中，采用H、He或H/He进行离子注入。
可选地，于步骤S3中，所述预设深度为所述掺杂单晶薄膜与所述Si衬底的界面以下50～150nm。
可选地，于所述步骤S4中，采用快速热退火方法或微波加热法将所述键合片在第一预设温度下退火并保持第一预设时间。
如上所述，本发明的基于混合加热制备绝缘体上材料的方法，具有以下有益效果：本发明通过在掺杂单晶薄膜下方的Si衬底中注入离子，然后经过高温短时退火以使所述掺杂单晶薄膜中瞬时形成若干小孔洞、得到微裂纹，再进一步进行低温退火以使所述掺杂单晶薄膜吸附更多离子使孔洞变大、以致剥离。其中，高温退火时间小于5分钟，低温退火时间为5～10分钟，整体时间很短，大大减小了制备周期，从而降低成本。此外，本发明中利用掺杂单晶薄膜在退火过程中吸附离子实现剥离，剥离发生于所述掺杂单晶薄膜处，而所述掺杂单晶薄膜厚度小于10nm，使得剥离界面相对平滑，无需经过后续化学机械抛光（CMP）处理，从而降低绝缘体上材料表面损伤，获得高质量的绝缘体上材料。
附图说明
图1显示为本发明的基于混合加热制备绝缘体上材料的方法中在Si衬底表面外延生长掺杂单晶薄膜的示意图。
图2显示为本发明的基于混合加热制备绝缘体上材料的方法中在掺杂单晶薄膜表面外延生长待转移层的示意图。
图3本发明的基于混合加热制备绝缘体上材料的方法中进行离子注入的示意图。
图4本发明的基于混合加热制备绝缘体上材料的方法中进行键合并高温短时退火使掺杂单晶薄膜中形成微裂纹的示意图。
图5本发明的基于混合加热制备绝缘体上材料的方法中进行低温退火剥离得到绝缘体上材料的示意图。
元件标号说明
1 Si衬底
2 掺杂单晶薄膜
3 待转移层
4 绝缘层
5 基板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种基于混合加热制备绝缘体上材料的方法，至少包括以下步骤：
S1：提供一Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；
S2：在所述掺杂单晶薄膜表面外延生长一待转移层；
S3：从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；
S4：提供表面具有绝缘层的基板，将所述基板表面的绝缘层与所述待转移层键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；
S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层转移至所述基板的绝缘层上，得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。
首先请参阅图1，执行步骤S1：提供一Si衬底1，在所述Si衬底1表面外延生长掺杂单晶薄膜2。
具体的，所述掺杂单晶薄膜2可以为单层单晶薄膜，也可以为多层单晶薄膜。
对于所述掺杂单晶薄膜2为单层单晶薄膜，其可以选自SiGe、SiGeC、GaAs及AlGaAs中的任意一种，其中，各元素的组分可调，以满足特定需求。单层单晶薄膜中，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。单层单晶薄膜的厚度小于10nm。
对于所述掺杂单晶薄膜2为多层单晶薄膜，其可以为Si/SiGe或GaAs/AlGaAs超晶格。以Si/SiGe超晶格为例，其由至少一组Si/SiGe双层薄膜叠加而成，不同组Si/SiGe双层薄膜中，SiGe层的Ge组分可以相同，也可以不同。GaAs/AlGaAs超晶格与Si/SiGe超晶格结构类似，此处不再赘述。超晶格薄膜结构中掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。多层单晶薄膜的总厚度小于10nm。
本实施例中，所述掺杂单晶薄膜2优选为单层的Si0.70Ge0.30，厚度为3nm，掺杂浓度为1E19cm-3。所述掺杂单晶薄膜2中，掺杂浓度越高，吸附离子的能力越强。
接着请参阅图2，执行步骤S2：在所述掺杂单晶薄膜2表面外延生长一待转移层3。
具体的，所述待转移层3为半导体材料，可以根据要制得的绝缘体上材料的类型进行选择，包括但不限于Si、Ge、SiGe、SiGeC、GaAs及AlGaAs中的至少一种。所述待转移层3的厚度根据器件需求可以选择超薄类型（<30nm）或者较厚类型。本实施例中，所述绝缘体上材料以SOI为例，因此，此处所述待转移层3为Si层，作为示例，其厚度为240nm。
然后请参阅图3，执行步骤S3：从所述待转移层3正面进行离子注入，使离子注入到所述掺杂单晶薄膜2与所述Si衬底1的界面以下预设深度。
具体的，采用H、He或H/He进行离子注入，所述预设深度为所述掺杂单晶薄膜与所述Si衬底的界面以下50～150nm，注入剂量小于1E17cm-2。注入深度可以通过调整注入能量来控制，此处，注入深度指的是注入离子的峰值分布处。本实施例中，优选采用H元素进行离子注入，注入能量为26keV，剂量为3E16cm-2。
再请参阅图4，执行步骤S4：提供表面具有绝缘层4的基板5，将所述基板5表面的绝缘层4与所述待转移层3键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜2吸附离子并形成微裂纹。
具体的，所述第一预设温度为700～1000℃，所述第一预设时间小于5min。退火方法包括但不限于快速热退火、微波加热等。本实施例中，优选采用快速热退火方法，退火温度为800℃，退火时间为2min。
所述键合片在高温短时退火过程中，所述掺杂单晶薄膜2吸附其下的注入离子，由于高温，吸入的离子在所述掺杂单晶薄膜2中瞬时形成若干小孔洞、得到微裂纹。此时，该微裂纹还不足以使所述键合片发生剥离，但为后续剥离创造了良好条件，且耗时很短，有利于减小制备周期。
最后请参阅图5，执行步骤S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层3转移至所述基板5的绝缘层4上，得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。
具体的，所述第二预设温度为300～600℃,所述第二预设时间为5～30min。本实施例中，优选为将所述键合片在400℃的温度下退火10min。
在步骤S4的短时高温退火基础上，进一步的低温退火可以使所述掺杂单晶薄膜2吸附更多离子，从而使高温短时孔洞变大、以致剥离。剥离发生于所述掺杂单晶薄膜2处，而所述掺杂单晶薄膜厚度小于10nm，使得剥离界面相对平滑，可以直接应用或在腐蚀液中适当浸泡一下即可，无需经过后续化学机械抛光（CMP）处理，从而降低绝缘体上材料表面损伤，获得高质量的绝缘体上材料。此外，在该低温退火过程中，可以加强所述绝缘层与所述待转移层之间的结合强度。
至此，制备得到绝缘体上材料。本发明的绝缘体上材料的制备方法基于混合加热，首先对离子注入样品进行相对高温短时退火，然后在低的温度下对样品再进行一次退火，实现剥离，整体耗时相对于传统方法显著缩短。
综上所述，本发明的基于混合加热制备绝缘体上材料的方法通过在掺杂单晶薄膜下方的Si衬底中注入离子，然后经过高温短时退火以使所述掺杂单晶薄膜中瞬时形成若干小孔洞、得到微裂纹，再进一步进行低温退火以使所述掺杂单晶薄膜吸附更多离子使孔洞变大、以致剥离。其中，高温退火时间小于5分钟，低温退火时间为5～10分钟，整体时间很短，大大减小了制备周期，从而降低成本。此外，本发明中利用掺杂单晶薄膜在退火过程中吸附离子实现剥离，剥离发生于所述掺杂单晶薄膜处，而所述掺杂单晶薄膜厚度小于10nm，使得剥离界面相对平滑，无需经过后续化学机械抛光（CMP）处理，从而降低绝缘体上材料表面损伤，获得高质量的绝缘体上材料。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种基于混合加热制备绝缘体上材料的方法，其特征在于，至少包括以下步骤：
S1：提供一Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；
S2：在所述掺杂单晶薄膜表面外延生长一待转移层；
S3：从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；
S4：提供表面具有绝缘层的基板，将所述基板表面的绝缘层与所述待转移层键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；
S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层转移至所述基板的绝缘层上，得到绝缘体上材料；其中：
所述第一预设温度为700～1000℃，所述第一预设时间小于5min，以通过高温短时退火使所述掺杂单晶薄膜中瞬时形成若干小孔洞、得到微裂纹；所述第二预设温度为300～600℃,所述第二预设时间为5～30min，以通过低温退火使所述掺杂单晶薄膜吸附更多离子使孔洞变大、以致剥离。
2.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：所述掺杂单晶薄膜为单层单晶薄膜，所述单层单晶薄膜选自SiGe、SiGeC、GaAs及AlGaAs中的任意一种，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。
3.根据权利要求2所述的基于混合加热制备绝缘体上材料的方法，其特征在于：所述单层单晶薄膜的厚度小于10nm。
4.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：所述掺杂单晶薄膜为多层单晶薄膜，所述多层单晶薄膜为Si/SiGe或GaAs/AlGaAs超晶格，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18～1E20cm-3。
5.根据权利要求4所述的基于混合加热制备绝缘体上材料的方法，其特征在于：所述多层单晶薄膜的总厚度小于10nm。
6.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：所述待转移层选自Si、Ge、SiGe、SiGeC、GaAs及AlGaAs中的至少一种。
7.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：于步骤S3中，采用H、He或H/He进行离子注入。
8.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：于步骤S3中，所述预设深度为所述掺杂单晶薄膜与所述Si衬底的界面以下50～150nm。
9.根据权利要求1所述的基于混合加热制备绝缘体上材料的方法，其特征在于：于所述步骤S4中，采用快速热退火方法或微波加热法将所述键合片在第一预设温度下退火并保持第一预设时间。
CN201310732416.8A 2013-12-26 2013-12-26 一种基于混合加热制备绝缘体上材料的方法 Active CN104752308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310732416.8A CN104752308B (zh) 2013-12-26 2013-12-26 一种基于混合加热制备绝缘体上材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310732416.8A CN104752308B (zh) 2013-12-26 2013-12-26 一种基于混合加热制备绝缘体上材料的方法

Publications (2)

Publication Number Publication Date
CN104752308A CN104752308A (zh) 2015-07-01
CN104752308B true CN104752308B (zh) 2017-12-05

Family

ID=53591794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310732416.8A Active CN104752308B (zh) 2013-12-26 2013-12-26 一种基于混合加热制备绝缘体上材料的方法

Country Status (1)

Country Link
CN (1) CN104752308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112410885A (zh) * 2020-11-10 2021-02-26 珠海光库科技股份有限公司 铌酸锂单晶薄膜及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369525A (zh) * 2008-10-10 2009-02-18 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法
CN101710576A (zh) * 2009-12-08 2010-05-19 中国科学院上海微系统与信息技术研究所 一种通过氧离子注入退火制备绝缘体上锗材料的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060270190A1 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369525A (zh) * 2008-10-10 2009-02-18 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法
CN101710576A (zh) * 2009-12-08 2010-05-19 中国科学院上海微系统与信息技术研究所 一种通过氧离子注入退火制备绝缘体上锗材料的方法

Also Published As

Publication number Publication date
CN104752308A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105140171B (zh) 一种绝缘体上材料的制备方法
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN101208794B (zh) Si:C-OI和SGOI上的硅器件及其制造方法
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
CN104752309B (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN101312125B (zh) 制备半导体衬底的方法
CN102737963A (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN102738060B (zh) 一种goi晶片结构的制备方法
CN105428300B (zh) 吸附剥离制备绝缘体上材料的方法
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
CN103632930B (zh) 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN105428302A (zh) 利用低温剥离技术制备绝缘体上材料的方法
CN103219275A (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN107346725A (zh) 一种iii族氮化物薄膜的剥离转移方法
US20230207382A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
CN103165511A (zh) 一种制备goi的方法
CN106449663A (zh) 绝缘体上半导体结构以及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant