CN101369525A - 绝缘体上的硅衬底的制备方法 - Google Patents
绝缘体上的硅衬底的制备方法 Download PDFInfo
- Publication number
- CN101369525A CN101369525A CNA2008102010394A CN200810201039A CN101369525A CN 101369525 A CN101369525 A CN 101369525A CN A2008102010394 A CNA2008102010394 A CN A2008102010394A CN 200810201039 A CN200810201039 A CN 200810201039A CN 101369525 A CN101369525 A CN 101369525A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- doped
- single crystal
- monocrystalline substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Weting (AREA)
Abstract
一种绝缘体上的硅衬底的制备方,包括如下步骤:(a)提供单晶硅衬底;(b)在单晶硅衬底表面生长掺杂单晶硅层;(c)提供支撑衬底;(d)将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;(e)对键合后的衬底进行第一次退火;(f)腐蚀单晶硅衬底至露出掺杂单晶硅层;(g)对键合后的衬底进行第二次退火;(h)抛光腐蚀后露出的掺杂单晶硅层的表面。本发明的优点在于,利用旋转腐蚀工艺加速掺杂离子脱离表面的速度,保持腐蚀溶液的活性,从而提高腐蚀溶液对不同掺杂浓度单晶硅的腐蚀选择比,从而提高SOI衬底顶层硅厚度的均匀性。并且采用两次退火的方法,同时保证了旋转腐蚀的界面质量和键合界面的牢固程度。
Description
【技术领域】
本发明涉及集成电路材料的制备方法,尤其涉及绝缘体上的硅衬底的制备方法。
【背景技术】
与体硅器件相比,绝缘体上硅(SOI)器件具有高速、低驱动电压、耐高温、低功耗以及抗辐照等优点,备受人们的关注,在材料和器件的制备方面都得到了快速的发展。SOI材料按其顶层硅薄层的厚度,可分为薄膜SOI(顶层硅通常小于1μm)和厚膜SOI(顶层硅通常大于1μm)两大类。薄膜SOI市场95%的应用集中在8英寸和12英寸,其中绝大多数用户为尖端微电子技术的引导者,如IBM、AMD、Motorola、Intel、UMC、TSMC、OKI等。目前供应商为日本信越(SEH)、法国Soitec、日本SUMCO,其中前两家供应了约90%以上的产品。薄膜SOI市场主要的驱动力来自于高速、低功耗产品,特别是微处理器(CPU)应用。这些产品的技术含量高,附加值大,是整个集成电路的龙头。
很多对SOI的报道均集中在以上这些激动人心的尖端应用上,而实际上SOI早期的应用集中在航空航天和军事领域,现在拓展到功率和灵巧器件以及MEMS应用。特别是在汽车电子、显示、无线通讯等方面发展迅速。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求,使得在可靠性方面的严格要求不得不采用SOI器件。在这些领域多采用厚膜SOI材料,集中在6英寸和8英寸,目前的用户包括美国Maxim、ADI、TI(USA),日本NEC、Toshiba、Panasonic、Denso、TI(Japan)、FUJI、Omron等,欧洲Philips、X-Fab等。这个领域的特点在于SOI器件技术相对比较成熟,技术含量相对较低,器件的利润也相对降低,对SOI材料的价格比较敏感。在这些SOI材料用户里面,很大的应用主要来源于各种应用中的驱动电路:如Maxim的应用于主要为手机接受段的放大器电路;Panasonic、TI、FUJI、Toshiba、NEC等主要应用在显示驱动电路中的扫描驱动电路;DENSO的应用主要在汽车电子、无线射频电路等;Toshiba的应用甚至在空调的电源控制电路中;Omron主要在传感器方面;ADI也主要在高温电路、传感器等;而Phillips的应用则主要是功率器件中的LDMOS,用于消费类电子中如汽车音响、声频、音频放大器等;韩国的Magnchip(Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为LG生产的PDP显示驱动电路等。
目前,SOI材料的制备技术主要有注氧隔离技术(SIMOX)、键合及背面腐蚀技术(BESOI)及其所衍生出来的智能剥离技术(Smart-cut)、外延层转移技术(ELTRAN)等。其中,由于键合及背面腐蚀技术具有工艺简单、成本低等优点,因此受到人们的重视,虽然埋氧层厚度连续可调,但是通过研磨或者腐蚀的办法减薄顶层硅,顶层硅的厚度均匀性很难得到精确控制。如P.B.Mumola等在顶层硅厚度为1±0.3μm键合减薄SOI材料的基础上,采用计算机控制局部等离子减薄的特殊办法,将顶层硅减薄到0.1μm,平整度仅能控制在±0.01μm,这也就限制了键合减薄SOI材料在对顶层硅厚度均匀性要求高等方面的应用。而采用SIMOX技术制备的SOI材料,虽然具有优异的顶层硅厚度均匀性,但由于受到注入剂量和能量的限制,埋氧层最大厚度很难超过400nm,并且SIMOX工艺是利用高温退火,促进氧在硅片内部聚集成核而形成连续埋氧层,但是埋氧层中存在的针孔使其绝缘性能不如热氧化形成的SiO2,击穿电压仅6MV/cm左右,这些缺点限制了SIMOX材料在厚埋层(大于400nm)方面的应用。Smart-cut技术在键合技术的基础上发展而来,并且其顶层硅的厚度由氢离子的注入能量所决定,其厚度连续可调,因此该技术可以同时满足埋氧层厚度和顶层硅均匀性的要求,但是该技术由于采用氢离子注入剥离器件层,因此生产成本较高。外延层转移技术需要在多孔硅上外延单晶硅层,缺陷控制困难,该技术尚未成熟,并没有应用的报道。
上文提到,由于键合及背面腐蚀技术具有工艺简单、成本低等优点,但是均匀性较难控制。其主要出发点是在重掺杂器件衬底上外延轻掺杂的器件层,键合后研磨减薄,利用HF、HNO3以及CH3COOH的混合腐蚀溶液对轻重掺层不同的腐蚀速率去除重掺杂层,实现轻掺杂层的转移,制备出厚膜SOI衬底。常规方法存在的问题在于腐蚀过程中,该腐蚀不易控制,导致制备出的SOI衬底顶层硅均匀性较差。
【发明内容】
本发明所要解决的技术问题是,提供一种绝缘体上的硅衬底的制备方法,能够很好的控制溶液对重掺杂层的腐蚀,达到更高的选择比,制备出的绝缘体上的硅衬底的顶层硅均匀性更好。
为了解决上述问题,本发明提供了一种绝缘体上的硅衬底的制备方,包括如下步骤:(a)提供单晶硅衬底,所述单晶硅衬底的表面的掺杂浓度为D1;(b)在单晶硅衬底表面生长掺杂单晶硅层,所述掺杂单晶硅层与单晶硅衬底具有相同的掺杂物质,掺杂单晶硅层的掺杂浓度为D2,D1不等于D2;(c)提供支撑衬底,所述支撑衬底表面具有绝缘层;(d)以绝缘层远离支撑衬底的表面以及掺杂单晶硅层远离单晶硅衬底的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;(e)对键合后的衬底进行第一次退火,退火温度不高于800℃;(f)采用旋转腐蚀的方法,使腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底至露出掺杂单晶硅层;(g)对键合后的衬底进行第二次退火,退火温度不低于1000℃;(h)抛光腐蚀后露出的掺杂单晶硅层的表面。
作为可选的技术方案,所述掺杂物质为硼。
作为可选的技术方案,所述单晶硅衬底的掺杂浓度D1大于掺杂单晶硅层的浓度D2,所述腐蚀单晶硅衬底的腐蚀溶液为氢氟酸、硝酸和醋酸的混合溶液。
作为可选的技术方案,所述单晶硅衬底的掺杂浓度D1小于掺杂单晶硅层的浓度D2,所述腐蚀单晶硅衬底的腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液。
作为可选的技术方案,所述键合后衬底的旋转角速度为每分钟100~5000周。
本发明还提供了一种绝缘体上的硅衬底的制备方,包括如下步骤:(a)提供单晶硅衬底;(b)将掺杂离子注入单晶硅衬底中,形成重掺杂层和位于重掺杂层表面的轻掺杂层;(c)提供支撑衬底,所述支撑衬底表面具有绝缘层;(d)以绝缘层远离支撑衬底的表面以及轻掺杂层远离重掺杂层的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;(e)对键合后的衬底进行第一次退火,退火温度不高于800℃;(f)采用旋转腐蚀的方法,使第一腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底直至露出重掺杂层;(g)采用与步骤(e)相同的方法,使用第二腐蚀溶液腐蚀重掺杂层,直至露出轻掺杂层;(h)对键合后的衬底进行第二次退火,退火温度不低于1000℃;(i)抛光腐蚀后露出的轻掺杂层的表面;步骤(h)和步骤(i)的实施顺序可交换。
作为可选的技术方案,所述掺杂物质为硼。
作为可选的技术方案,所述第一腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液,第二腐蚀溶液为氢氟酸、硝酸和醋酸的混合溶液。
本发明的优点在于,将旋转腐蚀工艺引入SOI材料的制备的顶层硅腐蚀工艺中,所采用的腐蚀工艺将掺杂层自停止工艺与旋转腐蚀工艺相结合,利用旋转腐蚀工艺加速掺杂离子脱离表面的速度,保持腐蚀溶液的活性,从而提高腐蚀溶液对不同掺杂浓度单晶硅的腐蚀选择比,从而提高SOI衬底顶层硅厚度的均匀性。并且采用两次退火的方法,在键合之前采用低于800℃的退火温度,在保证后续旋转腐蚀对界面强度的要求的前提下,避免了掺杂物质扩散腐蚀界面的影响,在旋转腐蚀后再采用高于1000℃的退火温度,对键合界面进行进一步加固。
【附图说明】
图1所示为本发明提供的绝缘体上的硅衬底的制备方法的第一具体实施方式的实施步骤流程图;
附图2至附图6所示为本发明提供的绝缘体上的硅衬底的制备方法的第一具体实施方式的工艺示意图;
图7所示为本发明提供的绝缘体上的硅衬底的制备方法的第二具体实施方式的实施步骤流程图;
附图8至附图9所示为本发明提供的绝缘体上的硅衬底的制备方法的第二具体实施方式的工艺示意图。
【具体实施方式】
下面结合附图对本发明提供的绝缘体上的硅衬底的制备方法具体实施方式做详细说明。
首先给出本发明提供的绝缘体上的硅衬底的制备方法的第一具体实施方式。图1所示为本具体实施方式的实施步骤流程图,包括如下步骤:步骤S101,提供单晶硅衬底,所述单晶硅衬底的表面的掺杂浓度为D1;步骤S102,在单晶硅衬底表面生长掺杂单晶硅层,所述掺杂单晶硅层与单晶硅衬底具有相同的掺杂物质,掺杂单晶硅层的掺杂浓度为D2,D1不等于D2;步骤S103,提供支撑衬底,所述支撑衬底表面具有绝缘层;步骤S104,以绝缘层远离支撑衬底的表面以及掺杂单晶硅层远离单晶硅衬底的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;步骤S105,对键合后的衬底进行第一次退火,退火温度不高于800℃;步骤S106,采用旋转腐蚀的方法,使腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底至露出掺杂单晶硅层;步骤S107,对键合后的衬底进行第二次退火,退火温度不低于1000℃;步骤S108,抛光腐蚀后露出的掺杂单晶硅层的表面。
附图2至附图6所示为本具体实施方式的工艺示意图。
附图2所示,参考步骤S101,提供单晶硅衬底100,所述单晶硅衬底100的表面的掺杂浓度为D1。所述单晶硅衬底100可以是具有统一的掺杂浓度D1的衬底,也可以是仅表面的一层具有掺杂浓度D1,而该层以下则是具有其他掺杂浓度甚至是其他掺杂类型的单晶硅,也可以是本征的单晶硅。
于本具体实施方式中,所述掺杂物质为硼。
附图3所示,参考步骤S102,在单晶硅衬底100表面生长掺杂单晶硅层110,所述掺杂单晶硅层110与单晶硅衬底100具有相同的掺杂物质,掺杂单晶硅层的掺杂浓度为D2,D1不等于D2。
掺杂单晶硅层110在后续的工艺中将用于形成绝缘体上硅衬底的顶层硅层,于掺杂单晶硅层110和单晶硅衬底100表面采用不同的掺杂浓度可以在上述两者的界面上形成掺杂浓度的分布梯度,以便后续采用腐蚀自停止的方法实现衬底的剥离。
附图4所示,参考步骤S103,提供支撑衬底120,所述支撑衬底120表面具有绝缘层130。
所述支撑衬底120可以是单晶硅衬底或者其他半导体衬底,也可以是常见的蓝宝石衬底等其他半导体工艺中常见的衬底材料,甚至也可以是金属材料的衬底。绝缘层130的材料可以是氧化硅、氮化硅或者氮氧化硅等。
附图5所示,参考步骤S104,以绝缘层130远离支撑衬底120的表面以及掺杂单晶硅层110远离单晶硅衬底100的表面为两个相对的键合面,将支撑衬底120和单晶硅衬底100键合在一起,形成键合后的衬底150。
所述键合可以采用等离子体活化键合、或者常规亲水键合等方法,键合后在低温中进行加固,加固温度400℃~800℃。
参考步骤S105,对键合后的衬底进行第一次退火,退火温度不高于800℃。
此步骤的退火气氛选自于湿氧气氛、干氧气氛以及氮气气氛中的一种,退火时间2小时~4小时。第一次退火温度的目的在于对键合的界面进行预加固,以满足后续旋转腐蚀对界面牢固程度的要求。退火的温度不高于800℃可以抑制在退火的过程中掺杂元素的扩散现象,防止掺杂元素在衬底中扩散,从而导致掺杂浓度梯度的界面变得模糊,以至于采用旋转腐蚀方法获得的腐蚀界面变差。
参考步骤S106,采用旋转腐蚀的方法,使腐蚀溶液流过单晶硅衬底100远离掺杂单晶硅层110的表面,并旋转键合后的衬底150,腐蚀单晶硅衬底100至露出掺杂单晶硅层110。附图6所示为腐蚀完毕后的工艺示意图。
在所述单晶硅衬底100的掺杂浓度D1大于掺杂单晶硅层110的掺杂浓度D2的情况下,所述腐蚀单晶硅衬底的腐蚀溶液为氢氟酸、硝酸和醋酸的混合溶液,混合液中HF、HNO3以及CH3COOH的摩尔比为1:3:8;在所述单晶硅衬底100的掺杂浓度D1小于掺杂单晶硅层100的掺杂浓度D2的情况下,所述腐蚀单晶硅衬底的腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液。
此处将旋转腐蚀工艺引入SOI材料的制备的顶层硅腐蚀工艺中,所采用的腐蚀工艺将掺杂层自停止工艺与旋转腐蚀工艺相结合,利用旋转腐蚀工艺加速掺杂离子脱离表面的速度,保持腐蚀溶液的活性,从而提高腐蚀溶液对不同掺杂浓度单晶硅的腐蚀选择比,从而提高SOI衬底顶层硅厚度的均匀性。
所述键合后衬底的旋转角速度为每分钟100~5000周是优选的技术参数。小于每分钟100周的速度不足以使反应后的残余物质迅速地脱离表面,大于5000周的转速使得腐蚀液迅速地流经衬底的表面,在表面的停留时间太短,从而与表面发生化学反应不够充分,因此造成了腐蚀液的浪费。
参考步骤S107,对键合后的衬底进行第二次退火,退火温度不低于1000℃。
此步骤的退火气氛选自于湿氧气氛、干氧气氛以及氮气气氛中的一种,退火时间大于3小时。第二次退火的目的在于对键合后的界面进行进一步地加固。退火温度不低于1000℃可以促使键合界面之间形成共价键,已保证界面的牢固程度。此步骤在旋转腐蚀之后进行,因此可以在较高的温度下进行退火。
参考步骤S108,抛光腐蚀后露出的掺杂单晶硅层的表面。腐蚀后的表面仍需进一步的抛光,提高顶层硅表面微观的平整度,才能够满足业界对SOI衬底的要求。
步骤S107和步骤S108的实施互不影响,因此上述两个步骤的实施顺序可交换。
接下来给出本发明提供的绝缘体上的硅衬底的制备方法的第二具体实施方式。图7所示为本具体实施方式的实施步骤流程图,包括如下步骤:步骤S201,提供单晶硅衬底;步骤S202,将掺杂离子注入单晶硅衬底中,形成重掺杂层和位于重掺杂层表面的轻掺杂层;步骤S203,提供支撑衬底,所述支撑衬底表面具有绝缘层;步骤S204,以绝缘层远离支撑衬底的表面以及轻掺杂层远离重掺杂层的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;步骤S205,对键合后的衬底进行第一次退火,退火温度不高于800℃;步骤S206,,采用旋转腐蚀的方法,使第一腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底直至露出重掺杂层;步骤S207,采用与步骤S206相同的方法,使用第二腐蚀溶液腐蚀重掺杂层,直至露出轻掺杂层;步骤S208,对键合后的衬底进行第二次退火,退火温度不低于1000℃,步骤S209,抛光腐蚀后露出的轻掺杂层的表面。
附图8所示,参考步骤S201,提供单晶硅衬底200。
附图9所示,参考步骤S202,将掺杂离子注入单晶硅衬底200中,形成重掺杂层210和位于重掺杂层表面的轻掺杂层220。
轻掺杂层220在后续的工艺中将用于形成SOI材料的顶层硅层。注入工艺的作用是在轻掺杂层220和单晶硅衬底200的其余部分之间形成掺杂浓度的梯度分布,以便于进行自停止腐蚀。
于本具体实施方式中,所述掺杂物质为硼。
本具体实施方式的其他步骤的详细解释,可以参考前一个具体实施方式中对应的内容,此处不再赘述。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种绝缘体上的硅衬底的制备方,其特征在于,包括如下步骤:
(a)提供单晶硅衬底,所述单晶硅衬底的表面的掺杂浓度为D1;
(b)在单晶硅衬底表面生长掺杂单晶硅层,所述掺杂单晶硅层与单晶硅衬底具有相同的掺杂物质,掺杂单晶硅层的掺杂浓度为D2,D1不等于D2;
(c)提供支撑衬底,所述支撑衬底表面具有绝缘层;
(d)以绝缘层远离支撑衬底的表面以及掺杂单晶硅层远离单晶硅衬底的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;
(e)对键合后的衬底进行第一次退火,退火温度不高于800℃;
(f)采用旋转腐蚀的方法,使腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底至露出掺杂单晶硅层;
(g)对键合后的衬底进行第二次退火,退火温度不低于1000℃;
(h)抛光腐蚀后露出的掺杂单晶硅层的表面;
步骤(g)和步骤(h)的实施顺序可交换。
2.根据权利要求1所述的绝缘体上的硅衬底的制备方法,其特征在于,所述掺杂物质为硼。
3.根据权利要求2所述的绝缘体上的硅衬底的制备方法,其特征在于,所述单晶硅衬底的掺杂浓度D1大于掺杂单晶硅层的浓度D2。
4.根据权利要求3所述的绝缘体上的硅衬底的制备方法,其特征在于,所述腐蚀单晶硅衬底的腐蚀溶液为氢氟酸、硝酸和醋酸的混合溶液。
5.根据权利要求2所述的绝缘体上的硅衬底的制备方法,其特征在于,所述单晶硅衬底的掺杂浓度D1小于掺杂单晶硅层的浓度D2。
6.根据权利要求5所述的绝缘体上的硅衬底的制备方法,其特征在于,所述腐蚀单晶硅衬底的腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液。
7.根据权利要求1所述的绝缘体上的硅衬底的制备方法,其特征在于,所述键合后衬底的旋转角速度为每分钟100~5000周。
8.一种绝缘体上的硅衬底的制备方,其特征在于,包括如下步骤:
(a)提供单晶硅衬底;
(b)将掺杂离子注入单晶硅衬底中,形成重掺杂层和位于重掺杂层表面的轻掺杂层;
(c)提供支撑衬底,所述支撑衬底表面具有绝缘层;
(d)以绝缘层远离支撑衬底的表面以及轻掺杂层远离重掺杂层的表面为两个相对的键合面,将支撑衬底和单晶硅衬底键合在一起,形成键合后的衬底;
(e)对键合后的衬底进行第一次退火,退火温度不高于800℃;
(f)采用旋转腐蚀的方法,使第一腐蚀溶液流过单晶硅衬底远离掺杂单晶硅层的表面,并旋转键合后的衬底,腐蚀单晶硅衬底直至露出重掺杂层;
(g)采用与步骤(e)相同的方法,使用第二腐蚀溶液腐蚀重掺杂层,直至露出轻掺杂层;
(h)对键合后的衬底进行第二次退火,退火温度不低于1000℃;
(i)抛光腐蚀后露出的轻掺杂层的表面;
步骤(h)和步骤(i)的实施顺序可交换。
9.根据权利要求8所述的绝缘体上的硅衬底的制备方法,其特征在于,所述掺杂物质为硼。
10.根据权利要求9所述的绝缘体上的硅衬底的制备方法,其特征在于,所述第一腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液,第二腐蚀溶液为氢氟酸、硝酸和醋酸的混合溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810201039A CN100585805C (zh) | 2008-10-10 | 2008-10-10 | 绝缘体上的硅衬底的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810201039A CN100585805C (zh) | 2008-10-10 | 2008-10-10 | 绝缘体上的硅衬底的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369525A true CN101369525A (zh) | 2009-02-18 |
CN100585805C CN100585805C (zh) | 2010-01-27 |
Family
ID=40413278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810201039A Active CN100585805C (zh) | 2008-10-10 | 2008-10-10 | 绝缘体上的硅衬底的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100585805C (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102136448A (zh) * | 2010-01-25 | 2011-07-27 | S.O.I.Tec绝缘体上硅技术公司 | 对结构进行退火的退火过程 |
CN101707188B (zh) * | 2009-11-27 | 2013-02-20 | 上海新傲科技股份有限公司 | 采用腐蚀工艺形成带有绝缘埋层的衬底的方法 |
CN103579103A (zh) * | 2013-11-22 | 2014-02-12 | 上海新傲科技股份有限公司 | 三维叠层封装方法以及影像传感器的制作方法 |
CN104752308A (zh) * | 2013-12-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | 一种基于混合加热制备绝缘体上材料的方法 |
WO2015109456A1 (zh) * | 2014-01-22 | 2015-07-30 | 华为技术有限公司 | Soi衬底制备方法和soi衬底 |
CN108091565A (zh) * | 2017-12-13 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | 快速热退火方法 |
WO2019091477A1 (zh) * | 2017-11-13 | 2019-05-16 | 丁欣 | 显示设备及其制造方法 |
CN110854018A (zh) * | 2019-11-28 | 2020-02-28 | 长春长光圆辰微电子技术有限公司 | 一种高选择比硅腐蚀液及其使用方法 |
CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
WO2024083267A1 (zh) * | 2022-10-21 | 2024-04-25 | 广州乐仪投资有限公司 | 半导体结构的制备方法、半导体结构及电子设备 |
-
2008
- 2008-10-10 CN CN200810201039A patent/CN100585805C/zh active Active
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101707188B (zh) * | 2009-11-27 | 2013-02-20 | 上海新傲科技股份有限公司 | 采用腐蚀工艺形成带有绝缘埋层的衬底的方法 |
CN102136448A (zh) * | 2010-01-25 | 2011-07-27 | S.O.I.Tec绝缘体上硅技术公司 | 对结构进行退火的退火过程 |
CN103579103A (zh) * | 2013-11-22 | 2014-02-12 | 上海新傲科技股份有限公司 | 三维叠层封装方法以及影像传感器的制作方法 |
CN104752308B (zh) * | 2013-12-26 | 2017-12-05 | 中国科学院上海微系统与信息技术研究所 | 一种基于混合加热制备绝缘体上材料的方法 |
CN104752308A (zh) * | 2013-12-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | 一种基于混合加热制备绝缘体上材料的方法 |
US10804137B2 (en) | 2014-01-22 | 2020-10-13 | Huawei Technologies Co., Ltd. | SOI substrate manufacturing method and SOI substrate |
WO2015109456A1 (zh) * | 2014-01-22 | 2015-07-30 | 华为技术有限公司 | Soi衬底制备方法和soi衬底 |
WO2019091477A1 (zh) * | 2017-11-13 | 2019-05-16 | 丁欣 | 显示设备及其制造方法 |
CN108091565A (zh) * | 2017-12-13 | 2018-05-29 | 上海华虹宏力半导体制造有限公司 | 快速热退火方法 |
CN110854018A (zh) * | 2019-11-28 | 2020-02-28 | 长春长光圆辰微电子技术有限公司 | 一种高选择比硅腐蚀液及其使用方法 |
CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
WO2024083267A1 (zh) * | 2022-10-21 | 2024-04-25 | 广州乐仪投资有限公司 | 半导体结构的制备方法、半导体结构及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN100585805C (zh) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100585805C (zh) | 绝缘体上的硅衬底的制备方法 | |
JP5363974B2 (ja) | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 | |
JP3265493B2 (ja) | Soi基板の製造方法 | |
CN101615590B (zh) | 采用选择腐蚀工艺制备绝缘体上硅材料的方法 | |
US4601779A (en) | Method of producing a thin silicon-on-insulator layer | |
JP5305712B2 (ja) | 半導体基板の作製方法 | |
CN113421848B (zh) | 一种功率绝缘体上的硅衬底的制备工艺 | |
US8263478B2 (en) | Method for manufacturing semiconductor substrate | |
CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
TW200300969A (en) | Pasted wafer and method for producing pasted wafer | |
CN101681805A (zh) | Soi芯片的制造方法 | |
CN102386123B (zh) | 制备具有均匀厚度器件层的衬底的方法 | |
CN102903607A (zh) | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 | |
CN101286442B (zh) | Soi基板的制造方法 | |
CN102768981B (zh) | 带有绝缘埋层衬底的制备方法 | |
EP1921672B1 (en) | Method for manufacturing SOQ substrate | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
CN101710576A (zh) | 一种通过氧离子注入退火制备绝缘体上锗材料的方法 | |
EP1840951A2 (en) | A gettering method and a wafer using the same | |
CN117672813A (zh) | 一种硅片的制备方法及硅片 | |
TW201009927A (en) | Method for manufacturing a semiconductor device, and a semiconductor device | |
Shimizu et al. | Development of Ge Isotropic Wet Etching Solution and its Application to High Quality Ge-on-Insulator Fabrication through the Etchback Method | |
JPH08148659A (ja) | Soi基板の製造方法 | |
CN102623362A (zh) | 三维封装方法以及封装体 | |
Baine et al. | ELECTROSTATIC BONDING FOR SILICON ON GLASS APPLICATIONS. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: No. 200, Pratt & Whitney Road, Shanghai, Jiading District Patentee after: Shanghai Simgui Technology Co., Ltd. Address before: No. 200, Pratt & Whitney Road, Shanghai, Jiading District Patentee before: Shanghai Xin'ao Science and Technology Co., Ltd. |