CN102136448A - 对结构进行退火的退火过程 - Google Patents

对结构进行退火的退火过程 Download PDF

Info

Publication number
CN102136448A
CN102136448A CN201010613517XA CN201010613517A CN102136448A CN 102136448 A CN102136448 A CN 102136448A CN 201010613517X A CN201010613517X A CN 201010613517XA CN 201010613517 A CN201010613517 A CN 201010613517A CN 102136448 A CN102136448 A CN 102136448A
Authority
CN
China
Prior art keywords
wafer
annealing
heterostructure
retainer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010613517XA
Other languages
English (en)
Inventor
N·苏斯比
B·阿斯帕
T·巴尔热
C·拉加荷布朗夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102136448A publication Critical patent/CN102136448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种对结构进行退火的退火过程,所述结构包括至少一个晶片,所述退火过程包括在氧化气氛中对所述结构进行退火以便在所述结构的至少一部分暴露表面上形成氧化层(310)的第一步骤,所述结构在第一位置与保持器(312)接触。所述过程还包括:将所述保持器上的所述结构移位到在第一退火步骤中所述结构和所述保持器之间的一个或多个接触区域(314)露出的第二位置的移位步骤、以及在氧化气氛中对处于第二位置的所述结构进行退火的第二退火步骤。

Description

对结构进行退火的退火过程
技术领域
本发明涉及在氧化气氛中退火的领域,特别是在通过将至少一个层转移到支撑衬底上而获得的诸如BSOI(键合绝缘体上硅)结构的多层半导体结构或衬底(也被称为多层半导体晶片)的制造过程中所使用的氧化气氛中的退火。
背景技术
参考图1A至图1F描述用于制造多层结构的已知过程的示例。
如图1A和图1B所示,通过组装例如由硅制成的第一晶片101和第二晶片102来形成复合结构100。这里的第一晶片101和第二晶片102具有相同的直径。当然,它们也可以具有不同的直径。
可以在使晶片接触之前,在一个或全部两个晶片101和102上形成另外的氧化层(未显示),特别是当制造SOI(绝缘体上硅)结构时更是如此。
第一晶片101具有倒角边(chamfered edge),即包括顶部倒角(chamfer)104和底部倒角105的边缘。
这些倒角的作用是更容易处理晶片以及防止尖锐边缘可能会发生的边缘剥落,这种剥落是晶片表面上的颗粒污染物的来源。
在此处描述的示例中,使用本领域技术人员公知的直接键合(分子粘结)技术来制造晶片组件。
一旦完成键合步骤,复合结构100经历稳定化退火,其目的是加强第一晶片101和第二晶片102之间的键合以及在这两个晶片上覆盖保护氧化层。
为此目的,在氧化气氛中执行稳定化退火(stabilizing anneal)以便在复合结构100的整个暴露表面上形成氧化层110(图1C)。氧化层100因此构成保护复合结构免受化学蚀刻、特别是后续的工艺操作中的化学蚀刻的保护层。
然后对结构100进行修整,主要是去除层106的包括倒角105的环形部分(图1D和图1E)。
因为倒角105的存在阻碍了第一晶片和第二晶片在其外周处的良好接触,因此这种修整是必要的。因此存在转移层薄弱地键合到第二晶片上或者完全没有键合到第二晶片上的外周区域。转移层的该外周区域必须被去除,因为其易于以不受控制的方式破裂以及通过不希望的碎片或颗粒来污染结构。
优选地使用叫做混合修整的修整,该修整是通过完全的机械作用或者通过完全的机械加工来执行第一修整步骤(图1D),之后执行用于修整第一晶片的剩余厚度(图1E)的至少一部分是非机械的第二修整步骤。该第二修整步骤通常对应于关于晶片101和/或晶片102上形成的氧化层选择的化学修整。混合修整特别防止转移层与第二晶片之间的键合界面以及转移层本身这两处的剥落。
在此处所设想的示例中,化学修整步骤为化学蚀刻,也被称为湿法蚀刻。根据要被蚀刻的材料来选择化学蚀刻液。在该示例中,使用本领域技术人员公知的TMAH或KOH蚀刻液,该溶液特别蚀刻硅。
然后可减薄第一晶片101以便形成具有预定厚度e的转移层106(图1F)。该厚度e可达到例如大约10μm。
复合结构100在修整操作之前的氧化(图1C)防止第二晶片102在化学修整步骤中被TMAH溶液化学蚀刻。氧化层110还保护第一晶片101的表面在被减薄之前免受修整化学蚀刻。
但是,申请人观察到在化学修整步骤之后得到的复合结构边缘处出现缺陷。
更具体而言,所观察到的缺陷是在复合结构的第二晶片的边缘(或边缘表面)上分布的缺口。
这些缺口是制造者不希望出现的,因为它们例如可能是第二晶片的剥落的来源,这些剥落很可能污染第一晶片的暴露表面。更一般而言,这些缺陷证明,非优化的制造过程以及作为结果的这样制造的多层结构是较无吸引力的。此外,这些缺陷还可能在这些有缺陷的复合结构上的补充技术步骤中(例如在第一晶片的暴露表面上的微部件的制造过程中)引起各种问题。
因此有必要制造不存在这种缺陷的复合结构,即使当用于加工这些结构的过程包括一个或多个执行化学蚀刻的步骤时也是如此。这种化学蚀刻可以特别但不限于在对第一晶片的修整或减薄操作过程中出现。
文件US2009/170287(D1)涉及用于使用劈裂技术来转移层从而制造SOI衬底的过程。在接连的退火之间执行很多个工艺步骤(键合、加热处理、剥离、蚀刻、氧化),从而作为结果,在D1中经历每个退火的不是同样的结构。该文件公开了制造过程中的不同时刻的局部氧化。
发明内容
为此目的,本发明提供一种对包括至少一个晶片的结构进行退火的退火过程,所述退火过程包括在氧化气氛中对所述结构进行退火以便在所述结构的至少一部分暴露表面上形成氧化层的第一步骤,所述结构在第一位置与保持器接触,其特征在于,所述过程还包括:
-移位步骤,将所述保持器上的所述结构移位到在第一退火步骤中所述结构和所述保持器之间的一个或多个接触区域露出的第二位置;以及
-第二退火步骤,在氧化气氛中对处于第二位置的氧化结构进行退火。
本发明的退火过程特别适用于多层结构。如上文所述,术语“多层结构”应被理解为表示通过将至少第一晶片转移到第二晶片(或支撑衬底)上来制造的结构,例如BSOI结构。
本发明的退火过程还适用于单一晶片,所述单一晶片稍后可与一个或多个其他晶片组装到一起。
根据本发明的过程能够在所述结构在第一退火步骤中与保持器相接触的一个或多个区域上生长氧化层。以这种方式在经历了根据本发明的退火过程的一个或多个衬底的整个暴露表面上形成均匀氧化层。
该氧化层保护结构免受可能对结构执行的后续的化学蚀刻。
例如,该氧化层有效地保护结构免受在对全部或部分结构的减薄或修整操作中可能执行的化学蚀刻。
这样形成的氧化层还保护结构免受在化学处理全部或部分结构的操作中执行的化学蚀刻。
因此,退火过程防止化学蚀刻过程中在结构上,特别是在结构的边缘形成缺口。
保持器例如可以是能够将结构保持在适当的位置的多个保持元件。
此外,移位步骤可包括将所述结构相对于所述保持器转动预定的角度,以便所述结构在第一退火步骤中与所述支撑件相接触的所有区域在所述移位步骤之后不再与保持器相接触。
以这种方式,可以在第一退火步骤中在结构与保持器相接触的所有区域上生长氧化层。该氧化层的优点在于其保护所有结构免受后续可能执行的化学蚀刻。因此当后续执行化学蚀刻时可以防止结构的表面上形成缺口。
结构在所述移位步骤中转动的角度例如可介于40°和90°之间。
本发明还涉及用于制造异质结构的第一过程,包括将第一晶片键合到第二晶片的步骤,其特征在于,所述过程还包括根据上述实施方式的其中之一中限定的退火过程对所述异质结构进行退火。
用于制造异质结构的第一过程可以制造包括第一晶片和第二晶片的异质结构,而在化学修整步骤中不会在第二晶片上形成缺口。
特别地,该过程防止在第二晶片的边缘上形成缺口。
对异质结构执行的退火过程优选地以这样的方式执行:即第二晶片在第一退火步骤中与保持器相接触的所有区域在移位步骤之后不再与保持器接触。以这种方式,在第二晶片的整个外表面上形成保护氧化层,该氧化层保护第二晶片免受后续可能执行的化学蚀刻。
此外,可在异质结构退火之后执行下列步骤的至少其中之一:
-减薄步骤,用于减薄所述第一晶片;以及
-化学修整步骤,用于修整所述第一晶片。
术语“化学修整”在这里应被理解为表示执行至少一个化学蚀刻的减薄操作。
本发明还涉及用于制造异质结构的第二过程,包括将第一晶片键合到第二晶片的步骤,其特征在于,所述过程在所述键合步骤之前还包括根据上述实施例的其中之一所限定的退火过程对所述第二晶片进行退火。
这种用于制造异质结构的过程能够在第二晶片的表面上形成氧化层,该层有效地保护第二晶片免受化学蚀刻。
第二过程还可以在所述键合步骤之前包括在所述第一晶片中形成至少一个微部件的步骤。
由于第一晶片不经历第一退火步骤和第二退火步骤,因此该过程是有利的。以这种方式,在第一退火步骤和第二退火步骤中不会破坏之前在第一晶片中形成的部件。
用于制造异质结构的第二过程还可以包括用于稳定或强化所述异质结构的键合界面的退火步骤。
这种用于稳定或强化键合界面的退火步骤可以加强第一晶片和第二晶片之间的键合。
此外,可在这种用于稳定或强化键合界面的退火之后执行下列步骤的至少其中之一:
-减薄步骤,用于减薄所述第一晶片;以及
-化学修整步骤,用于修整所述第一晶片。
这样在第二晶片上形成的氧化层作为对特别是在后续的减薄和/或化学修整步骤中执行的化学蚀刻的防护。
附图说明
通过接下来参考显示示意性实施例的附图给出的描述,本发明的其他特征和优点将变得清楚。在附图中:
图1A至图1F是现有技术中已知的稳定化退火过程的示意图。
图2A至图2C示意性地显示了异质结构在其制造过程中在其边缘形成缺口的机制;
图3A至图3D示意性地显示了用于制造根据本发明的异质结构的第一过程;
图4以流程图形式显示了用于制造图3A至图3D中显示的异质结构的第一过程的步骤;
图5A至图5E示意性地显示了用于制造根据本发明的异质结构的第二过程;以及
图6以流程图形式显示了用于制造图5A至图5C中显示的异质结构的第二过程的步骤。
具体实施方式
本发明通常适用于对包括至少一个晶片的结构分几步执行的退火。
组成结构的一个或多个晶片通常具有圆形轮廓并且可具有不同的直径,特别是100mm、200mm和300mm的直径。但是,晶片也可以是任意形状的,例如可以是矩形的。
通过将第一晶片键合到作为第一晶片的支撑衬底的第二晶片上来制造复合结构或异质结构。
如上文所述,申请人注意到,当结构之前已在氧化气氛中经历了标准的稳定化退火时,例如执行化学阶段的修整或减薄操作过程中,在经过化学蚀刻的复合结构边缘上出现缺口。特别在复合结构的第二晶片的边缘上观察到这些缺口。
对这些缺口的深入研究可以证明形成这些缺陷的机制以及研发用于防止缺陷形成的过程。
现在将参考图2A至图2C描述导致这些缺陷的机制。
图2A显示了与图1B中描述的复合结构类似的示意性的复合结构,即通过组装第一晶片201和第二晶片202形成的复合结构200。
优选地,在键合之前氧化两个晶片201和202的至少其中之一。一旦完成键合,该氧化可以特别的在两个晶片之间实现中间氧化层。在此处描述的示例中,在键合之前氧化第一晶片201,从而在第一晶片的整个表面上形成氧化层(图中未显示)。
在此处描述的示例中,两个晶片是由硅制成的,使用本领域技术人员公知的直接键合技术来组装晶片。但是也可以使用其他键合技术,例如阳极键合、金属键合或粘结剂键合。
作为提醒,直接键合的原理是基于两个表面之间的直接接触——也就是说无需使用特殊的材料(粘结剂、蜡、钎焊等等)。为了执行这种操作,要求待键合的表面充分光滑,没有颗粒或污染物,而且所述表面被靠近放置以便引发接触——典型需要小于几纳米的距离。在这种情况下,两个表面之间的吸引力足够强,因此发生直接键合,即两个待键合表面的原子或分子之间的范德华力所引起的键合。
此外,第一晶片201具有倒角边,即包括顶部倒角204和底部倒角205的边缘。在图2A中,晶片具有圆形倒角。但是,晶片可以具有各种形状的倒角或倒棱(edge rounding),例如斜面(bevel)。
图2B示意性地显示了从第一晶片201一侧所见的复合结构200。第一晶片201的边缘处所显示的参考位置“A”例如对应于平面或凹口。
复合结构200被置于保持器212上(有时被称为舟皿),以便在氧化气氛中继续进行标准退火。这里的退火是目的为加强第一晶片201和第二晶片202之间的键合以及形成保护氧化层的稳定化退火。
在该示例中,保持器212包括被配置为将复合结构200保持在适当的位置的四个保持元件212A、212B、212C和212D。保持元件与复合结构200的边缘(或边缘表面)接触,更特别地,与第二晶片202的边缘(或边缘表面)接触。第二晶片202的与保持元件相接触的边缘部分分别被标记为接触区域213A、213B、213C和213D(并且被统称为接触区域213)。
复合结构200及其保持器212被置于炉中或者被置于被设计成执行退火的任意的其他设备(图中未显示)中。在温度T1下对复合结构200执行两小时的稳定化退火,温度T1例如介于900℃和1200℃之间,典型为1100℃。
退火在第一晶片201和第二晶片202的暴露表面上形成氧化层。
接下来,对第一晶片201执行参考图1D和图1E描述的混合修整步骤。在此处描述的示例中,混合修整包括使用砂轮或刀片的第一局部机械修整步骤以及之后使用TMAH蚀刻液蚀刻第一晶片的选择性的化学蚀刻步骤。
该修整操作可以去除第一晶片202边缘处的多余部分,而不会破坏第二晶片202。因为介于两个晶片之间的氧化层(未显示)作为对化学蚀刻的阻挡层,因此可以保护第二晶片202。这样,在位于两个晶片之间的键合界面处的氧化层上的第一晶片201的外周处停止化学蚀刻。
一旦完成修整,可以减薄第一晶片201,以便形成具有例如约10μm的预定厚度e的转移层206。
使用砂轮或能够以机械方式磨去(研磨)第一晶片的材料的任意其他工具来进行减薄。
图2C示意性地显示了完成了稳定化退火、混合修整和减薄的结构200。
申请人注意到,在TMAH化学蚀刻之后,在第二晶片202的边缘上出现缺口214A、214B、214C和214D(统一标记为214)。这些缺陷沿第二晶片202的边缘的分布与上述接触区域213的位置相对应。
事实上,在复合结构200的稳定化退火过程中,在复合结构200的除接触区域213以外的全部暴露表面上形成氧化层(本示例中的SiO2)。这是因为在稳定化退火过程中,保持元件212A至212D局部掩盖了第二晶片202的边缘,从而接触区域没有被氧化层覆盖。
除了该掩模作用,还可能存在另一种作用,即接触点附近的可能存在于结构上的氧化物的退化(在移走或晶片的其他移动过程中的剥离、刮痕等等)。保持元件212实际上可能会局部地破坏键合之前在第一晶片201上(或者可选地在第二晶片202上)形成的初始氧化层和/或稳定化退火过程中在接触点213附近形成的氧化层。
由于第二晶片201的接触区域213不具有保护氧化层,因此在减薄和/或化学修整步骤中,这些区域直接受到TMAH溶液的化学蚀刻作用。于是接触区域213的化学蚀刻产生缺口214。因此在第二晶片202上的接触区域213A、213B、213C和213D的位置上分别观察到缺口214A、214B、214C和214D。未被氧化物保护的区域越大,TMAH溶液的蚀刻作用越强。
由于上文已经提到的原因,第二晶片202的边缘表面上产生的这些表面缺陷是有害的。
为此目的,本发明提出分几步来执行退火,在两个连续的退火步骤之间,将支撑件上的结构移位,以便防止这些缺口的出现,特别是防止其出现在第二晶片的边缘表面(或边缘)上。
现在参考图3A至图3D和图4描述退火过程的一种特殊实现方式以及用于制造根据本发明的异质结构的第一过程。
如图3A所示,首先将具有顶部倒角304和底部倒角305的第一晶片301键合到同样具有倒角边的第二晶片302上,从而形成复合结构300(步骤E1)。
在此处描述的示例中,第一晶片301和第二晶片302是由硅制成的。但是晶片也可以由其他材料制成。
此外优选地,例如在制造BSOI多层结构的情况下,可以在键合之前在第一晶片301和/或第二晶片302上覆盖氧化层(图中未显示)。
在此处描述的示例中,使用直接键合来组装晶片。但是,如上文所述,也可以考虑其他类型的键合。
图3B示意性地显示了从第一晶片301的一侧所见的复合结构300。第一晶片301的边缘处显示的参考位置“B”例如对应于平面或凹口。
将复合结构300放置在保持器312上。在该第一位置,保持器312的四个保持元件312A、312B、312C和312D因此分别与第二晶片302的接触区域313A、313B、313C和313D(统称为接触区域313)接触。在该示例中,接触区域313沿第二晶片302的边缘分布。
但是,接触区域位于例如第二晶片302的背面也是可以想像的。
然后,将复合结构300及其保持器312放置在炉中或被能够在氧化(干或湿)气氛中对复合结构300执行第一退火的任意其他的设备(未显示)中(步骤E2)。
在该示例中,在1000℃和1200℃之间的温度T2下执行第一退火。由于第一退火能够加强第一晶片301和第二晶片302之间的键合,因此第一退火充当用于复合结构300的稳定化退火。
此外,第一退火还能够在复合结构300的外表面上,特别是在第二晶片302的外表面上生长氧化层310。表述“第二晶片的外表面”在这里可被理解成表示第二晶片的除键合界面之外的整个表面。
该氧化层的主要目的是保护第二晶片302的外表面免受后续的化学蚀刻,特别是在第一晶片301的减薄和/或化学修整操作过程中更是如此。
在用于制造BSOI多层结构的过程的情况下,这样形成的氧化层310可达到例如约1μm的厚度。
一旦完成第一退火步骤E2,从炉中移走复合结构300。这时复合结构300的除了沿第二晶片302的边缘分布的接触区域314之外的整个表面上存在氧化层310。
应注意的是,在退火过程中,第一晶片的边缘区域也可以与保持器接触。在这种情况下,在第一退火步骤E2之后,这些区域也不具有保护氧化层。
如图3C所示,这时保持器上的复合结构300相对于保持器312转动预定角度θ1而移位(步骤E3)。可手动执行该转动或者使用适当的定位装置(例如对准器)来执行该转动。这样,复合结构300在其保持器312上处于相对于第一位置(图3B)有角度地偏移角度θ1的第二位置上。
一旦执行了转动,第二晶片302的接触区域312就不再与保持元件312接触。
因此,根据所使用的保持器312的几何形状来选择旋转角θ1,更特别地,根据保持元件312A至312D沿着第二晶片302的边缘的布局来选择旋转角θ1
在本发明的一个特别的实现方式中,旋转角θ1介于40°和90°之间。
在此处描述的图3C中的示例中,复合结构300被转动大约40°的旋转角θ1
然后,将复合结构300及其保持器312放回到炉中(或任意其他的合适的设备中),以便在氧化(干或湿)气氛中继续第二退火步骤(步骤E4)。
在例如900℃和1200℃之间的温度T3下执行第二退火。
该第二退火步骤E4允许在第二晶片302之前的(未氧化的)接触区域314上生长氧化层。由于保持器312的保持元件不再为接触区域314抵御氧化气氛,因此可以实现这种氧化。
如必要,该第二退火步骤也可以氧化第一晶片301在第一退火步骤E2中与支撑件312相接触的区域的表面。
应注意的是,所生长的氧化层不一定要与第一稳定化退火步骤中所生长的氧化层一样厚。第二退火步骤E4可被配置为在之前的接触区域314上形成数百纳米厚的层。
在例如用于制造BSOI多层结构的过程的情形中,可在温度T3=950℃下执行第二退火步骤E4,以便在之前的接触区域314上形成大约500nm厚的氧化层。
在第二退火步骤E4之后,这时氧化层存在于复合结构300的整个外表面上,特别是第二晶片302的整个外表面上(包括第二晶片302的边缘)。
在此处描述的示例中,过程接下来继续进行混合修整(步骤E5)以及之后的第一晶片(图3D)的减薄(步骤E6)。
混合修整操作(步骤E5)包括机械的第一修整步骤以及之后的化学修整步骤,如参考图1D和1E所述。
更特别地,机械修整步骤可以从第一晶片301上去除顶部倒角边304。一旦完成机械修整,第一晶片201的外周上剩余的环形部分不再被氧化层保护。于是可以使用化学蚀刻液继续对该剩余环形部分进行化学修整,该步骤可以从第一晶片301上去除底部倒角边305。在此处描述的示例中,使用TMAH溶液来蚀刻第一晶片的硅。但是其他的化学蚀刻液也是可以想像的,特别根据待修整的第一晶片的成分来选择这些化学蚀刻液。在某些实施例中,使用本领域技术人员公知的KOH溶液。
氧化层310有效地保护整个第二晶片302免受化学修整步骤中进行的化学蚀刻以及在制造复合结构的其他技术步骤中(特别是在第一减薄晶片的暴露表面上制造微部件过程中)可能执行的化学蚀刻。
一旦执行了减薄操作,第一晶片301以与复合结构200(步骤E6)类似的方式被减薄。因此,在第二晶片302上形成具有预定厚度的转移层306,该厚度例如可能达到大约10μm(图3D)。远离倒角边在第一晶片的顶侧和底侧之间度量该厚度。
现在参考图5A至图5E以及图6来描述退火过程的另一示例以及用于制造根据本发明的异质结构的第二过程。
图5A显示了第一晶片501和第二晶片502。第一晶片501与图3A中描述的第一晶片301的不同之处在于第一晶片501还在一侧包括微部件503。另外,第一晶片501优选为包括隐埋绝缘层(图中未显示)的SOI晶片,该隐埋绝缘层对应于例如氧化硅或氮化硅的隐埋层,或者对应于这些材料的多层堆叠。
第二晶片在其一侧的边缘包括参考位置“C”。
术语“微部件”在这里被理解为表示使用与第一晶片不同的材料制成的任意元件。这些微部件特别对应于构成整个或一部分电子部件或者多个电子微部件的元件。其可以例如是有源部件或无源部件,简单的触点或互联甚至是简单的腔。
在需要将一层或多层微部件转移到最终的支撑衬底上的3D集成的情况下,或者甚至在转移电路的情况下,例如在背光照明成像器的制造中,第一晶片可特别包括微部件。当然,当这种微部件存在时,其必须能够耐受根据本发明的氧化加热处理。例如腔就是这种情况。
在该第二实施例中,只对第二晶片502执行根据本发明的过程的退火。
因此,步骤E11、E12和E13分别与步骤E2、E3和E4的不同之处在于,在转动和第二退火之前,只有第二晶片502经历第一退火。
更确切地说,第二晶片502被放置在保持器上(图5B),以与上文所述的步骤E2类似的方式,在氧化气氛中对第二晶片502执行第一退火步骤E11。在温度T4下执行该第一退火。
如图5C所示,之后以与上文所述的步骤E3类似的方式,将第二晶片502相对于其保持器转动角度θ2(步骤E12)。
一旦执行了转动,以与上文所述的步骤E4类似的方式,在氧化气氛中对第二晶片502执行第二退火步骤E13。在温度T5下执行该第二退火。
在步骤E11至E13之后,第二晶片502的整个表面上存在保护氧化层510。该氧化层特别覆盖了第二晶片502在第一退火步骤E11中与保持器相接触的区域(图5D)。
接下来,第一晶片501被键合到第二晶片502上(步骤E14),从而微部件503位于两个晶片之间的键合界面处(图5E)。晶片501可具有光滑的层(例如由平面型SiO2制成)以便提供更合适的接触面。
在此处描述的示例中,使用直接键合来进行组装。不过,如上文所述,其他的组装技术也是可以想象的。
第二实施例确保第一晶片501的微部件503不经历本发明的过程的第一退火和第二退火。这是因为这些退火过程中的高温易于不可逆地破坏微部件503。
因此,在该第二实施例中,第一晶片501的外表面上不存在保护氧化层。第一实施例与第二实施例的不同之处还在于,第一晶片501和第二晶片502之间的键合界面处存在氧化层。
一旦完成键合,这样形成的复合结构500经受目的为加强第一晶片501和第二晶片502之间的键合的固结退火(步骤E15)。在低于第一退火步骤E11和第二退火步骤E13中的温度T4和T5的温度T6下执行该退火。特别选择温度T6以便不破坏第一晶片501的微部件503。其可以是400℃和500℃之间的30分钟至4小时的退火。
在此处描述的示例中,然后,执行减薄步骤(步骤E16),其包括第一机械(研磨)步骤和之后的关于第一晶片501的隐埋绝缘层选择性的化学处理。然后可执行用于修整第一晶片501的可选的修整步骤(E17)。
氧化层510可以有效地保护第二晶片502的整个表面免受化学蚀刻,特别是减薄以及可选的修整步骤中执行的蚀刻。
此外,在某些情况下,可能需要执行多于一个将复合结构移位(转动)的步骤,以便能够氧化第二晶片和/或结构在第一退火过程中与保持器相接处的所有区域。例如,当接触区域代表的是第二晶片和/或结构的边缘的很大的部分时就是这种情况。
根据本发明的退火过程的另一种实现方式,立即执行与步骤E2(或E11)一致的第一退火步骤。
接下来,执行N个转动步骤(N为大于或等于2的整数),在每个转动步骤之后执行与上文所述的第二退火步骤E4(或E13)类似的退火步骤。每个第二退火步骤被配置为在尚未氧化的至少一些接触区域上生长氧化层。
还可以想象得到,本发明的退火过程的移位步骤包括以其他方式(例如平移运动,该平移运动可与转动运动相结合)使结构相对于保持器移位。

Claims (9)

1.一种对包括至少一个晶片的结构进行退火的退火过程,所述退火过程包括在氧化气氛中对所述结构进行退火以便在所述结构的至少一部分暴露表面上形成氧化层的第一步骤,所述结构在第一位置与保持器接触,其特征在于,所述过程还包括:
移位步骤,将所述保持器上的所述氧化结构移位到在所述第一位置所述结构和所述保持器之间的一个或多个接触区域露出的第二位置;以及
第二退火步骤,在氧化气氛中对处于第二位置的所述氧化结构进行退火。
2.根据权利要求1所述的对包括至少一个晶片的结构进行退火的退火过程,其中所述移位步骤包括将所述结构相对于所述保持器转动预定角度。
3.根据权利要求2所述的对包括至少一个晶片的结构进行退火的退火过程,其中所述结构在所述移位步骤中转动的所述角度介于40°和90°之间。
4.一种用于制造异质结构的过程,包括将第一晶片键合到第二晶片的步骤,其特征在于,所述过程还包括根据权利要求1至3中任一项所述的退火过程对所述异质结构进行退火。
5.根据权利要求4所述的用于制造异质结构的过程,其中在所述退火之后执行下列步骤的至少其中之一:
减薄步骤,用于减薄所述第一晶片;以及
化学修整步骤,用于修整所述第一晶片。
6.一种用于制造异质结构的过程,包括将第一晶片键合到第二晶片的步骤,其特征在于,所述过程在所述键合步骤之前还包括根据权利要求1至3中任一项所述的退火过程对所述第二晶片进行退火。
7.根据权利要求6所述的用于制造异质结构的过程,在所述键合步骤之前还包括在所述第一晶片中形成至少一个微部件的步骤。
8.根据权利要求6或7所述的用于制造异质结构的过程,还包括用于稳定所述异质结构的稳定化退火步骤。
9.根据权利要求8所述的用于制造异质结构的过程,其中在所述稳定化退火之后执行下列步骤的至少其中之一:
减薄步骤,用于减薄所述第一晶片;以及
化学修整步骤,用于修整所述第一晶片。
CN201010613517XA 2010-01-25 2010-12-24 对结构进行退火的退火过程 Pending CN102136448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1050469A FR2955697B1 (fr) 2010-01-25 2010-01-25 Procede de recuit d'une structure
FR1050469 2010-01-25

Publications (1)

Publication Number Publication Date
CN102136448A true CN102136448A (zh) 2011-07-27

Family

ID=42470651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010613517XA Pending CN102136448A (zh) 2010-01-25 2010-12-24 对结构进行退火的退火过程

Country Status (7)

Country Link
US (1) US8158487B2 (zh)
EP (1) EP2348527A1 (zh)
JP (1) JP2011155261A (zh)
KR (1) KR101141159B1 (zh)
CN (1) CN102136448A (zh)
FR (1) FR2955697B1 (zh)
SG (1) SG173261A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
CN115579374A (zh) * 2022-12-12 2023-01-06 合肥新晶集成电路有限公司 背罩式图像传感器的制备方法及背罩式图像传感器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
CN104124400A (zh) 2013-04-26 2014-10-29 上海和辉光电有限公司 退火装置及退火方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
FR3076073B1 (fr) * 2017-12-22 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de detourage de plaque
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN111564368A (zh) * 2020-05-20 2020-08-21 长江存储科技有限责任公司 一种半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270307B1 (en) * 1999-01-25 2001-08-07 Chartered Semiconductor Manufacturing Company Method for aligning wafers in a cassette
CN1592970A (zh) * 2001-11-27 2005-03-09 信越半导体株式会社 贴合晶片的制造方法
CN101369525A (zh) * 2008-10-10 2009-02-18 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法
CN101471238A (zh) * 2007-11-08 2009-07-01 应用材料股份有限公司 脉冲序列退火方法和设备
CN101533769A (zh) * 2007-12-28 2009-09-16 株式会社半导体能源研究所 Soi衬底的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441469B2 (ja) * 1992-04-07 2003-09-02 ソニー株式会社 基板熱処理方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Soiウェーハの製造方法
JP3945130B2 (ja) * 2000-06-08 2007-07-18 株式会社Sumco 張り合わせ誘電体分離ウェーハの製造方法
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Soiウエーハの製造方法
JP2007194582A (ja) * 2005-12-20 2007-08-02 Tokyo Electron Ltd 高誘電体薄膜の改質方法及び半導体装置
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Sumco シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
KR100857386B1 (ko) * 2006-12-29 2008-09-05 주식회사 실트론 에스오아이 웨이퍼에 대한 열처리 방법
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Simoxウェーハ製造方法およびsimoxウェーハ
JP2008091935A (ja) * 2007-11-02 2008-04-17 Seiko Instruments Inc 集積回路
JP4665960B2 (ja) * 2007-12-06 2011-04-06 セイコーエプソン株式会社 生体試料反応用チップ、生体試料反応装置、および生体試料反応方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270307B1 (en) * 1999-01-25 2001-08-07 Chartered Semiconductor Manufacturing Company Method for aligning wafers in a cassette
CN1592970A (zh) * 2001-11-27 2005-03-09 信越半导体株式会社 贴合晶片的制造方法
CN101471238A (zh) * 2007-11-08 2009-07-01 应用材料股份有限公司 脉冲序列退火方法和设备
CN101533769A (zh) * 2007-12-28 2009-09-16 株式会社半导体能源研究所 Soi衬底的制造方法
CN101369525A (zh) * 2008-10-10 2009-02-18 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
CN115579374A (zh) * 2022-12-12 2023-01-06 合肥新晶集成电路有限公司 背罩式图像传感器的制备方法及背罩式图像传感器

Also Published As

Publication number Publication date
EP2348527A1 (fr) 2011-07-27
JP2011155261A (ja) 2011-08-11
KR101141159B1 (ko) 2012-05-02
FR2955697B1 (fr) 2012-09-28
FR2955697A1 (fr) 2011-07-29
US8158487B2 (en) 2012-04-17
US20110183495A1 (en) 2011-07-28
KR20110087204A (ko) 2011-08-02
SG173261A1 (en) 2011-08-29

Similar Documents

Publication Publication Date Title
CN102136448A (zh) 对结构进行退火的退火过程
CN100508124C (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
KR101185426B1 (ko) 복합 트리밍 방법
US8679944B2 (en) Progressive trimming method
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US20110230005A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
CN102292809A (zh) 分解绝缘体上半导体型结构的外周环中的氧化物层的方法
CN102804337A (zh) 通过分子键合来键合的方法
JP2011071487A (ja) 層の貼り合わせおよび転写プロセス
CN109314040B (zh) 贴合式soi晶圆的制造方法
CN102214594A (zh) 用于制造半导体衬底的方法
WO2015136834A1 (ja) 貼り合わせsoiウェーハの製造方法
TWI748057B (zh) 在離子植入步驟期間將施體底材邊緣一區域以光罩遮蔽
KR20140063524A (ko) 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
JP4611227B2 (ja) 複合ウエハ構造の製造方法
US20130328048A1 (en) Composite substrate, electronic component, and method of manufacturing composite substrate and electronic component
JP7477835B2 (ja) 半導体チップの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
KR20080062354A (ko) 에스오아이 웨이퍼에 대한 열처리 방법
CN111630653A (zh) 可分离结构及使用所述结构的分离方法
US20130119519A1 (en) Composite substrate, electronic component, and method for manufacturing composite substrate, and method for manufacturing electronic component
CN111527584A (zh) 用于制备供体基底的剩余物的方法、通过所述方法生产的基底和这种基底的用途
KR20200019142A (ko) Soi웨이퍼의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727