JP2011155261A - 構造体をアニールするためのアニール方法 - Google Patents

構造体をアニールするためのアニール方法 Download PDF

Info

Publication number
JP2011155261A
JP2011155261A JP2011013116A JP2011013116A JP2011155261A JP 2011155261 A JP2011155261 A JP 2011155261A JP 2011013116 A JP2011013116 A JP 2011013116A JP 2011013116 A JP2011013116 A JP 2011013116A JP 2011155261 A JP2011155261 A JP 2011155261A
Authority
JP
Japan
Prior art keywords
wafer
annealing
heterostructure
trimming
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011013116A
Other languages
English (en)
Inventor
Nicolas Sousbie
スビー ニコラス
Bernard Aspar
アスパル バーナード
Thierry Barge
バージ ティエリ
Blanchard Chrystelle Lagahe
ラガエ ブランシャール クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011155261A publication Critical patent/JP2011155261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】本発明は少なくとも1つのウェハを備える構造体をアニールする方法に関する。
【解決手段】アニール方法は、構造体の露出した表面の少なくとも一部上に酸化物層(310)を形成するように酸化性雰囲気中で構造体をアニールする第1のステップであって、構造体は第1の位置にてホルダ(312)と接触する、ステップを含む。方法はさらに、第1のアニーリングステップ時の構造体とホルダの間の1つまたは複数の接触領域(314)が露出される第2の位置に、ホルダ上の構造体の位置を変えるステップと、構造体を第2の位置にて酸化性雰囲気中でアニールする第2のアニーリングステップとを含む。
【選択図】図3C

Description

本発明は、酸化性雰囲気中のアニーリングの分野、特に、BSOI(接合シリコンオンインシュレータ(bonded silicon−on−insulator))構造体など、少なくとも1つの層を支持基板上に転写することによって得られる多層半導体構造体または基板(多層半導体ウェハとも呼ばれる)の製作時に用いられる酸化性雰囲気中のアニーリングの分野に関する。
多層構造を製作する既知の方法の一例について、図1Aから1Fを参照して説明する。
図1Aおよび1Bに示されるように、複合構造100は、たとえばシリコンからなる第1のウェハ101と第2のウェハ102を組み立てることによって形成される。第1および第2のウェハ101および102は、ここでは同じ直径を有する。しかしこれらは異なる直径を有し得る。
特にSOI(シリコンオンインシュレータ)構造を製作する場合は、一方または両方のウェハ101および102上に、それらを接触させる前に追加の酸化物層(図示せず)を形成することができる。
第1のウェハ101は、面取りされた縁部、すなわち上部面取り部104および下部面取り部105を含む縁部を有する。
これらの面取り部の役割は、ウェハの取り扱いを容易にし、これらの縁部が鋭い場合に起こり得る縁部の剥離発生を防止することであり、このような剥離はウェハの表面上の粒子状汚染の発生源となる。
ここで述べる例では、ウェハ組立体は、当業者には良く知られている直接接合(分子接着)技法を用いて製造される。
接合ステップが完了した後に複合構造100は、安定化アニールを受け、このアニールの目的は、第1のウェハ101と第2のウェハ102の間の接合を強化し、これら2つのウェハを保護酸化物層で覆うことである。
この目的のために、複合構造100の露出した表面全体上に酸化物層110を形成するように、酸化性雰囲気中で安定化アニールが実行される(図1C)。それにより酸化物層100は、特に後続の処理操作時に、複合構造を化学エッチングから保護する保護層を形成する。
次いで構造体100はトリミングされ、このトリミングは主に、面取り部105を含む層106の環状部分を除去することからなる(図1Dおよび1E)。
このようなトリミングは、面取り部105の存在が第1および第2のウェハのこれらの周辺部での間の良好な接触を妨げるので必要となる。したがって転写層が第2のウェハに弱く接合されたまたは全く接合されない周辺領域が存在する。この転写層の周辺領域は、制御不能な状態で破損し易く、望ましくない破片または粒子により構造体を汚染し易いので、除去しなければならない。
専ら機械的な作用によるまたは専ら機械加工による第1のトリミングステップ(図1D)と、これに続く、第1のウェハの残りの厚さをトリミングするために少なくとも部分的に非機械的な第2のトリミングステップ(図1E)とを実行する、複合トリミングと呼ばれるトリミングが用いられることが望ましい。この第2のトリミングステップは一般に、(1つまたは複数の)ウェハ101および/または102上に形成された酸化物層に関して選択的な化学トリミングに対応する。複合トリミングは特に、転写層と第2のウェハの間の接合界面と、転写層自体の両方で剥がれを防止する。
ここで想定される例では化学トリミングステップは、化学エッチングを行うことでありウェットエッチングとも呼ばれる。化学エッチング溶液は、エッチングされるべき材料に応じて選択される。この例では、当業者には良く知られているエッチング溶液TMAHまたはKOHが用いられ、これらの溶液は、特にシリコンをエッチングする。
次いで第1のウェハ101は、転写層106が所定の厚さeを有するように薄くされる(図1F)。この厚さeは、たとえば約10μmに達し得る。
トリミング操作の前の複合構造100の酸化(図1C)は、化学トリミングステップの間に、第2のウェハ102がTMAH溶液によって化学的にエッチングされるのを防止する。酸化物層110はまた、第1のウェハ101が薄くされる前に第1のウェハ101の表面をトリミング化学エッチングから保護する。
しかし本出願人は、化学トリミングステップの後に得られた複合構造の縁部に、欠陥の出現を観察した。
より具体的には観察された欠陥は、複合構造の第2のウェハの縁部(または縁面)の上に分布した欠けである。
これらの欠けは、たとえば第2のウェハから生じる剥離の発生源となる場合があり、これらの剥離は第1のウェハの露出した表面を汚染し易いので、製造業者にとっては望ましくない。より一般には、これらの欠陥は最適化されていない製作プロセスの証拠となり、結果としてこのように製造された多層構造は余り好ましくない。これらの欠陥はさらに、欠陥のあるこれらの複合構造に対する追加の技術ステップ時(たとえば、第1のウェハの露出した表面上のマイクロ構成要素を製作している間)に様々な問題を引き起こし得る。
したがって、これらの構造体を製作する方法が化学エッチングを実施する1つまたは複数のステップを含むときにも、このような欠陥のない複合構造を製造することが必要である。このような化学エッチングは特に、ただしそれに限らず、第1のウェハに対するトリミングまたは薄くする操作時に生じ得る。
特許文献1の文書(D1)は、層を転写するために劈開技法を用いるSOI基板を製作する方法に関する。連続するアニールの間に多くの処理ステップ(接合、熱処理、剥離、エッチング、酸化)が実行され、結果としてD1における各アニールを受けるのは同じ構造体ではない。この文書は、製作プロセスでの異なる時点での局所的な酸化を開示している。
米国特許出願第2009/170287号明細書
この目的のために本発明は、少なくとも1つのウェハを備える構造体をアニールする方法を提供し、アニール方法は、構造体の露出した表面の少なくとも一部分上に酸化物層を形成するように酸化性雰囲気中で構造体をアニールする第1のステップであって、構造体は第1の位置にてホルダと接触する、ステップ
を含み、
−第1のアニーリングステップの間の構造体とホルダの間の1つまたは複数の接触領域が露出される第2の位置に、ホルダ上の構造体の位置を変えるステップと、
−酸化された構造体を、第2の位置にて酸化性雰囲気中でアニールする第2のアニーリングステップと
をさらに含むことを特徴とする。
本発明のアニール方法は、特に多層構造に適用可能である。上記のように「多層構造」という表現は、たとえばBSOI構造など、少なくとも第1のウェハを第2のウェハ(または支持基板)上に転写することによって製造される構造体を意味すると理解される。
本発明のアニール方法はまた、後に場合によっては1つまたは複数の他のウェハと共に組み立てられる、単一のウェハにも適用可能である。
本発明による方法は、第1のアニーリングステップの間にホルダと接触する構造体の1つまたは複数の領域上に酸化物層を成長させることを可能にする。このようにして本発明によるアニール方法を受ける1つまたは複数の基板の露出した表面全体上に、一様な酸化物層が形成される。
この酸化物層は、構造体に対して実行され得る後続の化学エッチングから構造体を保護する。
たとえばこの酸化物層は、構造体の全体または一部に対する薄くする操作またはトリミング操作の間に実施され得る化学エッチングから構造体を有効に保護する。
このようにして形成された酸化物層はまた、構造体の全体または一部を化学処理する操作時に実施される化学エッチングから構造体を保護する。
したがってこのアニール方法は化学エッチングの間に、構造体上の、特にその縁部上の欠けの形成を防止する。
ホルダは、たとえば所定の位置に構造体を保持することを可能にする複数の保持要素とすることができる。
さらに位置を変えるステップは、構造体をホルダに対して所定の角度だけ回転するステップを含むことができ、それにより第1のアニーリングステップの間に支持体と接触した構造体のすべての領域は、位置を変えるステップの後はもはやホルダと接触しない。
このようにして、第1のアニーリングステップの間にホルダと接触した構造体のすべての領域上に酸化物層を成長させることが可能となる。この酸化物層は、後続して実施され得る化学エッチングから構造体全体を保護するという点で有利である。それにより、後に化学エッチングが実施されるときに、構造体の表面上の欠けの形成を防止することが可能となる。
位置を変えるステップの間に構造体が回転される角度は、たとえば40°と90°の間とすることができる。
本発明はまた、第1のウェハを第2のウェハに接合するステップを含むヘテロ構造を製作する第1の方法であって、上述の実施形態の1つに定義されたアニール方法によりヘテロ構造をアニールするステップをさらに含むことを特徴とする方法に関する。
ヘテロ構造を製作する第1の方法は、第1のウェハと第2のウェハを備えるヘテロ構造を、化学トリミングステップの間に第2のウェハ上に欠けが形成されずに製造することを可能にする。
特に、この方法は、第2のウェハの縁部上の欠けの形成を防止する。
ヘテロ構造に対して実行されるアニールは、第1のアニーリングステップの間にホルダと接触した第2のウェハのすべての領域が、位置を変えるステップの後にはもはやホルダと接触しないように実行されるのが好ましい。このようにして第2のウェハの外側表面全体の上に保護酸化物層が形成され、この酸化物層は後続して実施され得る化学エッチングから第2のウェハを保護する。
さらに、ヘテロ構造がアニールされた後に、
−第1のウェハを薄くするための薄くするステップ、および
−第1のウェハをトリミングするための化学トリミングステップ
のうちの少なくとも1つを実行することができる。
「化学トリミング」という表現は、ここでは少なくとも1つの化学エッチングを実施するトリミング操作を意味すると理解される。
本発明はさらに、第1のウェハを第2のウェハに接合するステップを含むヘテロ構造を製作する第2の方法であって、接合ステップの前に、上述の実施形態の1つに定義されたアニール方法により、第2のウェハをアニールするステップをさらに含むことを特徴とする方法に関する。
このヘテロ構造を製作する方法は、第2のウェハの表面上に酸化物層が形成されることを可能にし、この層は第2のウェハを化学エッチングから有効に保護する。
第2の方法はさらに、接合ステップの前に、第1のウェハ内に少なくとも1つのマイクロ構成要素を形成するステップを含むことができる。
この方法は、第1のウェハが第1および第2のアニーリングステップを受けないので有利である。このようにして、第1のウェハ内に前もって形成された構成要素は、第1および第2のアニーリングステップ時に損傷されない。
ヘテロ構造を製作する第2の方法はさらに、ヘテロ構造の接合界面を安定化または強化するためのアニーリングステップを含むことができる。
この接合界面を安定化または強化するためのアニーリングステップにより、第1および第2のウェハの間の接合を強化することが可能となる。
さらに、この接合界面を安定化または強化するためのアニールの後に、
−第1のウェハを薄くするための薄くするステップ、および
−第1のウェハをトリミングするための化学トリミングステップ
のうちの少なくとも1つを実行することができる。
したがって第2のウェハ上に形成された酸化物層は、特に後続の薄くするステップおよび/または化学トリミングステップ時に実施される化学エッチングからの保護として役立つ。
本発明の他の特徴および利点は、例示的実施形態を示す添付の図面を参照して以下に述べられる説明からより明らかになるであろう。
従来技術から知られている安定化アニール方法の概略図である。 従来技術から知られている安定化アニール方法の概略図である。 従来技術から知られている安定化アニール方法の概略図である。 従来技術から知られている安定化アニール方法の概略図である。 従来技術から知られている安定化アニール方法の概略図である。 従来技術から知られている安定化アニール方法の概略図である。 ヘテロ構造の製作プロセス時に、ヘテロ構造の縁部上に欠けを形成する機構を概略的に示す図である。 ヘテロ構造の製作プロセス時に、ヘテロ構造の縁部上に欠けを形成する機構を概略的に示す図である。 ヘテロ構造の製作プロセス時に、ヘテロ構造の縁部上に欠けを形成する機構を概略的に示す図である。 本発明による、ヘテロ構造を製作する第1の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第1の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第1の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第1の方法を概略的に示す図である。 図3Aから図3Dに示されるヘテロ構造を製作する第1の方法のステップを、フローチャートの形で示す図である。 本発明による、ヘテロ構造を製作する第2の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第2の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第2の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第2の方法を概略的に示す図である。 本発明による、ヘテロ構造を製作する第2の方法を概略的に示す図である。 図5Aから図5Eに示されるヘテロ構造を製作する第2の方法のステップを、フローチャートの形で示す図である。
本発明は一般に、少なくとも1つのウェハを備える構造体に対していくつかのステップにて実行されるアニールに適用可能である。
構造体を構成する1つまたは複数のウェハは、一般に円形の外形を有し様々な直径、特に100mm、200mm、および300mmの直径を有し得る。しかしウェハは任意の形状、たとえば矩形でもよい。
複合構造またはヘテロ構造は、第1のウェハを、第1のウェハに対する支持基板として働く第2のウェハに接合することによって製作される。
上記のように本出願人は、先に構造体が酸化性雰囲気中の標準の安定化アニールを受けた場合に、化学相を実施するトリミングまたは薄くする操作時の化学エッチングなどの化学エッチングを受けた複合構造の縁部上に欠けの出現を認めた。これらの欠けは、特に複合構造の第2のウェハの縁部上に観察された。
これらの欠けについての詳細な検討により、これらの欠陥を形成する機構を実証し、それらの形成を防止する方法を開発することが可能となった。
次に、これらの欠陥を生じる機構について、図2Aから2Cを参照して説明する。
図2Aは、図1Bで述べたものと同様な例示の複合構造、すなわち第1のウェハ201と第2のウェハ202を組み立てることによって形成される複合構造200を示す。
2つのウェハ201と202の少なくとも1つは、接合する前に酸化されていることが好ましい。この酸化は特に、接合が完了した後に、2つのウェハの中間に酸化物層が存在することを可能にする。ここで述べる実施例では、第1のウェハ201は接合する前に、第1のウェハの表面全体の上に酸化物層(諸図には示さず)を形成するように酸化される。
ここで述べる実施例では2つのウェハはシリコンからなり、ウェハは当業者には良く知られている直接接合の技法を用いて組み立てられる。しかし、たとえば陽極接合、金属接合、または接着接合などの他の接合技法を用いることもできる。
留意点として直接接合の原理は、2つの表面間の直接接触に基づいており、すなわち特定の材料(接着剤、ワックス、蝋材など)は用いられないことである。このような操作を実行するためには接合面が十分に平滑であり粒子および汚染がなく、かつ接触が開始されるように面は十分近接して置かれる必要があり、通常は数ナノメートル未満の距離が必要である。この場合には2つの面間の引力は、直接接合すなわち接合されるべき2つの面の原子または分子間のファンデルワールス力によって誘起される接合が発生するのに十分強くなる。
さらに第1のウェハ201は面取りされた縁部、すなわち上部面取り部204と下部面取り部205とを備える縁部を有する。図2Aではウェハは、丸い面取り部を有する。しかしウェハは、斜面など、様々な形の面取り部または縁部丸み付けを有することができる。
図2Bは、第1のウェハ201の側から見た複合構造200を概略的に示す。第1のウェハ201の縁部に示される基準位置「A」は、たとえば平坦部または刻み目に対応する。
複合構造200は、酸化性雰囲気中の標準のアニールを続けるために、ホルダ212(ボートと呼ばれることもある)上に置かれる。アニールはここでは、第1のウェハ201と第2のウェハ202の間の接合を強化し、保護酸化物層を形成することを目的とする安定化アニールである。
この実施例では、ホルダ212は、複合構造200を所定の位置に保持するように構成された4つの保持要素212A、212B、212C、および212Dを備える。保持要素は、複合構造200の縁部(または縁面)と接触し、より具体的には第2のウェハ202の縁部(または縁面)と接触する。保持要素と接触する第2のウェハ202の縁部部分は、それぞれ接触領域213A、213B、213C、および213Dによって参照される(かつまとめて接触領域213として示される)。
複合構造200およびそのホルダ212は、アニールを実行するように設計された炉または他の任意の機器(諸図には示さず)内に置かれる。安定化アニールは複合構造200に対して、たとえば900℃と1200℃の間、典型的には1100℃の温度T1にて2時間実行される。
このアニールは、第1のウェハ201および第2のウェハ202の露出した表面上に酸化物層を形成する。
次に、図1Dおよび1Eを参照して述べたように、第1のウェハ201に対して複合トリミングステップが実行される。ここで述べる例では複合トリミングは、第1の部分的な、砥石車または研削刃を用いた機械トリミングステップと、それに続く第1のウェハをエッチングするためのTMAHエッチング溶液を用いた選択的化学エッチングステップとを含む。
このトリミング操作は、第2のウェハ202を損傷せずに、第1のウェハ201の縁部での余分な部分を除去することを可能にする。2つのウェハの中間の酸化物層(図示せず)が化学エッチングに対するストップ層として働くので、第2のウェハ202を保存することが可能である。したがって化学エッチングは、2つのウェハの間の接合界面にある酸化物層上の第1のウェハ201の周辺部で停止される。
トリミングが完了した後に第1のウェハ201は、所定の厚さe、たとえば約10μmを有する転写層206を形成するように薄くすることができる。
薄くするステップは、砥石車または第1のウェハの材料を機械的に摩滅させる(または研削する)ことができる任意の他の工具を用いて実行される。
図2Cは、安定化アニール、複合トリミング、および薄くするステップが実行された後の構造体200を概略的に示す。
本出願人は、TMAH化学エッチングの後に、第2のウェハ202の縁部上に欠け214A、214B、214C、および214D(まとめて214として参照)の出現を認めた。第2のウェハ202の縁部に沿ったこれらの欠陥の分布は、上述の接触領域213の位置に対応する。
実際、複合構造200の安定化アニール時に酸化物層(本例ではSiO)は、接触領域213以外の複合構造200のすべての露出した表面上に形成される。これは安定化アニール時に、保持要素212Aから212Dが第2のウェハ202の縁部を局所的にマスクし、それにより接触領域が酸化物層に覆われなくなるためである。
このマスク効果に加えて別の影響、すなわち場合によっては接触点での構造体上に酸化物の劣化(ウェハの取り出しまたは他の移動時の剥離、引っかき傷など)が生じ得る。実際、保持要素212は、接合前の第1のウェハ201上(または任意選択で第2のウェハ202上)に形成された予備の酸化物層、および/または安定化アニール時に接触点213の近くに形成される酸化物層を局所的に損傷し得る。
第2のウェハ201の接触領域213は保護酸化物層がないので、これらの領域は薄くするステップおよび/または化学トリミングステップ時のTMAH溶液の化学エッチング作用を直接受ける。そのときに接触領域213の化学エッチングは、欠け214を発生する。それにより欠け214A、214B、214C、および214Dは、第2のウェハ202上でそれぞれ接触領域213A、213B、213C、および213Dの位置に観察されている。酸化物によって保護されない領域が大きいほど、TMAH溶液のエッチングの影響は大きくなる。
第2のウェハ202の縁面上に発生されたこれらの表面欠陥は、すでに上述した理由により有害である。
この目的のために本発明は、いくつかのステップにてアニールを実行し、2つの連続するアニーリングステップの間で支持体上の構造体の位置を変えて、これらの欠けが特に第2のウェハの縁面(または縁部)上に出現するのを防止することを提案する。
次に、本発明によるアニール方法およびヘテロ構造を製作する第1の方法の特定の一実施例について、図3Aから3Dおよび図4を参照して説明する。
図3Aに示されるように、上部面取り部304と下部面取り部305とを有する第1のウェハ301は最初に、やはり面取りされた縁部を有する第2のウェハ302に接合されて、複合構造300を形成する(ステップE1)。
ここで述べる例では、第1および第2のウェハ301および302はシリコンからなる。しかしウェハは他の材料からなるものでもよい。
第1のウェハ301および/または第2のウェハ302はさらに、かつ好ましくは、たとえばBSOI多層構造の製作との関連において、接合の前に酸化物層(諸図には示さず)で覆うことができる。
ここで述べる例では、ウェハは直接接合を用いて組み立てられる。しかし上記のように他のタイプの接合を想定することもできる。
図3Bは、第1のウェハ301の一方の側から見た複合構造300を概略的に示す。第1のウェハ301の縁部に示される基準位置「B」は、たとえば平坦部または刻み目に対応する。
複合構造300は、ホルダ312上に置かれる。したがってこの第1の位置ではホルダ312の4つの保持要素312A、312B、312C、および312Dは、それぞれ第2のウェハ302の接触領域313A、313B、313C、および313D(まとめて接触領域313として示される)と接触する。この実施例では接触領域313は、第2のウェハ302の縁部に沿って分布する。
しかし接触領域は、たとえば第2のウェハ302の裏面上にあると想定することもできる。
次いで複合構造300およびそのホルダ312は、酸化(乾燥または湿式)雰囲気中で複合構造300に対して第1のアニールが実行されるのを可能にする炉または他の任意の機器(諸図には示さず)内に置かれる(ステップE2)。
この実施例では第1のアニールは、1000℃と1200℃の間の温度T2にて実行される。この第1のアニールは、それにより第1のウェハ301と第2のウェハ302の間の接合を強化することが可能となるので、複合構造300に対する安定化アニールとして役立つ。
この第1のアニールはさらに、酸化物層310が複合構造300の外面上、特に第2のウェハ302の外面上に成長することを可能にする。ここで「第2のウェハの外面」という表現は、接合界面以外の第2のウェハの表面全体を意味すると理解される。
この酸化物層の主な目的は、第2のウェハ302の外面を後続の化学エッチングから、特に第1のウェハ301に対する薄くする操作および/または化学トリミング操作時に、保護することである。
BSOI多層構造を製作する方法の場合には、このようにして形成される酸化物層310の厚さは、たとえば約1μmに達し得る。
第1のアニーリングステップE2が完了した後に、複合構造300は炉から取り出される。そのときには酸化物層310は、第2のウェハ302の縁部に沿って分布する接触領域314以外は、複合構造300の外面全体の上に存在する。
第1のウェハの縁部領域も、アニール時にホルダと接触し得ることに留意されたい。この場合は、これらの領域も第1のアニーリングステップE2の後に保護酸化物層をもたない。
図3Cに示されるように、次いでホルダ上の複合構造300は、ホルダ312に対して所定の角度θだけ回転させることによって位置が変えられる(ステップE3)。この回転は手動により、または適当な位置決め装置(たとえばアライナ)を用いて実行される。それにより複合構造300は、第1の位置(図3B)に対して角度θだけ角度的にオフセットされた第2の位置にてホルダ312上に位置決めされる。
回転が実行された後には、第2のウェハ302の接触領域314は、もはや保持要素312と接触しない。
したがって回転角θは、用いられるホルダ312の幾何形状に応じて、より具体的には第2のウェハ302の縁部に沿った保持要素312Aから312Dの配置に応じて選択される。
本発明の特定の一実施例では、回転角θは40°と90°の間である。
ここで述べる実施例では図3Cで、複合構造300は約40°の回転角θだけ回転される。
次いで複合構造300およびホルダ312は、酸化(乾燥または湿式)雰囲気中で第2のアニーリングステップを続けるために、炉(または任意の他の適当な機器)内に戻される(ステップE4)。
この第2のアニールは、たとえば900℃と1200℃の間の温度T3にて実行される。
この第2のアニーリングステップE4は、第2のウェハ302のもとの(酸化されていない)接触領域314上に酸化物層が成長することを可能にする。このような酸化は、ホルダ312の保持要素はもはや接触領域314を酸化性雰囲気から保護しないので可能となる。
必要に応じてこの第2のアニーリングステップは、第1のアニーリングステップE2の間に支持体312と接触した第1のウェハ301の領域の表面が酸化されることも可能にする。
第1の安定化アニーリングステップ時に成長されたものほど厚く酸化物層を成長させる必要はないことに留意されたい。第2のアニーリングステップE4は、もとの接触領域314上に数百ナノメートルの厚さの層を形成するように構成することができる。
たとえばBSOI多層構造を製作する方法との関連においては、第2のアニーリングステップE4は、温度T3=950℃にて、もとの接触領域314上に厚さが約500nmの酸化物層を形成するように実行することができる。
第2のアニーリングステップE4の後では、そのときには複合構造300の外面全体上、および特に第2のウェハ302の外面全体上(第2のウェハ302の縁部を含む)に酸化物層が存在する。
ここで述べる実施例では、方法は次いで複合トリミング(ステップE5)を続け、次いで第1のウェハの薄くするステップ(ステップE6)を続ける(図3D)。
複合トリミング操作(ステップE5)は、図1Dおよび1Eを参照して説明したように、機械的な第1のトリミングステップと、それに続く化学トリミングステップとを含む。
より具体的には機械トリミングステップは、第1のウェハ301から上側の面取りされた縁部304が除去されることを可能にする。機械トリミングが完了した後には、第1のウェハ201の周辺部に残る環状部分は、もはや酸化物によって保護されなくなる。次いで化学エッチング溶液を用いてこの残る環状部分の化学トリミングを続けることが可能となり、このステップは第1のウェハ301から下側の面取りされた縁部305が除去されることを可能にする。ここで述べる実施例では、第1のウェハのシリコンをエッチングするためにTMAH溶液が用いられる。しかし他の化学エッチング溶液を想定することもでき、これらは特にトリミングされるべき第1のウェハの組成に応じて選択される。いくつかの場合には、当業者には良く知られているKOH溶液が用いられる。
酸化物層310は、化学トリミングステップ時に実施される化学エッチングから、および複合構造の製作時に(特に第1の薄くされたウェハの露出した表面上のマイクロ構成要素の製作時に)他の技術ステップで実施される化学エッチングから、第2のウェハ302全体を有効に保護する。
トリミング操作が実行された後に第1のウェハ301は、複合構造200と同様にして薄くされる(ステップE6)。それにより所定の厚さを有する転写層306が、第2のウェハ302上に形成され、この厚さは場合によってはたとえば約10μmに達する(図3D)。この厚さは、面取りされた縁部から離れた、第1のウェハの上側と下側の間で測定される。
次に図5Aから5Eおよび図6を参照して、本発明によるアニール方法およびヘテロ構造を製作する第2の方法の別の実施例について説明する。
図5Aは、第1のウェハ501および第2のウェハ502を示す。第1のウェハ501は、第1のウェハ501の一方の側にマイクロ構成要素503をさらに備える点で、図3Aで述べた第1のウェハ301と異なる。加えて第1のウェハ501は、好ましくは、たとえば酸化シリコンまたは窒化シリコンの埋め込み層、あるいはこれらの材料の多層積層体に対応する、埋め込み絶縁層(諸図には示さず)を備えるSOIウェハである。
第2のウェハは、第2のウェハの一方の側の縁部上に基準位置「C」を備える。
「マイクロ構成要素」という表現は、ここでは第1のウェハのものとは異なる材料を用いて作られる任意の要素を意味すると理解される。これらのマイクロ構成要素は特に、電子構成要素または複数の電子マイクロ構成要素の全体または一部を形成する要素に対応する。これらはたとえば、能動または受動構成要素、簡単なコンタクトまたは相互接続部、さらには簡単な空洞とすることができる。
第1のウェハは特に、マイクロ構成要素の1つまたは複数の層を最終支持基板上に転写する必要がある3次元集積化の場合、さらにはたとえば裏面照射型撮像素子の製作での回路の転写の場合にマイクロ構成要素を備えることができる。もちろんこのようなマイクロ構成要素が存在するときは、これらは本発明による酸化熱処理に耐えることができなければならない。たとえば空洞がそのような場合である。
この第2の実施形態では本発明の方法によるアニールは、第2のウェハ502に対してのみ実行される。
したがってステップE11、E12、およびE13は、第2のウェハ502のみが第1のアニールと、それに続く回転および第2のアニールを受けるという点で、それぞれステップE2、E3、およびE4と異なる。
より正確には、第2のウェハ502はホルダ上に置かれ(図5B)、上述のステップE2と同様にして第2のウェハ502に対して酸化性雰囲気中で第1のアニーリングステップE11が実行される。この第1のアニールは、温度T4にて実行される。
図5Cに示すように、次いで第2のウェハ502は、上述のステップE3と同様にして、そのホルダに対して角度θだけ回転される(ステップE12)。
回転が実行された後に、上述のステップE4と同様にして、酸化性雰囲気中で第2のウェハ502に対して第2のアニーリングステップE13が実行される。この第2のアニールは、温度T5にて実行される。
ステップE11からE13の後には、第2のウェハ502の表面全体の上に保護酸化物層510が存在する。この酸化物層は特に、第1のアニーリングステップE11の間にホルダと接触した第2のウェハ502の領域を覆う(図5D)。
次に第1のウェハ501は、第2のウェハ502に接合され(ステップE14)、それによりマイクロ構成要素503は、2つのウェハの間の接合界面に位置するようになる(図5E)。ウェハ501には、より適した接触面をもたらすように平滑化層(たとえば平坦化されたSiO)を設けることができる。
ここで述べる実施例では、組立ては直接接合を用いて実行される。しかし上記で説明したように、他の組立て技法を想定することもできる。
第2の実施形態は、第1のウェハ501のマイクロ構成要素503が、本発明の方法の第1および第2のアニールを受けないことを確実にする。これは、これらのアニール時に伴う高温はマイクロ構成要素503を不可逆的に損傷し易いからである。
この第2の実施形態では、したがって第1のウェハ501の外面上には保護酸化物層は存在しない。第1の実施形態はまた、第1のウェハ501と第2のウェハ502の間の接合界面に酸化物層が存在するという点で第2の実施形態と異なる。
接合が完了した後に、このようにして形成された複合構造500は、第1のウェハ501と第2のウェハ502の間の接合を強化する目的を有する強化アニールを受ける(ステップE15)。このアニールは、第1および第2のアニーリングステップE11およびE13での温度T4およびT5より低い温度T6にて実行される。温度T6は特に、第1のウェハ501のマイクロ構成要素503を損傷しないように選択される。これは400℃と500℃の間で30分から4時間までのアニールとすることができる。
ここで述べる実施例では、次いで薄くするステップ(ステップE16)が実行され、このステップは始めに機械的(研削)ステップと、それに続くウェハ501の埋め込み絶縁層に対して選択的な化学処理とを含む。次いで第1のウェハ501をトリミングするための任意選択のトリミングステップ(E17)を実行することができる。
酸化物層510は、第2のウェハ502の表面全体が、特に薄くするステップおよび任意選択でトリミングステップ時に実施される化学エッチングから有効に保護されることを可能にする。
さらにいくつかの場合には、第1のアニール時にホルダと接触した第2のウェハおよび/または構造体のすべての領域が酸化されることを可能にするように、複合構造の位置を変える(回転する)2つ以上のステップを実行することが必要となり得る。このような場合となり得るのは、たとえば接触領域が第2のウェハおよび/または構造体の縁部のかなりの部分に相当するときである。
本発明のアニール方法の別の実施例によれば、ステップE2(またはE11)に適合する第1のアニーリングステップが直ちに実行される。
次にN回(Nは2以上の整数)の回転ステップが実行され、各回転ステップには第2のアニーリングステップE4(またはE13)と同様なアニーリングステップが続く。それぞれの第2のアニーリングステップは、まだ酸化されていない接触領域の少なくとも一部上に酸化物層を成長させるように構成される。
また本発明のアニール方法の位置を変えるステップは、たとえば並進運動など、ホルダに対して他の方向に構造体の位置を変えることを含むことも考えられ、これは場合によっては回転運動と組み合わされる。

Claims (9)

  1. 少なくとも1つのウェハを備える構造体をアニールする方法であって、前記構造体の露出した表面の少なくとも一部上に酸化物層を形成するように酸化性雰囲気中で前記構造体をアニールする第1のステップであり、前記構造体は第1の位置にてホルダと接触する、ステップ
    を含む方法において、
    前記第1の位置における前記構造体と前記ホルダの間の1つまたは複数の接触領域が露出される第2の位置に、前記ホルダ上の前記構造体の位置を変えるステップと、
    前記酸化された構造体を、前記第2の位置にて酸化性雰囲気中でアニールする第2のアニーリングステップと
    をさらに含むことを特徴とするアニール方法。
  2. 前記位置を変えるステップは、前記ホルダに対して所定の角度だけ前記構造体を回転するステップを含むことを特徴とする請求項1に記載のアニール方法。
  3. 前記位置を変えるステップ時に前記構造体が回転される前記角度は、40°と90°の間であることを特徴とする請求項2に記載のアニール方法。
  4. 第1のウェハを第2のウェハに接合するステップを含むヘテロ構造を製作する方法であって、請求項1から3のいずれか一項に記載のアニール方法により前記ヘテロ構造をアニールするステップをさらに含むことを特徴とするヘテロ構造を製作する方法。
  5. 前記アニールの後に、
    前記第1のウェハを薄くするための薄くするステップ、および
    前記第1のウェハをトリミングするための化学トリミングステップ
    のうちの少なくとも1つが実行されることを特徴とする請求項4に記載のヘテロ構造を製作する方法。
  6. 第1のウェハを第2のウェハに接合するステップを含むヘテロ構造を製作する方法であって、前記接合するステップの前に、請求項1から3のいずれか一項に記載のアニール方法により前記第2のウェハをアニールするステップをさらに含むことを特徴とするヘテロ構造を製作する方法。
  7. 前記接合するステップの前に、前記第1のウェハ内に少なくとも1つのマイクロ構成要素を形成するステップをさらに含むことを特徴とする請求項6に記載のヘテロ構造を製作する方法。
  8. 前記ヘテロ構造を安定化するためのアニーリングステップをさらに含むことを特徴とする請求項6または7に記載のヘテロ構造を製作する方法。
  9. 前記安定化アニールの後に、
    前記第1のウェハを薄くするための薄くするステップ、および
    前記第1のウェハをトリミングするための化学トリミングステップ
    のうちの少なくとも1つが実行されることを特徴とする請求項8に記載のヘテロ構造を製作する方法。
JP2011013116A 2010-01-25 2011-01-25 構造体をアニールするためのアニール方法 Pending JP2011155261A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1050469A FR2955697B1 (fr) 2010-01-25 2010-01-25 Procede de recuit d'une structure
FR1050469 2010-01-25

Publications (1)

Publication Number Publication Date
JP2011155261A true JP2011155261A (ja) 2011-08-11

Family

ID=42470651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013116A Pending JP2011155261A (ja) 2010-01-25 2011-01-25 構造体をアニールするためのアニール方法

Country Status (7)

Country Link
US (1) US8158487B2 (ja)
EP (1) EP2348527A1 (ja)
JP (1) JP2011155261A (ja)
KR (1) KR101141159B1 (ja)
CN (1) CN102136448A (ja)
FR (1) FR2955697B1 (ja)
SG (1) SG173261A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
CN104124400A (zh) 2013-04-26 2014-10-29 上海和辉光电有限公司 退火装置及退火方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
FR3076073B1 (fr) * 2017-12-22 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de detourage de plaque
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN111564368A (zh) * 2020-05-20 2020-08-21 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
CN115579374B (zh) * 2022-12-12 2023-04-07 合肥新晶集成电路有限公司 背照式图像传感器的制备方法及背照式图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291165A (ja) * 1992-04-07 1993-11-05 Sony Corp 基板熱処理方法
JP2001352048A (ja) * 2000-06-08 2001-12-21 Mitsubishi Materials Silicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008091935A (ja) * 2007-11-02 2008-04-17 Seiko Instruments Inc 集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Soiウェーハの製造方法
US6270307B1 (en) * 1999-01-25 2001-08-07 Chartered Semiconductor Manufacturing Company Method for aligning wafers in a cassette
JP2003163335A (ja) * 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2007194582A (ja) * 2005-12-20 2007-08-02 Tokyo Electron Ltd 高誘電体薄膜の改質方法及び半導体装置
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Sumco シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
KR100857386B1 (ko) * 2006-12-29 2008-09-05 주식회사 실트론 에스오아이 웨이퍼에 대한 열처리 방법
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Simoxウェーハ製造方法およびsimoxウェーハ
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
JP4665960B2 (ja) * 2007-12-06 2011-04-06 セイコーエプソン株式会社 生体試料反応用チップ、生体試料反応装置、および生体試料反応方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN100585805C (zh) * 2008-10-10 2010-01-27 上海新傲科技有限公司 绝缘体上的硅衬底的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291165A (ja) * 1992-04-07 1993-11-05 Sony Corp 基板熱処理方法
JP2001352048A (ja) * 2000-06-08 2001-12-21 Mitsubishi Materials Silicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008091935A (ja) * 2007-11-02 2008-04-17 Seiko Instruments Inc 集積回路

Also Published As

Publication number Publication date
KR20110087204A (ko) 2011-08-02
US8158487B2 (en) 2012-04-17
US20110183495A1 (en) 2011-07-28
CN102136448A (zh) 2011-07-27
SG173261A1 (en) 2011-08-29
FR2955697B1 (fr) 2012-09-28
FR2955697A1 (fr) 2011-07-29
KR101141159B1 (ko) 2012-05-02
EP2348527A1 (fr) 2011-07-27

Similar Documents

Publication Publication Date Title
JP2011155261A (ja) 構造体をアニールするためのアニール方法
JP5319764B2 (ja) 漸進トリミング法
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
KR101185426B1 (ko) 복합 트리밍 방법
JP4879749B2 (ja) 半導体材料の中から選択された材料製の層から形成された多層ウェハの表面処理
JP5122731B2 (ja) 貼り合わせウェーハの製造方法
US20030077878A1 (en) Method for dicing a semiconductor wafer
JP2008078430A (ja) 電子部品の製造方法
KR101162734B1 (ko) 층을 본딩하고 전이하는 공정
JP2007214256A (ja) Soiウェーハ
US20130075365A1 (en) Method for building a substrate holder
TWI354325B (ja)
US7790569B2 (en) Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers
US9321636B2 (en) Method for producing a substrate holder
TWI773852B (zh) 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用
TW201207924A (en) Trimming thinning
JP2005032882A (ja) 半導体接合ウエーハの製造方法
TW201935519A (zh) 可分離結構及應用所述結構之分離方法
JP2006253595A (ja) 貼り合わせウエーハの製造方法
JP2014067937A (ja) マイクロ構造体加工用基板
JP2013065760A (ja) サポート基板、サポート基板の製造方法、半導体基板の加工方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130709