JP5363974B2 - 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 - Google Patents

改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 Download PDF

Info

Publication number
JP5363974B2
JP5363974B2 JP2009506523A JP2009506523A JP5363974B2 JP 5363974 B2 JP5363974 B2 JP 5363974B2 JP 2009506523 A JP2009506523 A JP 2009506523A JP 2009506523 A JP2009506523 A JP 2009506523A JP 5363974 B2 JP5363974 B2 JP 5363974B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
glass substrate
donor semiconductor
solution
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009506523A
Other languages
English (en)
Other versions
JP2009534837A (ja
Inventor
フオン，ジアンウェイ
ピー ガドカリー，キショー
エフ マーク，ジョーゼフ
ジェイ ムーア，マイケル
エイ ストッカー，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2009534837A publication Critical patent/JP2009534837A/ja
Application granted granted Critical
Publication of JP5363974B2 publication Critical patent/JP5363974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、改良された薄膜化プロセスを用いた絶縁体上半導体（ＳＯＩ）構造の製造に関する。
これまで、絶縁体上半導体構造において最も一般的に用いられている半導体材料はシリコンである。このような構造は、文献ではシリコン・オン・インシュレータ構造と称され、「ＳＯＩ」という略称が用いられている。ＳＯＩ技術は、高性能薄膜トランジスタ、太陽電池、および、例えばアクティブ・マトリックス・ディスプレイ等といったディスプレイ用に、ますます重要になっている。ＳＯＩ構造は、絶縁材料上に、実質的に単結晶のシリコンの薄層（一般的に厚さは０．１〜０．３マイクロメートルであるが、５マイクロメートルもの厚さを有する場合もある）を含み得る。
説明を容易にするために、以下の議論は時にＳＯＩ構造に関して行う。本発明の説明を容易にするために、特定のタイプのＳＯＩ構造を参照が、これは本発明の範囲の限定を意図するものではなく、そのように解釈されるべきではない。本願明細書では、ＳＯＩという略称を、シリコン・オン・インシュレータ構造を含むがそれに限定されない絶縁体上半導体構造全般を指して用いる。同様に、ＳｉＯＧという略称を、ガラス上シリコン構造を含むがそれに限定されないガラス上半導体構造全般を指して用いる。ＳｉＯＧという用語は、ガラスセラミック上シリコン構造を含むがそれに限定されないガラスセラミック上半導体構造も含むことが意図される。ＳＯＩという略称はＳｉＯＧ構造を包含するものである。
ＳＯＩ構造のウェハを得るための様々な方法には、格子整合された基板上にシリコン（Ｓｉ）をエピタキシャル成長させることが含まれる。別のプロセスとしては、単結晶シリコンウェハを、ＳｉＯ２酸化物層を成長させた別のシリコンウェハに結合させ、それに続いて、上のウェハを、例えば０．０５〜０．３マイクロメートルの単結晶シリコン層になるまで研磨またはエッチングすることが含まれる。更に別の方法はイオン注入法を含む。この方法では、水素イオンまたは酸素イオンが注入され、酸素イオン注入の場合には、上にＳｉを有する埋め込み酸化物層がシリコンウェハに形成され、水素イオン注入の場合には、酸化物層を有する別のＳｉウェハに結合される薄いＳｉ層が分離（剥離）される。
前者の２つの方法では、コスト並びに／または結合強度および耐久性に関して満足できる構造体は得られていない。水素イオン注入を含む後者の方法は幾分注目されており、必要な注入エネルギーは酸素イオン注入の５０％未満であり、必要な用量が二桁低いため、前者の方法より有利であると考えられている。
特許文献１には、熱プロセスを用いて基板上に単結晶シリコン膜を得るためのプロセスが開示されている。平面状の表面を有するシリコンウェハに、以下の工程を施す。（i）シリコンウェハの表面へのイオン衝撃による注入により、シリコンウェハの下部領域を画成するガスマイクロバブルの層と、シリコン薄膜を構成する上部領域とを生成し、（ii）シリコンウェハの平面状の表面を、（絶縁性酸化物材料等といった）剛性材料の層と接触させ、（iii）シリコンウェハおよび絶縁材料のアセンブリに、イオン衝撃が行われた温度より高い温度で第３段階の熱処理を施す。第３段階で用いられる温度は、シリコン薄膜と絶縁材料とを結合させ、マイクロバブルに圧力効果を生じ、シリコン薄膜とシリコンウェハの残りの部分とを分離させるのに十分なものである。（このプロセスは、高温工程のため、より低コストのガラス基板やガラスセラミック基板には向かない。）
特許文献２には、ＳｉＯＧ構造体を製造するプロセスが開示されている。このプロセスの工程は以下を含む。（i）シリコンウェハの表面を水素イオン注入にさらして結合面を生成し、（ii）ウェハの結合面をガラス基板と接触させ、（iii）ウェハおよびガラス基板に圧力、温度および電圧を加えて両者間の結合を促し、（iv）構造体を常温まで冷却し、シリコンウェハからのガラス基板およびシリコン薄層の分離を促す。
剥離直後に得られるＳＯＩ構造体は、過剰な表面粗さ（例えば、約１０ｎｍ以上）、過剰なシリコン層厚（それでも層は「薄層」と見なされるものであるが）、および、シリコン層の注入損傷（例えば、アモルファス化されたシリコン層の形成に起因）を示すことがあり得る。シリコン材料ウェハからシリコン薄膜を剥離した後に、化学機械研磨（ＣＭＰ）を用いてＳＯＩ構造体を更に処理することが示唆されている。しかし、ＣＭＰ処理では、研磨中に材料がシリコン薄膜の表面にわたって均一に除去されず、都合が悪い。半導体膜の一般的な表面の不均一性（標準偏差／平均除去厚）は、３〜５％の範囲である。シリコン膜厚の除去量が多くなるほど、膜厚のばらつきが悪化する。
一部のガラス上シリコンの適用例では、所望のシリコン膜厚を得るために約３００〜４００ｎｍもの材料の除去が必要となる場合があるので、上述のＣＭＰ処理の短所が特に問題となる。例えば、薄膜トランジスタ（ＴＦＴ）製造プロセスでは、１００ｎｍ台またはそれ以下のシリコン膜厚が所望され得る。更に、ＴＦＴ構造では、表面粗さが低いことも所望され得る。
ＣＭＰ処理に伴う別の問題は、矩形のＳＯＩ構造体（例えば、鋭い角部を有するもの）を研磨した場合に、特に悪い結果を示すことである。実際、上述の表面不均一性は、ＳＯＩ構造体の中心部よりも角部で大きくなる。更に、大型のＳＯＩ構造体（例えば太陽光発電用途）を意図する場合に、得られる矩形のＳＯＩ構造体は、一般的なＣＭＰ装置（通常、３００ｍｍの標準的なウェハサイズに合わせて設計されている）には大きすぎる。ＳＯＩ構造体の商業的な用途では、コストも重要である。しかし、ＣＭＰ処理は、時間的にも金銭的にもコストがかかる。大きなＳＯＩ構造体のサイズに対応するために、従来のものではないＣＭＰ装置が必要な場合には、コスト問題はかなり悪化し得る。
米国特許第５，３７４，５６４号明細書 米国特許出願公開第２００４／０２２９４４４号明細書
本発明は、改良された薄膜化プロセスを用いた、ガラス上半導体構造体を形成する方法の提供を課題とする。
本発明の１つ以上の実施形態によれば、ガラス上半導体構造体を形成する方法および装置は、ドナー半導体ウェハの注入面にイオン注入プロセスを施してドナー半導体ウェハの剥離層を生成する工程と、電解を用いて、剥離層の注入面をガラス基板に結合させる工程と、ドナー半導体ウェハから剥離層を分離することにより、少なくとも１つの劈開面を露出する工程と、少なくとも１つの劈開面に、ウェットエッチングプロセスを施す工程とを含む。
ウェットエッチングプロセスは、ウェットエッチングプロセスの前または後に水素アニールプロセスを用いずに、約２０〜１００℃の温度で実行され得る。ウェットエッチングプロセスは、約２０〜６０℃（例えば、２５℃）の温度で実行され得る。
少なくとも１つの劈開面は、ドナー半導体ウェハの第１の劈開面および剥離層の第２の劈開面を含み得る。ウェットエッチングの工程は、剥離層の第２の劈開面および／またはドナー半導体ウェハの第１の劈開面に対して施され得る。
ウェットエッチングプロセスは、少なくとも１つの劈開面を、酸性溶液および塩基性溶液の一方または両方にさらすことを含み得る。一例として、酸性溶液は、フッ化水素酸、硝酸、および酢酸の少なくとも１つを含み得る。塩基性溶液が用いられる場合には、溶液は、ＫＯＨ、ＮＨ４ＯＨ、テトラメチル水酸化アンモニウム（ＴＭＡＨ）の１つ以上を含み得る。代わりにまたは更に、溶液は、例えば、イソプロピルアルコール、過酸化水素、またはオゾン処理された脱イオン水等といった添加剤を含み得る。
エッチングプロセスでは、少なくとも１つの劈開面が、エッチング液を含有する溶液の攪拌にさらされ得る。例えば、攪拌は、溶液を掻き混ぜること、溶液の磁気攪拌、溶液内での超音波伝搬、溶液内でのメガソニック波伝搬、および溶液の噴射塗布の少なくとも１つを含み得る。
尚、ドナー半導体ウェハは、実質的に単結晶のドナー半導体ウェハを含む構造体の一部であり得、必要に応じて、ドナー半導体ウェハ上に配設されたエピタキシャル半導体層を含む。従って、剥離された層（例えば、ガラス基板に結合され、ドナー半導体構造体から分離された層）は、実質的に単結晶のドナー半導体ウェハ材料から形成され得る。或いは、剥離された層は、実質的にエピタキシャル半導体層から形成され得る（これは単結晶のドナー半導体ウェハ材料も幾分含み得る）。
剥離層が実質的に単結晶のドナー半導体ウェハ材料から形成されたものであるかまたは実質的にエピタキシャル半導体層から形成されたものであるかに関わらず、剥離層には上述のウェットエッチングプロセスが施され得る。
それに加えてまたはその代わりに、プロセスは、剥離層のエッチング面および／またはドナー半導体ウェハ（即ち構造体）のエッチング面に、研磨を施す工程を更に含み得る。研磨工程においては、シリカ系のスラリーまたは半導体業界で公知の類似の材料を用いて、エッチング面が研磨され得る。研磨圧力は約１〜１００ｐｓｉ（約６．９ｋＰａ〜６９０ｋＰａ）であり得、研磨プラテン速度は約２５〜１０００ｒｐｍであり得る。この研磨プロセスは、当該技術分野で公知の決定論的研磨（deterministic polishing）技術であり得る。
１つ以上の実施形態において、結合させる工程は、ガラス基板およびドナー半導体ウェハの少なくとも一方を加熱すること、ガラス基板を、剥離層を介してドナー半導体ウェハと直接または間接的に接触させること、およびガラス基板およびドナー半導体ウェハに電位を印加して結合を生じさせることを含み得る。ガラス基板および半導体ウェハの温度は、ガラス基板のひずみ点から約１５０℃以内で上昇され得る。ガラス基板および半導体ウェハの温度は、それぞれ異なるレベルに上昇され得る。ガラス基板および半導体ウェハの電位は約１００〜２０００ボルトであり得る。結合されたガラス基板、剥離層、およびドナー半導体ウェハを冷却することにより、実質的に剥離層を裂けさせるような応力が生じ得る。
他の態様、特徴、長所等は、添付の図面と共に本願明細書における発明の説明を読めば、当業者にとって自明である。
本発明の様々な態様を示す目的で、現時点で好ましい形態を図面に示すが、本発明は、図示されている正確な構成および手段に限定されないことを理解されたい。
図面（同一参照番号は同一要素を示す）を参照すると、図１には、本発明の１つ以上の実施形態によるＳｉＯＧ構造体１００が示されている。ＳｉＯＧ構造体１００は、ガラス基板１０２と、半導体層１０４とを含み得る。ＳｉＯＧ構造体１００には、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイや液晶ディスプレイ（ＬＣＤ）を含むディスプレイ用途、集積回路、太陽光発電装置等のための薄膜トランジスタ（ＴＦＴ）の製造と関連した、適切な用途がある。
層１０４の半導体材料は、実質的に単結晶の材料の形態であり得る。層１０４を記述する際に用いる「実質的に」という用語は、半導体材料は通常、例えば、格子欠陥や僅かな結晶粒界等といった、固有のまたはわざと付加された、少なくとも幾分の内部欠陥または表面欠陥を含むという事実を考慮したものである。「実質的に」という用語は、特定のドーパントが半導体材料の結晶構造を歪め得るかまたは別様で影響し得るという事実も反映している。
議論のために、半導体層１０４はシリコンで形成されると仮定する。しかし、半導体材料は、シリコン系の半導体、または、例えばＩＩＩ−Ｖ族、ＩＩ−ＩＶ族、ＩＩ−ＩＶ−Ｖ族等の半導体等といった他の任意のタイプの半導体であり得ることを理解されたい。これらの材料の例としては、シリコン（Ｓｉ）、ゲルマニウム添加シリコン（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、ＧａＰおよびＩｎＰが含まれる。
ガラス基板１０２は、酸化物ガラスまたは酸化物ガラスセラミックから形成され得る。必須ではないが、本願明細書に記載する実施形態は、約１，０００℃未満のひずみ点を示す酸化物ガラスまたはガラスセラミックを含み得る。従来のガラス製造技術と同様に、ひずみ点とは、ガラスまたはガラスセラミックが１０１４．６ポアズ（１０１３．６Ｐａ．ｓ）の粘度を有する温度である。酸化物ガラスや酸化物ガラスセラミックのように、ガラスは製造が簡単であるという長所を有し得るので、より広範に入手可能であり且つ安価である。
一例として、ガラス基板１０２は、例えば、コーニング・インコーポレイテッド・ガラス組成物番号１７３７やコーニング・インコーポレイテッド・ガラス組成物番号ＥＡＧＬＥ２０００（商標）で作られた基板等といった、アルカリ土類イオンを含有するガラス基板から形成され得る。これらのガラス材料は、例えば、液晶ディスプレイの製造等といった特定の用途を有する。
ガラス基板は、約０．１ｍｍ〜約１０ｍｍの範囲内（例えば、約０．５ｍｍ〜約３ｍｍ等）の厚さを有し得る。一部のＳＯＩ構造体では、例えば、シリコン／二酸化シリコン／シリコン構成を有する標準的なＳＯＩ構造体が高周波数で動作する際に生じる寄生容量効果を回避するために、絶縁層は約１マイクロメートル以上の厚さを有することが望ましい。かつては、このような厚さを達成するのは困難であった。本発明によれば、約１マイクロメートルより厚い絶縁層を有するＳＯＩ構造体は、単に約１マイクロメートル以上の厚さを有するガラス基板１０２を用いれば、容易に達成できる。ガラス基板１０２の厚さの下限は約１マイクロメートルであり得る。
一般的に、ガラス基板１０２は、結合処理工程およびそれに続いてＳｉＯＧ構造体１００に行われる処理を通して半導体層１０４を支持するのに十分な厚さを有するべきである。ガラス基板１０２の厚さには理論上の上限はないが、ガラス基板１０２の厚さが大きいほど、ＳｉＯＧ構造体１００を形成する際のプロセス工程の少なくとも一部の遂行が困難になるので、支持機能に必要な厚さまたは最終的なＳｉＯＧ構造体１００に所望される厚さを超える厚さは不利な場合がある。
酸化物ガラスまたは酸化物ガラスセラミック基板１０２は、シリカ系であり得る。従って、酸化物ガラスまたは酸化物ガラスセラミックにおけるＳｉＯ２のモル百分率は、３０モル％を超えてもよく、４０モル％を超えてもよい。ガラスセラミックの場合には、結晶相はムライト、コージエライト、灰長石、スピネル、またはガラスセラミックの技術分野で公知の他の結晶相であり得る。本発明の１つ以上の実施形態を実施する際には、非シリカ系のガラスおよびガラスセラミックも用いられ得るが、一般的には、よりコストが高いことおよび／または性能特性が劣ることから不利である。同様に、例えば、シリコン系ではない半導体材料を用いるＳＯＩ構造体の一部の用途では、酸化物系ではないガラス基板、例えば非酸化物ガラスが望ましい場合があるが、一般的には、よりコストが高いことから不利である。後でより詳細に論じるように、１つ以上の実施形態では、ガラスまたはガラスセラミック基板１０２は、そこに結合される層１０４の１つ以上の半導体材料（例えば、シリコン、ゲルマニウム等）の熱膨張係数（ＣＴＥ）に一致するよう設計される。ＣＴＥの一致により、付着プロセスの加熱サイクル中に望ましい機械的特性が確保される。
例えば、ディスプレイ用途等の特定の用途では、ガラスまたはガラスセラミック１０２は可視波長、近紫外線波長および／または赤外線波長範囲において透明であり得る（例えば、ガラスまたはガラスセラミック１０２は、３５０ｎｍ〜２マイクロメートルの波長範囲において透明であり得る）。
ガラス基板１０２は、単一のガラスまたはガラスセラミック層で構成され得るが、所望であれば積層構造を用いることも可能である。積層構造を用いる場合には、本願明細書で単一のガラスまたはガラスセラミックから成るガラス基板１０２について述べる特性は、積層構造のうち半導体層１０４に最も近い層が有し得る。半導体層１０４から遠い層もこれらの特性を有してもよいが、それらの層は半導体層１０４と直接相互作用しないので、緩和された特性を有してもよい。後者の場合には、ガラス基板１０２は、ガラス基板１０２について特定された特性がもはや満たされないところで、終端しているものと見なされる。
次に、図２〜図６を参照する。図２には、図１（および／または本願明細書で開示される他の実施形態）のＳｉＯＧ構造体１００を製造するために実行され得るプロセス工程が示されており、図３〜図６には、図２のプロセスを実行する際に形成され得る中間構造体が示されている。まず図２および図３を参照すると、処理２０２において、例えば、研磨、クリーニング等によって、ガラスまたはガラスセラミック基板１０２への結合に適した比較的平坦且つ均一な注入面１２１が生成されるように、ドナー半導体ウェハ１２０の注入面１２１が用意される。議論のために、半導体ウェハ１２０は、実質的に単結晶のＳｉウェハであり得るが、上述したように、他の任意の適切な半導体用導体材料を用いてもよい。
処理２０４において、注入面１２１に、１つ以上のイオン注入プロセスを施し、ドナー半導体ウェハ１２０の注入面１２１の下に弱くなった領域を生じさせることにより、剥離層１２２が生成される。本発明の実施形態は、剥離層１２２を形成するためのいかなる特定の方法にも限定されないが、１つの適切な方法としては、少なくともドナー半導体ウェハ１２０における剥離層１２２の生成を開始させるために、ドナー半導体ウェハ１２０の注入面１２１に水素イオン注入プロセスが施され得る。注入エネルギーは、剥離層１２２の一般的な厚さ（例えば約３００〜５００ｎｍ等）を達成するために従来の技術を用いて調整され得る。一例として、水素イオン注入が用いられ得るが、例えば、ホウ素＋水素、ヘリウム＋水素、または剥離に関する文献で公知の他のイオン等といった、他のイオンやそれらの複合体も用いられ得る。ここでも、剥離層１２２の形成に適した他の任意の公知のまたは今後開発される技術が、本発明の精神および範囲から逸脱することなく用いられ得る。
処理２０６において、ドナー半導体ウェハ１２０は、例えば、注入面１２１の水素イオン濃度を低減するよう処理され得る。例えば、ドナー半導体ウェハ１２０は洗浄およびクリーニングされてもよく、剥離層１２２の注入ドナー面１２１には軽い酸化処理が施され得る。軽い酸化処理には、酸素プラズマ中での処理、オゾン処理、過酸化水素を用いた処理、過酸化水素およびアンモニアを用いた処理、過酸化水素および酸を用いた処理、または、これらの処理の組合せが含まれ得る。これらの処理において、水素終端した表面の基が酸化して水酸基になり、これによってシリコンウェハの表面が親水性になることも期待される。この処理は、酸素プラズマについては室温で、アンモニアまたは酸を用いた処理については２５〜１５０℃の温度で実行され得る。
図２および図４を参照すると、処理２０８において、ガラス基板１０２は、電解プロセスを用いて剥離層１２２に結合され得る。適切な電解結合プロセスは、米国特許出願公開第２００４／０２２９４４４号明細書に記載されており、その全開示をここに参照することにより本願明細書に組み込む。以下で、このプロセスの各部を論じる。結合プロセスでは、ガラス基板１０２（およびまだであれば剥離層１２２）の適切な表面クリーニングが実行され得る。その後、中間構造体を直接または間接的に接触させることにより、図４に模式的に示されている構成が達成される。接触の前または後に、ドナー半導体ウェハ１２０、剥離層１２２およびガラス基板１０２を有する構造体は、格差のある温度勾配で加熱される。ガラス基板１０２は、ドナー半導体ウェハ１２０および剥離層１２２より高い温度で加熱され得る。一例として、ガラス基板１０２とドナー半導体ウェハ１２０（および剥離層１２２）との温度差は少なくとも１℃であるが、この差は、約１００〜約１５０℃の高いものであってもよい。この温度格差は、ドナー半導体ウェハ１２０の熱膨張係数（ＣＴＥ）と一致させた（例えば、シリコンのＣＴＥに一致させた）熱膨張係数を有するガラスについては、熱応力によって、後で半導体ウェハ１２０から剥離層１２２を分離するのが容易になるので、望ましい。
ガラス基板１０２とドナー半導体ウェハ１２０との間の温度格差が安定したら、中間アセンブリに機械的圧力が加えられる。この圧力の範囲は約１〜約５０ｐｓｉ（約６．９ｋＰａ〜３４５ｋＰａ）であり得る。より高い圧力、例えば１００ｐｓｉ（約６９０ｋＰａ）を超える圧力を加えると、ガラス基板１０２が破損し得る。
ガラス基板１０２およびドナー半導体ウェハ１２０は、ガラス基板１０２のひずみ点の約＋／−１５０℃以内の温度にされ得る。
次に、中間アセンブリに電圧が印加され、この時、例えば、ドナー半導体ウェハ１２０は正の電極に配置され、ガラス基板１０２は負の電極に配置される。電位の印加により、ガラス基板１０２中のアルカリイオンまたはアルカリ土類イオンが半導体／ガラス界面から離れてガラス基板１０２中へと移動する。これにより、次の２つの機能が達成される。（i）アルカリイオンまたはアルカリ土類イオンのない界面が生じる。（ii）ガラス基板１０２の反応性が非常に高まり、比較的低温で加熱してもドナー半導体ウェハ１２０が剥離層１２２に強く結合する。
図２および図５を参照すると、処理２１０において、中間アセンブリが上述の条件下に或る時間（例えば、約１時間またはそれ以下）だけ保持された後、電圧が除去され、中間アセンブリは室温まで冷却される。次に、ドナー半導体層１２０の半導体材料で形成された比較的薄い剥離層１２２が結合されたガラス基板１０２を得るために、ドナー半導体ウェハ１２０とガラス基板１０２とが分離される。ドナー半導体ウェハ１２０とガラス基板１０２とがまだ完全に自由になっていない場合には、この分離には何らかの剥離が含まれ得る。分離は、熱応力によって剥離層１２２が裂けることによって達成され得る。その代わりにまたはそれに加えて、分離を容易にするために、例えば、水ジェット切断等といった機械的応力や化学エッチングが用いられ得る。
図５に示されるように、分離後に得られる構造体は、ガラス基板１０２と、そこに結合された半導体材料の剥離層１２２とを含み得る。剥離直後のＳＯＩ構造体の劈開面１２３は、過剰な表面粗さ、過剰なシリコン層厚、およびシリコン層の注入損傷（例えば、アモルファス化されたシリコン層の形成による）を示し得る。幾つかのケースでは、アモルファス化されたシリコン層の厚さは約５０〜１５０ｎｍ程度になり得る。更に、注入エネルギーおよび注入時間によっては、剥離層１２２の厚さは約３００〜５００ｎｍ程度になり得る。議論の目的で、半導体層１０４の最終的な厚さは１マイクロメートル未満（例えば、約１００ｎｍ未満、４０ｎｍ以下等）であるべきであると仮定する。
従って、図２の処理２１２および図６を参照すると、劈開面１２３に後処理が施され、これには、劈開面１２３に比較的低い温度でウェットエッチングプロセスを施すことが含まれ得る。ウェットエッチングプロセスの温度は約２０〜１００℃、または約２０〜６０℃（例えば、２５℃等）であり得る。ウェットエッチングプロセスは、ウェットエッチングプロセスの前または後に水素アニールプロセスを用いずに行われるのが好ましい。
図７を参照すると、ウェットエッチングプロセスは、温度制御され得るエッチング槽１５０内で実行され得る。槽１５０はエッチング溶液１５２を含み得るものであり、その中にＳＯＩ中間構造体が配置される。エッチングプロセスは、半導体層１０４を残して剥離層１２２の部分１２４を除去することを意図したものである。エッチング溶液１５２は、酸性溶液および塩基性溶液の一方を含み得る。一例として、酸性溶液を用いる場合には、エッチング溶液１５２はフッ化水素酸、硝酸、および酢酸の少なくとも１つを含み得る。塩基性溶液を用いる場合には、エッチング溶液１５２はＫＯＨ、ＮＨ４ＯＨ、テトラメチル水酸化アンモニウム（ＴＭＡＨ）等の１つ以上を含み得る。その代わりにまたはそれに加えて、エッチング溶液１５２は、例えば、イソプロピルアルコール、過酸化水素、またはオゾン処理された脱イオン水等といった添加剤を含み得る。
エッチングプロセスは、劈開面１２３を、エッチング溶液１５２の攪拌にさらすことを含み得る。例えば、槽１５０には、攪拌が、例えば、磁気攪拌等によって溶液を攪拌することを含み得るようにする装置が設けられ得る。その代わりにまたはそれに加えて、槽１５０には、攪拌が、溶液１５２中での超音波および／またはメガソニック波伝搬を含み得るようにする装置が設けられ得る。劈開面１２３に対するエッチング溶液１５２の噴射塗布を用いる等といった、他の攪拌技術も用いられ得ることが理解されよう。
エッチングプロセス（およびそれに従った材料１２４の除去および表面粗さ）は、エッチング液の組成、エッチング時間、およびエッチング温度の１つ以上によって制御される。所望の量の材料１２４が除去されたら、エッチングプロセスは終了されてよく、エッチング液は（例えば、すすぎ水または他の中和剤を加える等によって）中和され得る。これにより、ＳｉＯＧ構造体１００の半導体層１０４の比較的滑らかなエッチング面１２３Ａが得られる。
図２の処理２１４および図８を参照すると、このプロセスは、更にまたは代わりに、半導体層１０４のエッチング面１２３Ａに研磨を施すことを含み得る。研磨工程は、エッチング面１２３Ａを研磨面１２３Ｂに至るまで研磨することによって、半導体層１０４から更に材料１２６を除去することを意図したものである。研磨工程は、研磨（またはバフ研磨）装置を用い、シリカ系のスラリーまたは半導体業界で公知の類似の材料を用いて、エッチング面１２３Ａをバフ研磨することを含み得る。研磨圧力は約１〜１００ｐｓｉ（約６．９ｋＰａ〜６９０ｋＰａ）であってもよく、研磨プラテン速度は約２５〜１０００ｒｐｍであってもよい。この研磨プロセスは、当該技術分野で公知の決定論的研磨技術であってもよい。
研磨工程の後、残っている半導体層１０４Ａは、エッチングのみで得られるものよりもかなり薄く且つ／または滑らかになり得る。
次に、上述のＳｉＯＧプロセスを参照し、本発明の別の実施形態を詳細に説明する。例えば、ドナー半導体ウェハ１２０から剥離層１２２を分離した結果、ドナー半導体ウェハ１２０の第１の劈開面と、剥離層１２２の第２の劈開面１２３とが生じ得る。先に論じたように、剥離層１２２に第２の劈開面１２３には、ウェットエッチングプロセスが施され得る。それに加えてまたはその代わりに、ドナー半導体ウェハ１２０の第１の劈開面に（上述の技術の１つ以上を用いて）ウェットエッチングプロセスが施され得る。
本発明の別の実施形態では、ドナー半導体ウェハは、実質的に単結晶のドナー半導体ウェハ１２０と該ドナー半導体ウェハ上に配設されたエピタキシャル半導体層とを含むドナー構造体の一部であり得る。（ＳＯＩに関するエピタキシャル成長による半導体層の詳細は、２００５年６月２３日に出願された同時係属の米国特許出願第１１／１５９，８８９号明細書に見いだされ得る。この特許文献の全開示をここに参照することにより本願明細書に組み込む。）従って、剥離層１２２は、実質的にエピタキシャル半導体層から形成され得る（ウェハ１２０からの単結晶ドナー半導体材料も幾分含み得る）。従って、上述のウェットエッチングプロセスは、エピタキシャル半導体材料および／またはエピタキシャル半導体材料と単結晶半導体材料との組合せから実質的に形成された剥離層の劈開面に施され得る。
本発明の更に別の実施形態では、ドナー半導体ウェハ１２０のエッチング面に、上述の研磨プロセスが施され得る。
実施例１
ＳｉＯＧ構造に対する上述の薄膜化プロセスの適用可能性を示すための実験を行った。厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、３５％ＫＯＨエッチング溶液に浸漬し、約２５℃で４分間のエッチングを行った。磁気攪拌を用いてエッチング溶液を攪拌した。次に、ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。次に、エッチング面の表面粗さを測定したところ、粗さは７．１オングストローム（ＲＭＳ）であった。半導体層の厚さは約４７０ｎｍであり、均一性の偏差はエッチング面の大半において１０ｎｍをかなり下回った。測定した半導体層の厚さを用いて、エッチング速度を計算したところ、７ｎｍ／分であった。
実施例２
厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、２５％ＫＯＨエッチング溶液に浸漬し、約２５℃で４分間のエッチングを行った。超音波攪拌を用いてエッチング溶液を攪拌した。次に、ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。次に、エッチング面の表面粗さを測定したところ、粗さは７．６オングストローム（ＲＭＳ）であった。半導体層の厚さは約３４４ｎｍであり、均一性の偏差は約８ｎｍであった。エッチング速度は３８ｎｍ／分であった。
実施例３
厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、４５％ＫＯＨエッチング溶液に浸漬し、約２５℃で４分間のエッチングを行った。磁気攪拌を用いてエッチング溶液を攪拌した。ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。エッチング面の表面粗さは８．２オングストローム（ＲＭＳ）であった。半導体層の厚さは約４３８ｎｍであり、均一性の偏差は約８ｎｍであった。エッチング速度は１８ｎｍ／分であった。
実施例４
エッチング溶液の超音波攪拌を用いて、実施例３の実験を繰り返した。エッチング面の表面粗さは９．７オングストローム（ＲＭＳ）であった。半導体層の厚さは約４１４ｎｍであり、均一性の偏差は約６ｎｍであった。エッチング速度は２１ｎｍ／分であった。
実施例５
厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、１５％アンモニア（ＮＨ４ＯＨ）エッチング溶液に浸漬し、約２５℃で４分間のエッチングを行った。超音波攪拌を用いてエッチング溶液を攪拌した。次に、ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。エッチング面の表面粗さは９オングストローム（ＲＭＳ）であった。半導体層の厚さは約４７２ｎｍであり、均一性の偏差は約４６ｎｍであった。エッチング速度は６ｎｍ／分であった。
実施例６
厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、ＨＮＯ３（７０重量％）：ＨＦ（４９重量％）：ＣＨ３ＣＯＯＨ（８６重量％）の１５７：１：１０（体積比率）混合液に浸漬し、約２５℃で２分半のエッチングを行った。１ＭＨｚのメガソニック攪拌を用いてエッチング溶液を攪拌した。次に、ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。エッチング面の表面粗さは２〜４オングストローム（ＲＭＳ）であった。半導体層の厚さは約３４９ｎｍであり、均一性の偏差は約１１ｎｍであった。エッチング速度は６４．８ｎｍ／分であった。
実施例７
厚さが５００ｎｍのシリコン剥離層を有するＳｉＯＧ構造体を、オゾン処理されたＨＦ溶液に浸漬し、約２５℃で２０分間のエッチングを行った。Ｏ３濃度を５５〜６０ｐｐｍに保ち、４９重量％ＨＦを脱イオン水で１：１００（体積比率）に希釈した。メガソニック攪拌を用いてエッチング溶液を攪拌した。次に、ＳｉＯＧ構造体をエッチング溶液から取り出し、エッチング作用を止めるために脱イオン水で洗浄した。エッチング面の表面粗さは２〜５オングストローム（ＲＭＳ）であった。半導体層の厚さは約２３２ｎｍであり、均一性の偏差は約２３ｎｍであった。エッチング速度は１１．５ｎｍ／分であった。
実施例８
ＳｉＯＧプロセスで再使用するドナー半導体ウェハを用意するためのウェットエッチングプロセスの適用可能性を示すために、様々な濃度のＫＯＨ溶液および酸性溶液を室温で用いて実験を行った。３つのドナーシリコンウェハを、ビーカー中の２５℃の２５％ＫＯＨ溶液に浸漬し、超音波攪拌を用いて２０分間、４０分間および６０分間のエッチングをそれぞれ行った。次に、ウェハを溶液から取り出し、脱イオン水を用いて直ちに洗浄した。エッチング速度は５０ｎｍ／分であり、表面粗さは６〜８オングストローム（ＲＭＳ）であった。４０分以上のエッチングで、円形の孔隙等といった表面欠陥を除去できる。
実施例９
実施例８の実験を、超音波槽中で２５℃で１０％、３５％および４５％のＫＯＨ濃度を用いて各６分間繰り返し、それから同じ洗浄手順を行った。エッチング後の表面粗さは６〜９オングストローム（ＲＭＳ）の範囲内であった。
実施例１０
１０％、２５％、３５％および４５％の濃度のＫＯＨ溶液に飽和ＩＰＡを添加して、実施例８の実験を繰り返した。超音波攪拌を用いて、これらの溶液にドナーシリコンウェハを６分間浸漬した。前と同様に脱イオン水中でこれらのウェハを洗浄した。エッチング後の表面粗さを測定したところ、全て６〜８オングストローム（ＲＭＳ）の範囲内であった。
本願明細書において、特定の実施形態を参照して本発明を説明したが、これらの実施形態は、単に本発明の原理および適用例を例示するものであることを理解されたい。従って、これらの例示的な実施形態には多くの変形が行われ得るものであり、添付の特許請求の範囲によって定義される本発明の精神および範囲から逸脱することなく、他の構成が考案され得ることを理解されたい。
本発明の１つ以上の実施形態によるＳｉＯＧデバイスの構造を示すブロック図 図１のＳｉＯＧ構造体を製造するために実行され得るプロセス工程を示す流れ図 図２のプロセスを用いて形成される中間構造体示すブロック図 図２のプロセスを用いて形成される中間構造体を示すブロック図 図２のプロセスを用いて形成される中間構造体を示すブロック図 図２のプロセスを用いて形成される最終構造体を示すブロック図 図１のＳｉＯＧを製造するために中間構造体を処理するためのエッチング槽の構造を示すブロック図 別のＳｉＯＧ構造を製造するためにエッチングプロセスと関連して実行され得る別のまたは追加の研磨プロセスを示すブロック図
符号の説明
１００ ＳｉＯＧ構造体
１０２ ガラス基板
１０４ 半導体層
１２０ ドナー半導体ウェハ
１２１ 注入面
１２２ 剥離層
１２３ 劈開面

Claims (9)

  1. ガラス上半導体構造体を形成する方法であって、
    ドナー半導体ウェハの注入面にイオン注入プロセスを施して該ドナー半導体ウェハの剥離層を生成する工程と、
    電解を用いて、前記剥離層の前記注入面をガラス基板に、当該ガラス基板のひずみ点の＋/−１５０℃以内の温度で結合させる工程と、
    前記ドナー半導体ウェハから、前記ガラス基板に結合された前記剥離層を分離することにより、前記ドナー半導体ウェハの第１の劈開面および前記ガラス基板に結合された前記剥離層の第２の劈開面を露出する工程と、
    ウェットエッチングプロセスの前または後に水素アニールプロセスを用いずに、少なくとも前記第２の劈開面に、約２０〜６０℃の温度でウェットエッチングプロセスを施す工程と
    を備えることを特徴とする方法。
  2. 前記ウェットエッチングプロセスが約２５℃の温度で行われること、
    前記ウェットエッチングプロセスが、少なくとも前記第２の劈開面を、酸性溶液および塩基性溶液の一方にさらすことを含むこと、
    前記酸性溶液が、フッ化水素酸、硝酸、および酢酸の少なくとも１つを含むこと、
    前記溶液が水を含むこと、
    前記溶液が塩基性エッチング液を含むこと、
    前記塩基性エッチング液が、ＫＯＨ、ＮＨ４ＯＨ、テトラメチル水酸化アンモニウム（ＴＭＡＨ）から成る群から選択されること、
    前記溶液が添加剤を含むこと、および
    前記添加剤が、イソプロピルアルコール、過酸化水素およびオゾン処理水の１つであること
    の少なくとも１つを特徴とする請求項１記載の方法。
  3. 前記エッチングプロセスにおいて、少なくとも前記第２の劈開面が、エッチング液を含有する溶液の攪拌にさらされること、および
    前記攪拌が、前記溶液を掻き混ぜること、前記溶液の磁気攪拌、前記溶液内での超音波伝搬、前記溶液内でのメガソニック波伝搬、および前記溶液の噴射塗布の少なくとも１つを含むこと
    の少なくとも１つを特徴とする請求項１記載の方法。
  4. 前記結合させる工程が、
    前記ガラス基板および前記ドナー半導体ウェハの少なくとも一方を加熱すること、
    前記ガラス基板を、前記剥離層を介して前記ドナー半導体ウェハと直接または間接的に接触させること、および
    前記ガラス基板および前記ドナー半導体ウェハに電位を印加して前記結合を生じさせること
    を含むことを特徴とする請求項１記載の方法。
  5. 前記ドナー半導体ウェハが、シリコン（Ｓｉ）、ゲルマニウム添加シリコン（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、ＧａＰ、およびＩｎＰから成る群から選択されることを特徴とする請求項１記載の方法。
  6. ガラス上半導体構造体を形成する方法であって、
    電解を用いて、ドナー半導体構造体の表面をガラス基板に、当該ガラス基板のひずみ点の＋/−１５０℃以内の温度で結合させる工程と、
    前記ドナー半導体構造体から、前記ガラス基板に結合された層を剥離によって分離することにより、前記ドナー半導体ウェハの第１の劈開面および前記ガラス基板に結合された前記剥離層の第２の劈開面を露出する工程と、
    ウェットエッチングプロセスの前または後に水素アニールプロセスを用いずに、少なくとも前記第２の劈開面に、約２０〜６０℃の温度でウェットエッチングプロセスを施す工程と
    を備えることを特徴とする方法。
  7. 前記ドナー半導体構造体が実質的に単結晶のドナー半導体ウェハを含み、前記分離された層が、実質的に前記単結晶のドナー半導体ウェハ材料から形成されること、および
    前記ドナー半導体構造体が、ドナー半導体ウェハと、該ドナー半導体ウェハ上に配設されたエピタキシャル半導体層とを含み、前記分離された層が、実質的に前記エピタキシャル半導体層から形成されること
    の少なくとも１つを特徴とする請求項６記載の方法。
  8. 前記第２の劈開面のエッチング面に、研磨を施す工程を更に備えることを特徴とする請求項６記載の方法。
  9. 前記研磨工程において、シリカ系のスラリーを用いて前記エッチング面がバフ研磨されること、
    研磨圧力が約１〜１００ｐｓｉ（約６．９ｋＰａ〜６９０ｋＰａ）であること、
    研磨プラテン速度が約２５〜１０００ｒｐｍであること、および
    前記研磨プロセスが決定論的研磨技術であること
    の少なくとも１つを特徴とする請求項８記載の方法。
JP2009506523A 2006-04-21 2007-04-16 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 Expired - Fee Related JP5363974B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79382206P 2006-04-21 2006-04-21
US60/793,822 2006-04-21
PCT/US2007/009199 WO2007127074A2 (en) 2006-04-21 2007-04-16 Semiconductor on glass insulator made using improved thinning process

Publications (2)

Publication Number Publication Date
JP2009534837A JP2009534837A (ja) 2009-09-24
JP5363974B2 true JP5363974B2 (ja) 2013-12-11

Family

ID=38656091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506523A Expired - Fee Related JP5363974B2 (ja) 2006-04-21 2007-04-16 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体

Country Status (7)

Country Link
US (1) US7790565B2 (ja)
EP (1) EP2020022A4 (ja)
JP (1) JP5363974B2 (ja)
KR (1) KR20090009887A (ja)
CN (1) CN101438395B (ja)
TW (1) TWI338936B (ja)
WO (1) WO2007127074A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409033B2 (ja) * 2008-02-18 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101541940B1 (ko) * 2008-04-01 2015-08-04 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 기판의 제조 방법
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
KR101127574B1 (ko) * 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR101058105B1 (ko) * 2009-04-06 2011-08-24 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
FR2956822A1 (fr) * 2010-02-26 2011-09-02 Soitec Silicon On Insulator Technologies Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche
US20110269295A1 (en) * 2010-04-30 2011-11-03 Hopper Peter J Method of Forming a Semiconductor Wafer that Provides Galvanic Isolation
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
FR2969816B1 (fr) * 2010-12-28 2013-08-23 Soitec Silicon On Insulator Procédé de réduction des irrégularités a la surface d'une couche transférée d'un substrat source a un substrat support a base de verre
WO2012000821A1 (en) * 2010-06-30 2012-01-05 S.O.I.Tec Silicon On Insulator Technologies Method for reducing irregularities at the surface of a layer transferred from a source substrate to a glass-based support substrate
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
EP2589069A2 (en) 2010-06-30 2013-05-08 Corning Incorporated Method for finishing silicon on insulator substrates
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
CN103077889B (zh) * 2013-01-14 2016-04-13 武汉新芯集成电路制造有限公司 一种晶圆背面减薄方法
CN108290775A (zh) * 2015-11-23 2018-07-17 康宁股份有限公司 从玻璃基材去除无机涂层
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
CN111864054B (zh) * 2020-07-07 2021-12-24 中国科学院上海微系统与信息技术研究所 一种异质集成压电单晶薄膜衬底的表面优化方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994694A (en) 1989-08-23 1991-02-19 Tektronix, Inc. Complementary composite PNP transistor
JP3250722B2 (ja) 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JPH1197654A (ja) * 1997-09-17 1999-04-09 Denso Corp 半導体基板の製造方法
US6413874B1 (en) 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6887131B2 (en) 2002-08-27 2005-05-03 Intel Corporation Polishing pad design
JP2004119636A (ja) * 2002-09-25 2004-04-15 Sharp Corp 半導体装置およびその製造方法
EP1507292B1 (en) * 2002-05-20 2012-05-02 Sumco Corporation Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7338888B2 (en) 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
TWI240951B (en) * 2004-05-10 2005-10-01 Mosel Vitelic Inc Method for reclaiming wafer
EP1801859A4 (en) * 2004-09-30 2009-02-11 Shinetsu Handotai Kk SOI WAFER CLEANING METHOD
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process

Also Published As

Publication number Publication date
TW200805584A (en) 2008-01-16
US20070249139A1 (en) 2007-10-25
CN101438395B (zh) 2012-10-17
KR20090009887A (ko) 2009-01-23
JP2009534837A (ja) 2009-09-24
WO2007127074A3 (en) 2007-12-21
EP2020022A2 (en) 2009-02-04
EP2020022A4 (en) 2011-04-27
WO2007127074A2 (en) 2007-11-08
TWI338936B (en) 2011-03-11
CN101438395A (zh) 2009-05-20
US7790565B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
JP5363974B2 (ja) 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP3352340B2 (ja) 半導体基体とその製造方法
US6054363A (en) Method of manufacturing semiconductor article
JP4977999B2 (ja) 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP2007184581A (ja) 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
CA2220600C (en) Method of manufacturing semiconductor article
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP2010535419A (ja) 超薄膜単結晶半導体ｔｆｔとその製造処理
KR20010101881A (ko) 접합 웨이퍼의 제조방법
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
TWI355711B (en) Method of producing simox wafer
KR20180016394A (ko) Soi웨이퍼의 제조방법
JP2004055752A (ja) Ｓｏｉウェーハの製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
TW420827B (en) Fabrication process of SOI substrate
KR100722523B1 (ko) 웨이퍼 표면 식각 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees