CN102903607A - 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 - Google Patents

Abstract

本发明提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。

Description

采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法

技术领域

本发明是关于一种制备绝缘体上硅材料的方法，特别涉及采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法。

背景技术

与体硅器件相比，绝缘体上硅(SOI)器件具有高速、低驱动电压、耐高温、低功耗以及抗辐照等优点，备受人们的关注，在材料和器件的制备方面都得到了快速的发展。SOI材料按其顶层硅薄层的厚度，可分为薄膜SOI(顶层硅通常小于1μm)和厚膜SOI(顶层硅通常大于1μm)两大类。薄膜SOI市场95％的应用集中在8英寸和12英寸，其中绝大多数用户为尖端微电子技术的引导者，如IBM、AMD、Motorola、Intel、UMC、TSMC、OKI等。目前供应商为日本信越(SEH)、法国Soitec、日本SUMCO，其中前两家供应了约90％以上的产品。薄膜SOI市场主要的驱动力来自于高速、低功耗产品，特别是微处理器(CPU)应用。这些产品的技术含量高，附加值大，是整个集成电路的龙头。

很多对SOI的报道均集中在以上这些激动人心的尖端应用上，而实际上SOI早期的应用集中在航空航天和军事领域，现在拓展到功率和灵巧器件以及MEMS应用。特别是在汽车电子、显示、无线通讯等方面发展迅速。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求，使得在可靠性方面的严格要求不得不采用SOI器件。在这些领域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用户包括美国Maxim、ADI、TI(USA)，日本NEC、Toshiba、Panasonic、Denso、TI(Japan)、FUJI、Omron等，欧洲Philips、X-Fab等。这个领域的特点在于SOI器件技术相对比较成熟，技术含量相对较低，器件的利润也相对降低，对SOI材料的价格比较敏感。在这些SOI材料用户里面，很大的应用主要来源于各种应用中的驱动电路：如Maxim的应用于主要为手机接受段的放大器电路；Panasonic、TI、FUJI、Toshiba、NEC等主要应用在显示驱动电路中的扫描驱动电路；DENSO的应用主要在汽车电子、无线射频电路等；Toshiba的应用甚至在空调的电源控制电路中；Omron主要在传感器方面；ADI也主要在高温电路、传感器等；而Phillips的应用则主要是功率器件中的LDMOS，用于消费类电子中如汽车音响、声频、音频放大器等；韩国的Magnchip(Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为LG生产的PDP显示驱动电路等。

目前，SOI材料的制备技术主要有注氧隔离技术(SIMOX)、键合及背面腐蚀技术(BESOI)及其所衍生出来的智能剥离技术(Smart-cut)、外延层转移技术(ELTRAN)等。其中，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，因此受到人们的重视，虽然埋氧层厚度连续可调，但是通过研磨或者腐蚀的办法减薄顶层硅，顶层硅的厚度均匀性很难得到精确控制。如P.B.Mumola等在顶层硅厚度为1±0.3μm键合减薄SOI材料的基础上，采用计算机控制局部等离子减薄的特殊办法，将顶层硅减薄到0.1μm，平整度仅能控制在±0.01μm，这也就限制了键合减薄SOI材料在对顶层硅厚度均匀性要求高等方面的应用。而采用SIMOX技术制备的SOI材料，虽然具有优异的顶层硅厚度均匀性，但由于受到注入剂量和能量的限制，埋氧层最大厚度很难超过400nm，并且SIMOX工艺是利用高温退火，促进氧在硅片内部聚集成核而形成连续埋氧层，但是埋氧层中存在的针孔使其绝缘性能不如热氧化形成的SiO₂，击穿电压仅6MV/cm左右，这些缺点限制了SIMOX材料在厚埋层(大于400nm)方面的应用。Smart-cut技术在键合技术的基础上发展而来，并且其顶层硅的厚度由氢离子的注入能量所决定，其厚度连续可调，因此该技术可以同时满足埋氧层厚度和顶层硅均匀性的要求，但是该技术由于采用氢离子注入剥离器件层，因此生产成本较高。外延层转移技术需要在多孔硅上外延单晶硅层，缺陷控制困难，该技术尚未成熟，并没有应用的报道。

上文提到，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，但是均匀性较难控制。其主要出发点是在重掺杂器件衬底上外延轻掺杂的器件层，键合后研磨减薄，利用HF、HNO₃以及CH₃COOH的混合腐蚀溶液对轻重掺层不同的腐蚀速率去除重掺杂层，实现轻掺杂层的转移，制备出厚膜SOI衬底。常规方法存在的问题在于腐蚀过程中，该腐蚀不易控制，导致制备出的SOI衬底顶层硅均匀性较差。

发明内容

本发明所要解决的技术问题是，提供一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，能够精确控制衬底顶层半导体层的厚度以及均匀性。

为了解决上述问题，本发明提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。

作为可选的技术方案，在支撑衬底的正面和背面均形成绝缘层之前，进一步包括如下步骤：在支撑衬底背面形成保护层；对支撑衬底正面实施减薄，以对支撑衬底的厚度进行修正。

作为可选的技术方案，在采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层之前，进一步采用研磨工艺减薄牺牲层。

作为可选的技术方案，支撑衬底的正面和背面形成绝缘层具有相同的厚度，且由相同的材料构成。

作为可选的技术方案，所述键合的步骤实施完毕后，进一步对键合界面实施退火。

本发明的优点在于，通过注入形成自停止层，器件层的厚度由注入深度决定，该厚度精确可控且厚度均匀，进一步在支撑衬底背面设置绝缘层，可以避免在腐蚀过程中对支撑衬底造成损伤。

附图说明

附图1所示是本发明具体实施方式所述方法的实施步骤流程图。

附图2A至附图2E所示是本发明具体实施方式所述方法的工艺流程图。

具体实施方式

接下来结合附图详细介绍本发明所述一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法的具体实施方式。

附图1所示是本发明具体实施方式所述方法的实施步骤流程图，包括：步骤S10，提供器件衬底和支撑衬底；步骤S11，采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；步骤S12，在支撑衬底的正面和背面均形成绝缘层；步骤S13，以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；步骤S14，采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。

附图2A所示，参考步骤S10，提供器件衬底200和支撑衬底290。上述两衬底可以是轻掺杂也可以是重掺杂Si衬底或者其他半导体衬底，可以是p型也可以是n型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。尤其是支撑衬底290，其选择材料范围更为广泛，甚至于不限于是半导体衬底。

附图2B所示，参考步骤S11，采用离子注入在器件衬底200中形成腐蚀自停止层203，并将器件衬底200分离成牺牲层202和器件层201。以在单晶硅衬底中形成浓硼腐蚀自停止层为例，注入的离子为硼离子或者BF₂分子，注入剂量为5×10¹⁴至5×10¹⁷cm^-2，优化注入剂量为3×10¹⁶cm^-2，硼分布峰值处的浓度为6×10¹⁸至6×10²²cm^-3，优化为8×10²⁰cm^-3，硼注入剂量的选择规则为优化的硼注入层的电阻率应小于0.1Ω·cm，注入能量为1keV至1000keV，注入深度最终的SOI层厚度所决定，优选规则为注入深度应略大于最终SOI材料的顶层硅厚度，例如50nm至5000nm，优化为100nm，例如SOI材料最终顶层硅厚度为200nm，则其注入深度应为300nm。

附图2C所示，参考步骤S12，在支撑衬底290的正面形成第一绝缘层291，背面形成第二绝缘层292。作为优选的方案，第一绝缘层291和第二绝缘层292具有相同的厚度，且由相同的材料构成，这样可以抵消由于生长绝缘层对支撑衬底290的内部应力产生影响，造成支撑衬底290的翘曲。若支撑衬底290的材料是单晶硅材料，可以采用一次热氧化工艺同时形成由热氧化二氧化硅构成的第一绝缘层291和第二绝缘层292，对于其他材料的支撑衬底290，也可以采用化学气相沉积等工艺分别在两个表面形成第一绝缘层291和第二绝缘层292。

在实施上述步骤之前，还可以选择对支撑衬底290正面实施减薄，例如采用化学机械抛光的方法，以对支撑衬底290的厚度进行修正，提高支撑衬底290的厚度均匀性。在进行修正之前，还可以进一步在支撑衬底290背面形成保护层(未图示)，保护层的作用在于在研磨过程中加强对背面的保护。

附图2D所示，参考步骤S13，以支撑衬底290正面的第一绝缘层291的暴露表面以及器件衬底200的器件层201的暴露表面为键合面，将器件衬底200和支撑衬底290键合在一起。该键合可以是亲水键合也可以是疏水键合，优化为亲水键合。此时，可以选择等离子辅助的亲水键合也可以是普通的亲水键合。在键合的步骤实施完毕后，还可以进一步选择对键合界面实施退火加固。

附图2E所示，参考步骤S14，采用旋转腐蚀工艺除去牺牲层202和腐蚀自停止层203，形成由器件层201、第一绝缘层291和支撑衬底290构成的带有绝缘埋层的衬底。进一步地，支撑衬底290的背面还覆盖有第二绝缘层292。通常牺牲层202的厚度会有数百微米，因此可以在采用旋转腐蚀工艺除去牺牲层202和腐蚀自停止层203之前，进一步采用研磨工艺减薄牺牲层202。在实施旋转腐蚀的过程中，首先选择腐蚀牺牲层202的腐蚀液，通入至牺牲层202的表面，该腐蚀将停止于腐蚀停止层203的表面，再采用腐蚀腐蚀停止层203的腐蚀液通入至腐蚀停止层203的表面，该腐蚀将停止于器件层201的表面。在通入两种腐蚀液的同时旋转衬底，使腐蚀液在离心力的作用下不至于流淌到衬底的背面。本实施方式在支撑衬底290的背面进一步具有第二绝缘层292，其优点在于保证了在对正面进行选择性腐蚀的过程中，即使有少部分腐蚀液流淌到背面，支撑衬底290也不会被腐蚀。

在上述步骤S14实施完毕之后，还可以进一步对器件层201暴露出来的表面实施化学机械抛光，以提高其平整度。如实施化学机械抛光的步骤，则在前述离子注入的步骤中应当控制注入能量，使形成的器件层201的厚度略大于最终的目标厚度，以为后续的化学机械抛光预留出足够的去除量。如果器件层201的设计目标厚度过厚，已经超出了离子注入所能及的最大深度，则还可以在离子注入完毕之后，进一步实施同质外延，以增加器件层201的厚度。当然，该同质外延的步骤也可以在步骤S14实施完毕之后进行。

上述的所有步骤仅是为了达成本发明所述技术效果而需要实施的步骤，在实际实施中，还需要根据情况添加衬底厚度修正、表面抛光、倒角研磨以及清洗等各个步骤。

下来给出本发明的一实施例。

1.提供一片单晶硅衬底轻掺杂，电阻率0.1-1000Ω.cm，优化为10-20Ω.cm，优化的对单晶硅衬底表面进行绝缘化处理，也可以不进行该绝缘化处理，绝缘层可以是SiO₂，也可以是Si₃N₄或者是别的绝缘介质，优化为SiO₂，生成方法可以是CVD、LPCVD、PECVD等，优化为氧化，氧化工艺可以是湿氧也可以是干氧，也可以是两者的组合，氧化层厚度为0-500nm，优化为50nm。

2.进行离子注入，注入的离子为B离子或者BF₂分子，注入剂量为5E14至5E17cm^-2，优化注入剂量为3E16cm^-2，B分布峰值处的浓度为6E18-6E22cm^-3，优化为8E20cm^-3，B注入剂量的选择规则为，优化的B注入层的电阻率应小于0.1Ω.cm，注入能量为1keV-1000keV，注入深度最终的SOI层厚度所决定，优选规则为注入深度应略大于最终SOI材料的顶层硅厚度，应大于50nm-5000nm，优化为100nm，例如SOI材料最终顶层硅厚度为200nm，则其注入深度应为300nm。

3.提供一个支撑衬底，该衬底为单晶硅衬底。对该衬底进行绝缘化处理，其目的在晶片背面生成绝缘保护层。具体方法为，直接在背面淀积二氧化硅或者氮化硅。优化为热氧化，氧化为干氧、湿氧或者干湿干联合工艺，绝缘层厚度大于500nm，优化为1.6μm。

4.研磨该氧化后的支撑衬底，去除表面氧化层，并且该工艺步骤达到衬底修正的目的，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于目标厚度3微米以上；对研磨后的支撑衬底进行抛光，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，这里优化为双面+单面抛光。首先双面抛光，设备型号为Peter WoltersAC2000型双面抛光机，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为8微米；随后采用单面抛光以精确控制硅片厚度，设备型号为IPEC 372型单面抛光机，整个抛光过程同样分为粗抛光和精抛光两步，抛光去除量不大于2微米，经过修正后，衬底总厚度偏差小于1微米，该衬底修正过程下图所示；

5.将修正后的单晶硅衬底再一次氧化，氧化条件可以湿氧也可以是干氧，氧化工艺取决于需要的氧化层厚度，温度为900-1400℃，优化工艺为1050℃，湿氧氧化，氧化后度需依据最终SOI的厚度决定；该工艺步骤中进一步加厚了支撑衬底背面氧化层的厚度，增强了对支撑衬底背面的保护。

6.此时，可以通过HF腐蚀去除器件衬底表面二氧化硅氧化层，优化的工艺为保留该表面二氧化硅层。提供一片氧化后的单晶硅支撑衬底，支撑衬底表面二氧化硅层与器件衬底表面二氧化硅层厚度之和为最终SOI材料绝缘埋层厚度。氧化后的支撑衬底与注B的器件衬底键合，该键合可以是亲水键合也可以是疏水键合，优化为亲水键合。此时，可以选择等离子辅助的亲水键合也可以是普通的亲水键合。

如果采用等离子体辅助亲水键合，首先采用Ar或者N₂或者O₂离子对表面进行处理，随后进行退火加固，退火温度为50-700℃，优化为300℃，退火时间为10min到10小时，优化为2.5小时，退火气氛为氧气、氩气、氮气或者其混合气体。

如果采用传统的亲水键合，则加固必须是两步加固，首先实现晶片键合，第一步加固温度为400-1000℃，优化为800℃，退火时间为0.5-10小时，优化为3小时，退火气氛为氧气、氩气、氮气或者其混合气体，优化为湿氧气氛。第二步加固应在制备出SOI后进行，目的为增强其键合强度，形成Si-O共价键。第二步加固温度为800-1400℃，退火时间为0.5-10小时，优化为6小时，退火气氛为氧气、氩气、氮气或者其混合气体。

7.对加固后的衬底对进行倒角处理，倒角宽度由客户规格决定。研磨后边缘残余硅层厚度为0-150微米，优化为100微米。将倒角后的衬底对在TMAH溶液中腐蚀，去除100微米边缘残余硅层。优化的办法是采用旋转腐蚀的办法，喷洒TMAH腐蚀液，腐蚀过程中，衬底对在旋转，转速为100-10000rpm，优化为1000rpm，TMAH温度优化为95℃。

8.研磨减薄器件衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于所制备SOI材料顶层硅目标厚度3微米以上，这里减薄至剩余硅层厚度为12微米。

9.对该研磨后的衬底进行选择性腐蚀，优选采用Spin-etch设备，也可以是普通的腐蚀槽，轻掺杂单晶硅衬底的腐蚀溶液为邻苯二酚、乙二胺和水的混合溶液。spin-etch设备转速为100-5000转/min，腐蚀在重掺杂层停止。

10.对该衬底进行二次选择性腐蚀，优选采用Spin-etch设备，也可以是普通的腐蚀槽，spin-etch设备转速为100-5000转/min，腐蚀在轻掺杂层停止，腐蚀液为HNA(氢氟酸∶硝酸∶醋酸＝1∶3∶8)。

11.对所获得的SOI材料进行抛光处理，设备为化学机械抛光机。

12.如果该SOI材料常规亲水键合，则需要进行二次加固，加固温度为800-1400℃，退火时间为0.5-10小时，优化为6小时，退火气氛为氧气、氩气、氮气或者其混合气体。通常情况下，步骤8和9的位置可以调换。

13.制备出的SOI衬底可以采用外延设备调整顶层硅的厚度，从而实现对薄膜到厚膜的完整覆盖。

综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所申请的专利范围所界定者为准。

Claims (5)

1.一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，包括如下步骤：

提供器件衬底和支撑衬底；

采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；

在支撑衬底的正面和背面均形成绝缘层；

以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；

采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。

2.根据权利要求1所述的采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，在支撑衬底的正面和背面均形成绝缘层之前，进一步包括如下步骤：

在支撑衬底背面形成保护层；

对支撑衬底正面实施减薄，以对支撑衬底的厚度进行修正。

3.根据权利要求1所述的采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，在采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层之前，进一步采用研磨工艺减薄牺牲层。

4.根据权利要求1所述的采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，支撑衬底的正面和背面形成绝缘层具有相同的厚度，且由相同的材料构成。

5.根据权利要求1所述的采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，所述键合的步骤实施完毕后，进一步对键合界面实施退火。

Images