CN103560136A - 低翘曲度的半导体衬底及其制备方法 - Google Patents

低翘曲度的半导体衬底及其制备方法 Download PDF

Info

Publication number
CN103560136A
CN103560136A CN201310591315.3A CN201310591315A CN103560136A CN 103560136 A CN103560136 A CN 103560136A CN 201310591315 A CN201310591315 A CN 201310591315A CN 103560136 A CN103560136 A CN 103560136A
Authority
CN
China
Prior art keywords
substrate
layer
semiconductor substrate
insulating barrier
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310591315.3A
Other languages
English (en)
Inventor
叶斐
马乾志
陈猛
陈国兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201310591315.3A priority Critical patent/CN103560136A/zh
Publication of CN103560136A publication Critical patent/CN103560136A/zh
Priority to PCT/CN2014/089980 priority patent/WO2015074479A1/zh
Priority to US15/162,136 priority patent/US20160372424A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明提供一种低翘曲度的半导体衬底及其制备方法，所述方法包括如下步骤：提供第一衬底及第二衬底，所述第一衬底具有相对的第一表面和第二表面，所述第一表面上设置有第一绝缘层，所述第二表面上设置有第二绝缘层，所述第二衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；以器件层及第一绝缘层为中间层，将第一衬底与第二衬底键合在一起；在所述第二绝缘层表面外延形成一保护层，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。本发明的优点在于，在衬底背面的绝缘层表面设置保护层，所述保护层能够防止绝缘层被腐蚀，从而能有效地降低晶片的翘曲度，同时也可以根据绝缘层及保护层的厚度调整晶片的翘曲度。

Description

低翘曲度的半导体衬底及其制备方法
技术领域
本发明涉及绝缘体上硅衬底的制备方法，尤其涉及一种低翘曲度的半导体衬底及其制备方法。
背景技术
在SOI晶片制作过程中，器件层表面的氧化层需要被腐蚀掉。在腐蚀氧化层的过程中会将支撑衬底背面绝缘层同时去除导致硅片翘曲度较大。如图1A所示，支撑衬底100的第一表面具有器件层110及位于器件层110上方的氧化层120，支撑衬底100与第一表面相对的第二表面具有绝缘层130，当采用腐蚀的方法去除氧化层120时，由于腐蚀液溅射或流动，则会使得绝缘层130会同时被腐蚀去除，导致半导体衬底翘曲度较大。附图1B所示是现有技术中键合SOI晶片的透射电镜图，从附图1B中可以看出，去除氧化层120后，半导体衬底倾斜角度较大，则说明半导体衬底翘曲度较大。翘曲度较大可能会导致半导体衬底在加工过程中元件失效、产生碎片等情况发生，造成良率损失。因此，用户需要一种低翘曲度的半导体衬底。
发明内容
本发明所要解决的技术问题是，提供一种低翘曲度的半导体衬底及其制备方法。该方法能够降低晶片的翘曲度。
为了解决上述问题，本发明提供了一种低翘曲度的半导体衬底，包括：支撑衬底，所述支撑衬底具有相对的第一表面和第二表面；第一绝缘层，所述第一绝缘层设置于所述支撑衬底的第一表面；以及器件层，所述器件层设置于所述第一绝缘层表面；所述半导体衬底进一步包括第二绝缘层和保护层，所述第二绝缘层设置于所述支撑衬底的第二表面，所述保护层设置在所述第二绝缘层的表面，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。
进一步，所述保护层的材料为多晶硅，所述第一绝缘层和第二绝缘层的材料各自独立地选自于氧化硅、氮化硅、以及氮氧化硅的任意一种。
一种低翘曲度的半导体衬底的制备方法，包括如下步骤：
提供第一衬底及第二衬底，所述第一衬底具有相对的第一表面和第二表面，所述第一表面上设置有第一绝缘层，所述第二表面上设置有第二绝缘层，所述第二衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；以器件层及第一绝缘层为中间层，将第一衬底与第二衬底键合在一起；在所述第二绝缘层表面外延形成一保护层，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。
所述键合步骤后，进一步包括一对键合后的衬底实施退火的步骤。
所述键合步骤后，进一步包括一对第二衬底进行减薄的步骤，以去除所述支撑层。
所述减薄步骤之后，进一步包括一腐蚀步骤，以去除所述氧化层。
所述减薄采用的方法选自于机械研磨、化学机械抛光中的一种或两种。
所述键合步骤后，进一步包括一对第二衬底及第一绝缘层实施倒角的步骤。
本发明的优点在于，在第二绝缘层表面设置保护层，所述保护层能够防止绝缘层被腐蚀，从而能有效地降低晶片的翘曲度，同时也可以根据绝缘层及保护层的厚度调整晶片的翘曲度。
附图说明
附图1A所示是现有技术中制备SOI晶片腐蚀去除氧化层的工艺示意图；
附图1B所示是现有技术中键合SOI晶片的透射电镜图；
附图2所示是本发明具体实施方式所述方法的实施步骤示意图；
附图3A至附图3E所示是本发明具体实施方式的实施工艺示意图；
附图4所示是本发明方法制备的半导体衬底的透射电镜图；
附图5所示为本发明方法制备的半导体衬底与现有技术中的常规方法制备的半导体衬底的翘曲度的对比。
具体实施方式
下面结合附图对本发明提供的低翘曲度的半导体衬底及其制备方法的具体实施方式做详细说明。
图2所示是本发明具体实施方式所述方法的实施步骤示意图，包括如下步骤：步骤S21，提供第一衬底及第二衬底，所述第一衬底具有相对的第一表面和第二表面，所述第一表面上设置有第一绝缘层，所述第二表面上设置有第二绝缘层，所述第二衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；步骤S22，以器件层及第一绝缘层为中间层，将第一衬底与第二衬底键合在一起；步骤S23，对键合后的衬底实施退火；步骤S24，对第二衬底进行减薄，以去除所述支撑层；步骤S25，在所述第二绝缘层表面外延形成一保护层，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度；步骤S26，对衬底实施腐蚀步骤，以去除所述氧化层。
附图3A所示，参考步骤S21，提供第一衬底310及第二衬底320，所述第一衬底310具有相对的第一表面和第二表面，所述第一表面上设置有第一绝缘层330，所述第二表面上设置有第二绝缘层380，所述第二衬底320包括支撑层340、支撑层340表面的氧化层350以及氧化层350表面的器件层360。
所述第一衬底310及第二衬底320可以是轻掺杂也可以是重掺杂Si衬底，可以是p型也可以是n型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。尤其是第二衬底320作为最终形成的半导体衬底的支撑衬底使用，其选择材料范围更为广泛，甚至于不限于是半导体衬底。
所述第一绝缘层330及第二绝缘层380的材料各自独立地选自于二氧化硅、氮化硅或者氮氧化硅中的任意一种，形成工艺可以采用化学气相淀积或者热氧化的方法。尤其对于单晶硅衬底，优选为采用热氧化的方法形成二氧化硅绝缘层。
所述器件层360可以采用外延的方法形成。所述外延可以是同质外延也可以是异质外延，为了获得更高的晶体质量，优选为同质外延。例如在单晶硅的第一衬底表面外延单晶硅的器件层360。所述氧化层350采用离子注入的方法形成，在第二衬底320中作为埋层氧化层存在。
进一步，作为可选步骤，在此步骤之后，还可以包括在器件层360表面形成绝缘层的步骤，在键合步骤中，以器件层360表面的绝缘层及第一绝缘层330为中间层，将第一衬底与第二衬底键合在一起。
附图3B所示，参考步骤S22，以器件层360及第一绝缘层330为中间层，将第一衬底310与第二衬底320键合在一起。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合。
参考步骤S23，对键合后的衬底实施退火。退火使得键合界面处形成共价键，增强键合力，退火温度大于900℃，退火时间大于2小时，退火气氛为湿氧、干氧、氮气或者氧氩混合气体。
附图3C所示，参考步骤S24，对第二衬底320进行减薄，以去除所述支撑层340。对第二衬底320减薄的步骤可以采用先研磨再抛光的方法。所述研磨的方法为首先对第二衬底320进行粗磨，然后再对第二衬底320进行精磨。所述粗磨快速减薄第一衬底310，所述精磨减小研磨对第二衬底320造成的损伤。所述抛光可以采用化学机械抛光的方法进行单面或双面抛光，优选为单面抛光，以防止将第二表面的第二绝缘层380去除。
进一步，如果需要倒角，则可以在步骤S24实施之前，对键合后的衬底实施倒角处理。
附图3D所示，步骤S25，在所述第二绝缘层380表面外延形成一保护层370，所述第二绝缘层380和保护层370的作用在于调整所述半导体衬底的翘曲度。在后续腐蚀步骤中，所述保护层370不会被腐蚀液腐蚀，则腐蚀液也不会腐蚀到第二绝缘层380，从而可以得到低翘曲度的半导体衬底。在本具体实施方式中，所述保护层370的材料为多晶硅。
在本发明中，可以但是不限于采用如下方法形成保护层370：
（1）根据第二绝缘层380和氧化层350的厚度确认形成保护层370的厚度；（2）设置外延炉工艺参数；（3）试炉确认外延表观、厚度参数；（4）进行外延。
附图3E所示，步骤S26，对衬底实施腐蚀步骤，以去除所述氧化层350。此步骤中，采用腐蚀的方法去除氧化层350以暴露出器件层360。当采用腐蚀液对衬底进行腐蚀去除氧化层350时，虽然腐蚀液会溅射或流动到衬底的底部，但由于衬底底部保护层370的存在，第二绝缘层380没有被腐蚀液腐蚀，从而能够提供一种低翘曲度的半导体衬底。若所述氧化层350为二氧化硅，则所述腐蚀采用的腐蚀液优选为HF。
附图4所示为根据本发明方法制备的半导体衬底的透射电镜图。从附图4中可以看出，去除氧化层350之后，与现有技术相比，半导体衬底倾斜角度变小，则说明半导体衬底翘曲度变小。附图5所示为本发明方法制备的半导体衬底与现有技术中的常规方法制备的半导体衬底的翘曲度的对比，从附图5中可以看出，由于本发明在第二绝缘层380表面上有保护层370，使得第二绝缘层380没有被腐蚀液腐蚀，因此，采用本发明方法制备的半导体衬底的翘曲度比现有技术中的半导体衬底的翘曲度低。在本发明中还可以根据埋层氧化层350、第二绝缘层380及保护层370的厚度来调整衬底的翘曲度，当需要低翘曲度的衬底的时候，使氧化层350、第二绝缘层380及保护层370的厚度略大，反之，则使埋层氧化层350、第二绝缘层380及保护层370的厚度略小，从而，通过控制氧化层350、第二绝缘层380及保护层370的厚度来调整衬底的翘曲度。
本发明还提供一种低翘曲度的半导体衬底，参见附图3E所示，包括：支撑衬底310、第一绝缘层330、第二绝缘层380、器件层360及保护层370。所述支撑衬底310具有相对的第一表面和第二表面。所述第一绝缘层330设置于所述支撑衬底310的第一表面。所述器件层360设置于所述第一绝缘层330表面。所述第二绝缘层380设置于所述支撑衬底310的第二表面，所述保护层370设置在所述第二绝缘层380的表面，所述第二绝缘层380和保护层370的作用在于调整所述半导体衬底的翘曲度。在本具体实施方式中，所述保护层370为多晶硅，所述第一绝缘层330和第二绝缘层380的材料各自独立地选自于氧化硅、氮化硅、以及氮氧化硅的任意一种。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种低翘曲度的半导体衬底，包括：
支撑衬底，所述支撑衬底具有相对的第一表面和第二表面；
第一绝缘层，所述第一绝缘层设置于所述支撑衬底的第一表面；以及
器件层，所述器件层设置于所述第一绝缘层表面；其特征在于，
所述半导体衬底进一步包括第二绝缘层和保护层，所述第二绝缘层设置于所述支撑衬底的第二表面，所述保护层设置在所述第二绝缘层的表面，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。
2.根据权利要求1所述的低翘曲度的半导体衬底，其特征在于，所述保护层的材料为多晶硅，所述第一绝缘层和第二绝缘层的材料各自独立地选自于氧化硅、氮化硅、以及氮氧化硅的任意一种。
3.一种低翘曲度的半导体衬底的制备方法，其特征在于，包括如下步骤： 提供第一衬底及第二衬底，所述第一衬底具有相对的第一表面和第二表面，所述第一表面上设置有第一绝缘层，所述第二表面上设置有第二绝缘层，所述第二衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层； 以器件层及第一绝缘层为中间层，将第一衬底与第二衬底键合在一起； 在所述第二绝缘层表面外延形成一保护层，所述第二绝缘层和保护层的作用在于调整所述半导体衬底的翘曲度。
4.根据权利要求3所述的低翘曲度的半导体衬底的制备方法，其特征在于，所述键合步骤后，进一步包括一对键合后的衬底实施退火的步骤。
5.根据权利要求3所述的低翘曲度的半导体衬底的制备方法，其特征在于，所述键合步骤后，进一步包括一对第二衬底进行减薄的步骤，以去除所述支撑层。
6.根据权利要求5所述的低翘曲度的半导体衬底的制备方法，其特征在于，所述减薄步骤之后，进一步包括一腐蚀步骤，以去除所述氧化层。
7.根据权利要求5所述的低翘曲度的半导体衬底的制备方法，其特征在于，所述减薄采用的方法选自于机械研磨、化学机械抛光中的一种或两种。
8.根据权利要求3所述的低翘曲度的半导体衬底的制备方法，其特征在于，所述键合步骤后，进一步包括一对第二衬底及第一绝缘层实施倒角的步骤。
CN201310591315.3A 2013-11-22 2013-11-22 低翘曲度的半导体衬底及其制备方法 Pending CN103560136A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310591315.3A CN103560136A (zh) 2013-11-22 2013-11-22 低翘曲度的半导体衬底及其制备方法
PCT/CN2014/089980 WO2015074479A1 (zh) 2013-11-22 2014-10-31 低翘曲度的半导体衬底及其制备方法
US15/162,136 US20160372424A1 (en) 2013-11-22 2016-05-23 Low-warpage semiconductor substrate and method for preparing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310591315.3A CN103560136A (zh) 2013-11-22 2013-11-22 低翘曲度的半导体衬底及其制备方法

Publications (1)

Publication Number Publication Date
CN103560136A true CN103560136A (zh) 2014-02-05

Family

ID=50014345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310591315.3A Pending CN103560136A (zh) 2013-11-22 2013-11-22 低翘曲度的半导体衬底及其制备方法

Country Status (3)

Country Link
US (1) US20160372424A1 (zh)
CN (1) CN103560136A (zh)
WO (1) WO2015074479A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015074478A1 (zh) * 2013-11-22 2015-05-28 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
WO2015074479A1 (zh) * 2013-11-22 2015-05-28 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN111725051A (zh) * 2020-06-19 2020-09-29 松山湖材料实验室 降低外延片翘曲度的方法及其外延片
CN113496871A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071785A (en) * 1989-07-25 1991-12-10 Shin-Etsu Handotai Co., Ltd. Method for preparing a substrate for forming semiconductor devices by bonding warped wafers
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
US20080132072A1 (en) * 2006-11-30 2008-06-05 Tobias Letz Semiconductor substrate having a protection layer at the substrate back side
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
CN102299093A (zh) * 2011-06-30 2011-12-28 上海新傲科技股份有限公司 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN103560106B (zh) * 2013-11-22 2017-01-18 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071785A (en) * 1989-07-25 1991-12-10 Shin-Etsu Handotai Co., Ltd. Method for preparing a substrate for forming semiconductor devices by bonding warped wafers
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
US20080132072A1 (en) * 2006-11-30 2008-06-05 Tobias Letz Semiconductor substrate having a protection layer at the substrate back side
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015074478A1 (zh) * 2013-11-22 2015-05-28 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
WO2015074479A1 (zh) * 2013-11-22 2015-05-28 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
CN113496871A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法
CN111725051A (zh) * 2020-06-19 2020-09-29 松山湖材料实验室 降低外延片翘曲度的方法及其外延片
CN111725051B (zh) * 2020-06-19 2022-11-04 东莞市中科汇珠半导体有限公司 降低外延片翘曲度的方法及其外延片

Also Published As

Publication number Publication date
US20160372424A1 (en) 2016-12-22
WO2015074479A1 (zh) 2015-05-28

Similar Documents

Publication Publication Date Title
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
CN103400797B (zh) 带有空腔的半导体衬底的制备方法
JP2014512091A (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
JP2019524615A (ja) 多結晶セラミック基板およびその製造方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
US20150243549A1 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
CN103560136A (zh) 低翘曲度的半导体衬底及其制备方法
CN103560106A (zh) 低翘曲度的半导体衬底的制备方法
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
JP5009124B2 (ja) 半導体基板の製造方法
US8853054B2 (en) Method of manufacturing silicon-on-insulator wafers
CN109690733B (zh) 贴合式soi晶圆的制造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
US20160379865A1 (en) Method for preparing semiconductor substrate with smooth edges
TW201903962A (zh) 特別是用於前側型成像器之絕緣型結構上的半導體，及製造此結構之方法
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
JP2004320050A (ja) Ｓｏｉ基板及びその製造方法
JPH08316442A (ja) Ｓｏｉ基板及びその製造方法
KR100857386B1 (ko) 에스오아이 웨이퍼에 대한 열처리 방법
CN110391173B (zh) 绝缘体上覆硅基板的制造方法及半导体装置
WO2022054429A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140205