CN110391173B - 绝缘体上覆硅基板的制造方法及半导体装置 - Google Patents

绝缘体上覆硅基板的制造方法及半导体装置 Download PDF

Info

Publication number
CN110391173B
CN110391173B CN201811481775.XA CN201811481775A CN110391173B CN 110391173 B CN110391173 B CN 110391173B CN 201811481775 A CN201811481775 A CN 201811481775A CN 110391173 B CN110391173 B CN 110391173B
Authority
CN
China
Prior art keywords
layer
defect
silicon
substrate
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811481775.XA
Other languages
English (en)
Other versions
CN110391173A (zh
Inventor
陈步芳
林诗杰
卢一斌
杜友伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110391173A publication Critical patent/CN110391173A/zh
Application granted granted Critical
Publication of CN110391173B publication Critical patent/CN110391173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本公开实施例提供一种绝缘体上覆硅(SOI)基板的制造方法，包括：沉积一蚀刻停止层于一虚设晶圆之上；生长一外延硅层于蚀刻停止层之上；形成一去疵层于外延硅层之上；接合一主要晶圆的一埋藏氧化层至去疵层；以及在移除虚设晶圆和蚀刻停止层以暴露外延硅层。SOI基板具有与去疵层连接的一外延硅层，其中去疵层中介于埋藏氧化层和外延硅层之间。

Description

绝缘体上覆硅基板的制造方法及半导体装置
技术领域
本发明实施例涉及半导体装置的结构及制造方法，且特别涉及一种绝缘体上覆硅晶圆的结构及制造方法。
背景技术
一般而言，半导体装置提供可用来产生设计所需结构及功能性部分的主动元件(例如：晶体管、二极管、或其类似物)。元件通常形成在硅基板中或硅基板上。任何数量的互连层(interconnect layers)可形成在将元件彼此连接并连接到其他装置的基板之上。互连层可由具有金属线、沟槽、或通孔(vias)设置在其中的介电层制造。例如，金属化层可形成在主动装置之上，并且可被配置以连接各种主动装置以形成用于特定设计的功能性电路。金属化层可由介电材料和导电材料的交替层形成，且可通过任何合适的制程形成(例如：沉积、镶嵌、双镶嵌、或其类似的制程)。在半导体装置的制程中，有时候使用绝缘体上覆硅(silicon on insulator；SOI)基板取代传统的硅基板。
发明内容
根据本发明的一实施例，提供一种绝缘体上覆硅(SOI)基板的制造方法，包括：形成一外延(磊晶)层于一第一基板之上；沉积一去疵层(gettering layer)于外延层之上；接合一第二基板至去疵层，其中第二基板包括一绝缘层，且在接合第二基板之后，绝缘层与去疵层连接；以及移除第一基板。
根据本发明的另一实施例，提供一种绝缘体上覆硅基板的制造方法，包括：沉积一蚀刻停止层于一虚设晶圆之上；生长一外延硅层于蚀刻停止层之上；形成一去疵层于外延硅层之上；接合一主要晶圆的一氧化层至去疵层的一氧化部分；在接合主要晶圆的氧化层之后，移除虚设晶圆；以及在移除虚设晶圆之后，移除蚀刻停止层。
又根据本发明的另一实施例，提供一种半导体装置，包括：一硅基板；一埋藏氧化层；一去疵层，连接埋藏氧化层；以及一外延硅层，连接去疵层，其中去疵层中介于埋藏氧化层和外延硅层之间。
附图说明
本发明实施例可配合附图及详细说明阅读以便了解。要强调的是，依照工业上的标准实施，各个部件(feature)并未按照比例绘制。例如，为了清楚的讨论或例示，可能任意的放大或缩小各个部件的尺寸。
图1根据一些实施例代表性地显示一绝缘体上覆硅(SOI)基板的正视剖面图。
图2至图9根据一些实施例代表性地显示制造SOI基板的中间步骤的正视剖面图。
图10和图11根据一些实施例显示代表性方法的流程图。
附图标记说明：
100～绝缘体上覆硅结构
110～基板
120～第一埋藏氧化层
130～去疵层
140～外延层
150～第二氧化层
200～虚设基板
300～停止层
T1～第一厚度
T2～第二厚度
T3～第三厚度
T4～第四厚度
T5～第五厚度
500～第一晶圆
600～块状主要基板
700～第二晶圆
800～接合晶圆
900～薄化晶圆
1000、1100～方法
1010-1090、1110-1195～步骤
具体实施方式
以下公开提供许多不同的实施例或是例子来实行本发明实施例的不同部件。以下描述具体的元件及其排列的例子以简化本发明实施例。当然这些仅是例子且不该以此限定本发明实施例的范围。例如，在描述中提及第一个部件形成于第两个部件“之上”或“上”时，其可能包括第一个部件与第两个部件直接接触的实施例(例如：连接(adjoining))，也可能包括两者之间有其他部件形成而没有直接接触的实施例。另外，不同实施例可能重复使用相同的参考符号或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例或结构之间有特定的关系。
此外，其中可能用到与空间相关的用词，像是“在……下方”、“下方”、“较低的”、“最低的”、“上方”、“较高的”、“最高的”、或类似的用词，这些关系词是为了便于描述如附图中一个元件或部件与另一个元件或部件之间的关系。这些空间关系词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。装置可能被转向不同方位(例如：旋转27度、90度、180度、或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。
绝缘体上覆硅(silicon on insulator；SOI)技术意指在半导体装置的制程中使用硅-绝缘体-硅基板取代传统的硅基板。SOI-基装置与传统的硅装置的不同在于硅接面位在电绝缘体(例如：二氧化硅或蓝宝石)上方。绝缘体的选择至少部分取决于装置的预期应用；其中蓝宝石被用于例如高性能射频(RF)和辐射敏感应用，且二氧化硅被用于例如减少微电子装置中的短通道效应(short channel effects)。绝缘层和最上层硅层的组成也随着应用而有很大的变化。
绝缘体上覆硅基板提供的优点在于可以达到良好的电特性(例如：如以上代表性讨论的)，且可以形成均匀的硅层；然而，金属污染可能是一个问题。例如，硅中的金属杂质(例如：过渡金属，像是Fe、Cu、Ni、及Cr、重金属、及贵金属)的扩散系数大于氧化硅膜中的那些。另外，这种金属杂质的氧化物可以是化学稳定并且难以除去的。
然而，金属污染物的存在可能包括导致PN接面中接面漏电、或氧化层中绝缘击穿(breakdown)的晶体缺陷。这样的缺陷会损坏电气性能或影响半导体装置的可靠性。例如，在影像感测装置中使用SOI的实施例中，金属杂质的存在可能造成电荷局部积累，导致白点(或“热像素”)缺陷。
根据一些实施例，图1代表性地显示被配置以捕捉和移除金属杂质的一绝缘体上覆硅结构100。绝缘体上覆硅结构100包括一基板110(以一绝缘上覆硅晶圆的基板部分代表性地显示于图1)、一第一埋藏氧化层120(例如：二氧化硅(SiO2))、一去疵层130(本文将参照其沉积、更详细地讨论其代表性成分)、及一外延层140(例如：外延-硅)。在一些实施例中，外延层140位于去疵层130的一最高表面之上、其上、并且与其连结，去疵层130位于第一埋藏氧化层120的一最高表面之上、其上、并且与其连接，且第一埋藏氧化层120位于基板110的一最高表面之上、其上、并且与其连接。去疵层130中介于外延层140的最低表面和第一埋藏氧化层120的最高表面之间，且连接外延层140的最低表面和第一埋藏氧化层120的最高表面。第一埋藏氧化层120中介于去疵层130的最低表面和基板110的最高表面之间，且连接去疵层130的最低表面和基板110的最高表面。
根据一些实施例，图2至图9代表性地显示制造绝缘体上覆硅结构100的中间步骤。例如，根据一些实施例，图2显示一虚设基板200(或载体/支持晶圆部分)。在代表性实施例中，虚设基板200可提供做为单晶硅基板。然而，可使用其他材料于虚设基板200。例如，可使用玻璃基板或树脂基板来取代单晶硅基板。
根据一些实施例，图3代表性地显示形成一停止层300(例如：一蚀刻停止层)于虚设基板200的最高表面之上、其上、并且与其连接。停止层300用于改善移除虚设基板200时的可控制性，且在随后的制程步骤中用于暴露外延层140。在一代表性方面，停止层300可做为一抛光停止层。在一些实施例中，停止层300包括硅锗，且可通过化学气相沉积(CVD)、等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition；PECVD)、远程等离子体化学气相沉积(remote plasma chemical vapor deposition；RPCVD)、或其他合适的沉积方法沉积在虚设基板200上。在代表性的应用中，停止层300可形成为具有约
Figure BDA0001893566450000051
到约
Figure BDA0001893566450000052
之间的第一厚度T1，像是约
Figure BDA0001893566450000053
然而，可使用任何合适的制程和厚度。
在另一实施例中，可利用像是外延生长制程的外延制程形成停止层300。例如，在停止层300中包含硅锗的实施例中，停止层300可形成为一外延层。当停止层300形成为一外延层时，可利用停止层300的结晶结构来生长后续形成的外延层140(以下进一步描述)。然而，可使用任何合适的制程。
根据一些实施例，图4代表性地显示形成外延层140于停止层300的一最高表面之上、其上、并且与其连接。停止层300中介于外延层140的最低表面和虚设基板200的最高表面之间，且连接外延层140的最低表面和虚设基板200的最高表面。在一实施例中，外延层140将做为SOI基板的主动层，并因此由像是硅、硅锗、前述的组合、或其类似材料的半导体材料形成。
在外延层140为硅的实施例中，可利用例如使用一种或多种前驱材料的外延生长制程来形成外延层140。可用于生长外延硅的硅源气体的例子包括于半导体制程中常用的四氯硅烷(SiCl4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)、和单硅烷(SiH4)。例如，可使用三氯硅烷(SiHCl3)或二氯硅烷(SiH2Cl2)。关于外延生长的条件，可使用常压化学气相沉积(CVD)或低压化学气相沉积(LPCVD)中的任一种。在代表性的应用中，可使用约500℃到约800℃之间的基板温度。
外延生长可持续进行约600秒到约30分钟。在这种制程条件下的这种时间可用于将外延层140形成为具有约
Figure BDA0001893566450000054
到约
Figure BDA0001893566450000055
之间的第二厚度T2，像是约
Figure BDA0001893566450000056
然而，可使用任何合适的厚度。
根据一些实施例，图5代表性地显示形成去疵层130于外延层140的一最高表面之上、其上、并且与其连接。外延层140中介于去疵层130的最低表面和停止层300的最高表面之间，且连接去疵层130的最低表面和停止层300的最高表面。在图5代表性显示的制造步骤结束时，提供第一晶圆500用于额外的处理。
由于将不会有半导体装置形成于去疵层130中或连接至去疵层130，去疵层130可具有任何结晶或非结晶性质(quality)。也就是说，在去疵层130为硅的实施例中，去疵层130可包括单晶硅、非晶(例如：非晶(amorphous))硅、多晶硅(p-Si)、或非晶硅和多晶硅的混合物。取决于用于产生去疵层130的制造方法，包含硅的去疵层130可采取各种形式。在其他实施例中，去疵层130可包括一个或多个多晶硅膜、一个或多个氮化物膜、一个或多个氮氧化物膜、一个或多个硅锗膜、多晶硅(p-Si)、氮化物材料(例如：SiN)、氮氧化物材料(例如：SiON)、硅锗(SiGe)、或其类似材料。然而，可使用任何合适的材料来去除(getter)杂质。
根据去疵层130为硅的实施例，可通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或其他合适的沉积方法来沉积去疵层130。硅可以是晶体、非晶硅、多晶硅、前述的组合、或其类似材料。如果包含去疵层130的硅晶体具有无序结构(disorderedconfiguration)(例如：表面缺陷、悬键、晶格缺陷或变形(distortion)、错位、不完美键结、晶粒边界、或其类似配置)，则这种无序结构可做为一去疵位点(gettering site)，或以其他方式帮助改善去疵功能。
根据其他实施例，去疵层130可包括一硅锗(SiGe)膜。在这样的实施例中，可通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或其他合适的沉积方法来沉积SiGe膜。包含硅锗(SiGe)的去疵层130的锗(Ge)浓度可介于约10％到约30％。然而，可使用任何合适的浓度。在去疵层130中包括硅锗的实施例中，硅晶格将由于包含锗而变形，而此变形(distortion)具有做为去疵位点的功能。
根据一些其他实施例，去疵层130可包括一氮化硅(SiN)膜。可通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或其他沉积技术来沉积SiN膜。包括氮化硅(SiN)的去疵层130的氮(N)浓度可介于约1E22原子/cm3到约1E24原子/cm3。然而，可使用任何合适的浓度。类似地，如果去疵层130包括氮化物(-N)，氮(N)有增加金属团聚位点的密度的作用，因此改善了去疵功能。
根据其他实施例，去疵层130可包括一氮氧化硅(SiON)膜。可通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或其他沉积技术来沉积SiON膜。包括氮氧化硅(SiON)的去疵层130的氮(N)浓度可介于约1E20原子/cm3到约1E22原子/cm3，而包括氮氧化硅的去疵层130的氧(O)浓度可介于约1E22原子/cm3到约1E24原子/cm3。然而，可使用任何合适的浓度。类似地，如果去疵层130包括氮化物(-N)和氮氧化物(-ON)，氮(N)有增加金属团聚位点的密度的作用，因此改善了去疵功能。
一般来说，去疵层130越厚，可被隔离(sequestered)在去疵层130中的金属污染物总量越多，而当去疵层130越薄，可被去除(gettered)的金属污染物总量越少。因此，应提供具有足够厚度的去疵层130以达到足够的去疵潜力。在代表性的应用中，去疵层130的厚度约等于或薄于外延层140的厚度。在一代表性方面，去疵层130和外延层140被配置以具有不对齐的硅结构或不同的材料组成－例如，以在去疵层130和外延层140之间的边界处包括一无序结构。在一特定实施例中，去疵层130可形成以具有介于约
Figure BDA0001893566450000071
到约
Figure BDA0001893566450000072
的一第三厚度T3，像是约
Figure BDA0001893566450000073
然而，可使用任何合适的厚度。
根据一些实施例，图6显示一块状主要基板600的提供(provision)。在代表性的应用中，块状主要基板600可提供做为一单晶硅基板，所述单晶硅基板将在进一步的处理中随后形成绝缘体上覆硅结构100的一硅层(参照图1)。例如，块状主要基板600可提供做为利用柴可斯基(Czochralski)制程生产一单晶硅晶圆的结果。
块状主要基板600可掺杂有硼(B)、氧(O)、或其他元素。例如，在代表性的应用中，块状主要基板600可掺杂有浓度介于约5E15原子/cm3到约6E18原子/cm3的硼(B)。在另一实施例中，块状主要基板600可掺杂有浓度介于约1E16原子/cm3到约8E18原子/cm3的氧(O)。然而，可使用任何合适的浓度。
根据一些实施例，图7代表性地显示将块状主要基板600氧化以形成一第一埋藏氧化层120。或者，第二晶圆700可以是商业上已提供有第一埋藏氧化层120配置在其中者。在一实施例中，氧化可以是一热氧化，其通过迫使一氧化剂在高温下扩散到晶圆中并与其反应，而在晶圆的表面上产生一氧化物(通常为二氧化硅(SiO2))的薄层。通常，热氧化是在介于约800℃到约1200℃的高温和在存在有氧化剂(像是水、蒸汽、氧气、臭氧、前述的组合、或其类似成分)的炉中实施。可依据绝缘体上覆硅结构100将用来制造何种半导体装置来选择第一埋藏氧化层120的厚度。在一些实施例中，第一埋藏氧化层120可形成为具有介于约
Figure BDA0001893566450000074
到约
Figure BDA0001893566450000075
的一第四厚度T4，像是约
Figure BDA0001893566450000076
然而，可使用任何合适的厚度。
在一些实施例中，也可在氧化制程期间添加额外的材料以帮助控制制程。例如，在一些实施例中，可将盐酸(HCl)或三氯乙烯(C2HCl3)添加到氧化介质中，以帮助提高氧化速率。氯的存在也将具有固定不稳定金属离子的附加作用，例如通过形成氯化钠来固定钠(Na)。这样的固定可以帮助减少或避免因为未反应的不稳定金属离子的存在而造成的装置性能的劣化。
第一埋藏氧化层120代表块状主要基板600的一热氧化部分。基板110是块状主要基板600的一未氧化部分。第一埋藏氧化层120位于基板110之上、其上、并且与其连接。在图7所示的制造步骤结束时，提供第二晶圆700(包括第一埋藏氧化层120)用于后续的处理。
图7也显示第一晶圆500的氧化。在一实施例中，可通过类似于块状主要基板600的方式氧化第一晶圆500。例如，可在升高的温度和氧化环境中利用像是热氧化来氧化第一晶圆500，其中氧被驱入所述的氧化环境中并与第一晶圆500暴露的表面反应以形成一第二氧化层150。第二氧化层150可形成为具有介于约
Figure BDA0001893566450000081
到约
Figure BDA0001893566450000082
的一第五厚度T5，像是约
Figure BDA0001893566450000083
然而，可使用任何合适的制程和厚度。
然而，尽管包括在块状主要基板600(后续经处理而形成绝缘体上覆硅结构100的基板110)中的块状微缺陷(bulk micro defects；BMD)具有去疵能力，因形成第一埋藏氧化层120，任何金属污染物将无法通过第一埋藏氧化层120(如上所述)以被隔离在与块状微缺陷(BMDs)相关的去疵位点中。因此，将去除或实质减少因块状主要基板600中块状微缺陷(BMD)的存在而可达到的任何去疵效益。因而，去疵层130被配置以在不需要金属污染物通过第一埋藏氧化层120的情况下，提供金属污染物的隔离。其结果，可将基板110中的块状微缺陷(BMD)数量实质减少或以其他方式去除的绝缘体上覆硅结构100提供给半导体装置制程－并且，可因此在比用于生产例如大量氧气沉积位点或其他BMD更低的温度下形成绝缘体上覆硅结构100。
此外，尽管已说明上述的氧化制程是在块状主要基板600的单侧上形成第一埋藏氧化层120且在第一晶圆500的单侧上形成第二氧化层150，这仅是为了说明，不该以此限定本发明实施例。更确切地说(rather)，在其他实施例中，第一埋藏氧化层120可形成于块状主要基板600的每一个暴露的表面上，且第二氧化层150可形成于第一晶圆500(包括去疵层130的氧化部分、停止层300、及虚设基板200)的每一个暴露的表面上。
根据一些实施例，图8代表性地显示接合第一晶圆500至第二晶圆700以形成接合晶圆800。在一实施例中，可利用任何合适的接合技术实施所述接合，像是通过氧化物融熔接合(oxide fusion bonding)，尽管也可利用任何其他合适的接合制程，像是玻璃上硅接合(silicon-on-glass bonding)、直接晶圆到晶圆接合(direct wafer-to-waferbonding)、混合接合(hybrid bonding)、或其类似制程。在利用融熔接合的一实施例中，一旦形成第一埋藏氧化层120和第二氧化层150，可先通过对齐第一晶圆500和第二晶圆700以启动(initiate)融熔接合制程，接着使第一晶圆500和第二晶圆700接触在一起以启动第一晶圆500和第二晶圆700的接合。
一旦通过使第一晶圆500和第二晶圆700接触而启动接合，可通过加热第一晶圆500和第二晶圆700来持续接合制程以加强接合。在一实施例中，可在介于约300℃到约400℃的温度下对第一晶圆500和第二晶圆700进行退火来实施此加热以加强接合。可实施退火制程约1小时到约3小时。然而，可替代地使用任何合适的方法以加强接合，包括允许第一晶圆500和第二晶圆700在室温下接合，且所有这样的接合完全地包括在本发明实施例的范围内。
在另一实施例中，可利用湿洗步骤来帮助活化和启动第一晶圆500和第二晶圆700之间的融熔接合。例如，可通过使用例如湿洗步骤(像是SC-1和SC-2清洗步骤)初步地清洗第一埋藏氧化层120和第二氧化层150来接合第一埋藏氧化层120和第二氧化层150以形成一个或多个亲水表面。接着，将第一埋藏氧化层120与第二氧化层150对齐，并将两者接触在一起以开始接合步骤。一旦第一埋藏氧化层120与第二氧化层150接触，可使用热退火以加强接合。
在又一实施例中，可通过先处理第一埋藏氧化层120和第二氧化层150以形成一个或多个疏水表面来接合第一埋藏氧化层120和第二氧化层150。例如，在一实施例中，第一埋藏氧化层120和第二氧化层150可各自暴露于等离子体或利用氟化氢(HF)或氟化铵(NH4F)的蚀刻溶液蚀刻。一旦经过处理，便接着使第一埋藏氧化层120和第二氧化层150对齐并接触。接着对第一埋藏氧化层120和第二氧化层150进行退火以加强接合。
然而，如上述使用氧化层、清洗制程、或蚀刻溶液的融熔接合的描述仅仅是可用于接合第一埋藏氧化层120和第二氧化层150的制程类型例子，且并非用于限定本发明实施例。更明确地说，可替代地使用任何合适的接合制程来接合第一埋藏氧化层120和第二氧化层150、及接合第一晶圆500至第二晶圆700，且所有这样的接合完全地包括在本发明实施例的范围内。
根据一些实施例，图9代表性地显示移除虚设基板200以形成薄化晶圆900。在晶圆接合之后，从第一晶圆500的背表面开始，可对接合晶圆800进行研磨制程或平坦化制程(例如：化学机械研磨)。研磨/平坦化制程可适用于移除全部(in total)虚设基板200，或者在另一实施例中，适用于在停止层300之上留下约50μm的虚设基板200材料。之后可对剩余的材料进行干抛光制程(dry polishing process)。
此后，可实施一第一蚀刻制程以移除虚设基板200的剩余材料，并且暴露停止层300。在一些实施例中，第一蚀刻制程可为利用液体蚀刻剂的一湿蚀刻制程，所述液体蚀刻剂对虚设基板200的材料具有选择性，且不会显着地移除下方停止层300的材料。在虚设基板200为硅且停止层300为硅锗的特定实施例中，对虚设基板200的材料具有选择性的液体蚀刻剂可以像是在溶液中的浓度介于约5％到约25％的四甲基氢氧化铵(tetramethylammonium hydroxide；TMAH)的蚀刻剂。然而，也可使用任何合适的蚀刻制程，像是一干蚀刻制程。
在另一实施例中，通过劈裂制程(cleavage process)而非通过研磨和蚀刻制程(如上所述)来移除虚设基板200。例如，在一实施例中，可形成劈裂面(cleave plane)(未单独显示)像是注入层、多孔层、或应变层，然后使其劈裂以分离虚设基板200。然而，通过使用研磨制程和蚀刻制程，可避免在去疵层130处意外劈裂虚设基板200。
在完全地移除虚设基板200并暴露出停止层300之后，可利用一第二蚀刻制程移除停止层300。在一实施例中，第二蚀刻制程可为例如使用液体蚀刻剂的一湿蚀刻制程，所述液体蚀刻剂对停止层300(例如：硅锗(SiGe))的材料具有选择性，且不会显着地移除下方外延层140的材料。在停止层300为硅锗且外延层140为硅的特定实施例中，对外延层140的材料具有选择性的液体蚀刻剂可以像是比例为约40:20:5的HNO3:H2O:dHF(0.5％)溶液的蚀刻剂。然而，也可使用任何合适的蚀刻制程，像是一干蚀刻制程。
一旦暴露出外延层140的表面，可抛光(polished)并清洗外延层140暴露的表面以产生绝缘体上覆硅结构100(例如：如图1代表性所示)。此外，一旦准备好，绝缘体上覆硅结构100可做为用于制造主动装置(例如：晶体管)和被动装置(例如：电阻等)的基板以及其相应的互连结构。然而，可使用任何合适的装置。
根据一些实施例，图10代表性地显示形成绝缘体上覆硅晶圆的方法1000。方法1000起始于步骤1010，如图3代表性显示的，选择性地(optionally)沉积一停止膜(例如：停止层300)于一载体基板(例如：虚拟基板200)之上。在步骤1020中，如图4代表性显示的，形成一外延层(例如：外延层140)于载体基板(例如：虚设基板200)之上。此后，在步骤1030中，如图5代表性显示的，沉积去疵层(例如：去疵层130)于外延层(例如：外延层140)之上。在步骤1040中，如图7代表性显示的，选择性地氧化一主要基板(例如：块状主要基板600)以形成一氧化层(例如：第一埋藏氧化层120)。步骤1040为选择性的，因为在一些实施例中，所提供的主要基板可具有已形成在其中的氧化层。在步骤1050中，可选择性地氧化去疵层(例如：去疵层130)以改善后续对主要基板的氧化层(例如：第一埋藏氧化层120)的附着。此后，在步骤1060中，如图8代表性显示的，将主要基板(例如：第二晶圆700)接合至去疵层(例如：第一晶圆500的去疵层130)之上、其上、并且与其连接。接合(例如：图10的步骤1060)可包括在介于约300℃到约400℃的温度下实施的一退火制程。在步骤1070中，移除载体基板(例如：虚设基板200)。载体基板(例如：虚设基板200)的移除(例如：图10的步骤1070)可选择性地包括步骤1080，移除选择性的停止层(例如：停止层300)。载体基板(例如：虚设基板200)的移除(例如：图10的步骤1070)也可选择性地包括步骤1090，暴露外延层(例如：外延层140)。
根据一些实施例，图11代表性地显示形成绝缘体上覆硅晶圆的方法1100。方法1100起始于步骤1110，如图3代表性显示的，沉积一蚀刻停止层(例如：停止层300)于一虚设晶圆(例如：虚设基板200)之上。在步骤1120中，如图4代表性显示的，形成一外延硅层(例如：外延层140)于蚀刻停止层(例如：停止层300)之上。此后，在步骤1130中，如图5代表性显示的，形成一去疵层(例如：去疵层130)于外延硅层(例如：外延层140)之上。在步骤1140中，如图7代表性显示的，选择性地热氧化一主要晶圆(例如：块状主要基板600)以形成一氧化层(例如：第一埋藏氧化层120)。步骤1140为选择性的，因为在一些实施例中，所提供的主要晶圆可具有已形成在其中的氧化层。在选择性的步骤1150中，热氧化去疵层(例如：去疵层130)以改善后续对氧化层(例如：第一埋藏氧化层120)的附着。此后，在步骤1160中，如图8代表性显示的，将主要基板(例如：第二晶圆700)的氧化层(例如：第一埋藏氧化层120)接合在去疵层(例如：第一晶圆500的去疵层130)之上、其上、并且与其连接。接合(例如：图11的步骤1160)可包括在介于约300℃到约400℃的温度下持续实施一退火制程约1小时到约3小时。在步骤1170中，移除虚设晶圆(例如：虚设基板200)。虚设晶圆(例如：虚设基板200)的移除(例如：图11的步骤1170)可选择性地包括步骤1175的研磨制程或平坦化制程。在步骤1180中，移除蚀刻停止层(例如：停止层300)。蚀刻停止层(例如：停止层300)的移除(例如：图11的步骤1180)可选择性地包括步骤1185的湿蚀刻制程。湿蚀刻制程(例如：图11的步骤1185)可选择性地包括步骤1190，暴露外延硅层(例如：外延层140)。此后，可实施步骤1195，选择性地抛光暴露的外延硅层。
此处呈现的各实施例可提供数个优点。例如，通过提供中介于外延硅层和埋藏氧化层之间的去疵层，可提升或以其他方式改善绝缘体上覆硅晶圆的金属去疵能力，从而有助于将活化层表面的金属污染(例如：钨、铝、锡等)降低到约1×109原子/cm2的水平。此外，可降低用以制造装置的总体(aggregate)热预算。此外，可将一金属去疵层内埋于绝缘体上覆硅晶圆中做为整合解决方案(integration solution)的一部分。此外，可去除或以其他方式减少用以形成块状微缺陷(BMD)的预处理步骤。此外，此处描述的内埋去疵结构和方法可从初始提供(provision)的缘体上覆硅晶圆提供改善金属去疵能力。此外，将去疵层设置在装置制造区域附近可以达到改善的金属去疵相对接近度(relative proximity)(例如，与具有低扩散速率的金属；例如：W、Al、Sn、或其类似物)。此外，可去除或以其他方式降低绝缘体上覆硅晶圆表面上的金属。此外，可利用此处代表性公开的内埋去疵结构和方法，将绝缘体上覆硅(SOI)基板的外延硅层中金属污染物的浓度降低到少于约1E9原子/cm3。
根据一实施例，绝缘体上覆硅(SOI)基板的制造方法包括形成一外延层于一第一基板之上；沉积一去疵层(gettering layer)于外延层之上；接合一第二基板至去疵层，其中第二基板包括一绝缘层，且在接合第二基板之后，绝缘层与去疵层连接；以及移除第一基板。在一实施例中，所述方法还包括氧化第二基板以在接合第二基板至去疵层前形成绝缘层，其中在接合第二基板至去疵层之后，绝缘层中介于第二基板的一未氧化部分与去疵层之间。在一实施例中，所述方法还包括在接合第二基板之前氧化去疵层。在一实施例中，接合第二基板包括在介于约300℃到约400℃的温度下实施一退火制程。在一实施例中，所述方法还包括在形成外延层之前，沉积一停止膜于第一基板之上。在一实施例中，停止膜中介于第一基板和外延层之间并连接第一基板和外延层。在一实施例中，移除第一基板包括移除停止膜，以及暴露外延层。
在另一实施例中，绝缘体上覆硅(SOI)基板的制造方法包括：沉积一蚀刻停止层于一虚设晶圆之上；生长一外延硅层于蚀刻停止层之上；形成一去疵层于该外延硅层之上；接合一主要晶圆的一氧化层至去疵层的一氧化部分；在接合主要晶圆的氧化层之后，移除虚设晶圆；以及在移除虚设晶圆之后，移除蚀刻停止层。在一实施例中，沉积蚀刻停止层包括沉积硅锗；以及形成去疵层包括形成多晶硅、氮化硅、氮氧化硅、或硅锗的其中之一。在一实施例中，所述方法还包括在接合主要晶圆的氧化层之前，热氧化去疵层。在一实施例中，所述方法还包括在接合主要晶圆的氧化层之前，热氧化主要晶圆以形成氧化层。在一实施例中，接合主要晶圆的氧化层包括在介于约300℃到约400℃的温度下持续退火约1小时到约3小时。在一实施例中，移除虚设晶圆包括至少一研磨制程或一平坦化制程。在一实施例中，移除蚀刻停止层包括一湿蚀刻制程。
在又一实施例中，半导体装置包括具有一埋藏氧化层的硅基板；连接埋藏氧化层的去疵层；以及连接去疵层的外延硅层，其中去疵层中介于埋藏氧化层和外延硅层之间。在一实施例中，去疵层包括一第一材料，且埋藏氧化层包括第一材料的一氧化物。在一实施例中，去疵层包括多晶硅。在一实施例中，去疵层包括一氮化物材料。在一实施例中，去疵层包括氮氧化硅。在一实施例中，去疵层包括硅锗。
前述内文概述了许多实施例的部件，以使本技术领域中技术人员可以从各个方面更佳地了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的构思与范围。在不背离本发明的构思与范围的前提下，可对本发明实施例进行各种改变、置换或修改。
虽然本发明实施例已以数个实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作任意的变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (15)

1.一种绝缘体上覆硅基板的制造方法，该方法包括：
沉积一停止膜于一第一基板之上；
形成一外延层于该停止膜之上；
沉积一去疵层于该外延层之上，其中该去疵层包括氮化物材料、氮氧化硅或硅锗，且其中该去疵层符合以下(1)至(3)条件之一：
(1)当该去疵层包括氮化物材料时，该去疵层的氮浓度介于1E22原子/cm3到1E24原子/cm3；
(2)当该去疵层包括氮氧化硅时，该去疵层的氮浓度介于1E20原子/cm3到1E22原子/cm3，而该去疵层的氧浓度介于1E22原子/cm3到1E24原子/cm3；或
(3)当该去疵层包括硅锗时，该去疵层的锗浓度介于10％到30％；
接合一第二基板至该去疵层，其中该第二基板包括一绝缘层，且在接合该第二基板之后，该绝缘层与该去疵层连接；以及
移除该第一基板。
2.如权利要求1所述的绝缘体上覆硅基板的制造方法，还包括氧化该第二基板以在接合该第二基板至该去疵层前形成该绝缘层，其中在接合该第二基板至该去疵层之后，该绝缘层中介于该第二基板的一未氧化部分与该去疵层之间。
3.如权利要求1所述的绝缘体上覆硅基板的制造方法，还包括在接合该第二基板的前氧化该去疵层。
4.如权利要求1所述的绝缘体上覆硅基板的制造方法，其中接合该第二基板包括在300℃到400℃的温度下实施一退火制程。
5.如权利要求1所述的绝缘体上覆硅基板的制造方法，其中该停止膜中介于该第一基板和该外延层之间并连接该第一基板和该外延层。
6.如权利要求1所述的绝缘体上覆硅基板的制造方法，其中移除该第一基板包括移除该停止膜，以及暴露该外延层。
7.一种绝缘体上覆硅基板的制造方法，该方法包括：
沉积一蚀刻停止层于一虚设晶圆之上；
生长一外延硅层于该蚀刻停止层之上；
形成一去疵层于该外延硅层之上，其中该去疵层包括氮化物材料、氮氧化硅或硅锗，且其中该去疵层符合以下(1)至(3)条件之一：
(1)当该去疵层包括氮化物材料时，该去疵层的氮浓度介于1E22原子/cm3到1E24原子/cm3；
(2)当该去疵层包括氮氧化硅时，该去疵层的氮浓度介于1E20原子/cm3到1E22原子/cm3，而该去疵层的氧浓度介于1E22原子/cm3到1E24原子/cm3；或
(3)当该去疵层包括硅锗时，该去疵层的锗浓度介于10％到30％；
接合一主要晶圆的一氧化层至该去疵层的一氧化部分；
在接合该主要晶圆的该氧化层之后，移除该虚设晶圆；以及
在移除该虚设晶圆之后，移除该蚀刻停止层。
8.如权利要求7所述的绝缘体上覆硅基板的制造方法，其中：
沉积该蚀刻停止层包括沉积硅锗；以及
形成该去疵层包括形成多晶硅、氮化硅。
9.如权利要求7所述的绝缘体上覆硅基板的制造方法，还包括在接合该主要晶圆的该氧化层之前，热氧化该去疵层。
10.如权利要求7所述的绝缘体上覆硅基板的制造方法，还包括在接合该主要晶圆的该氧化层之前，热氧化该主要晶圆以形成该氧化层。
11.如权利要求7所述的绝缘体上覆硅基板的制造方法，其中接合该主要晶圆的该氧化层包括在300℃到400℃的温度下持续退火1小时到3小时。
12.如权利要求7所述的绝缘体上覆硅基板的制造方法，其中移除该虚设晶圆包括至少一研磨制程或一平坦化制程。
13.如权利要求7所述的绝缘体上覆硅基板的制造方法，其中移除该蚀刻停止层包括一湿蚀刻制程。
14.一半导体装置，包括：
一硅基板；
一埋藏氧化层；
一去疵层，连接该埋藏氧化层；以及
一外延硅层，连接该去疵层，其中该去疵层中介于该埋藏氧化层和该外延硅层之间；
其中该去疵层包括氮化物材料、氮氧化硅或硅锗，且其中该去疵层符合以下(1)至(3)条件之一：
(1)当该去疵层包括氮化物材料时，该去疵层的氮浓度介于1E22原子/cm3到1E24原子/cm3；
(2)当该去疵层包括氮氧化硅时，该去疵层的氮浓度介于1E20原子/cm3到1E22原子/cm3，而该去疵层的氧浓度介于1E22原子/cm3到1E24原子/cm3；或
(3)当该去疵层包括硅锗时，该去疵层的锗浓度介于10％到30％。
15.如权利要求14所述的半导体装置，其中该去疵层包括一第一材料，且该埋藏氧化层包括该第一材料的一氧化物。
CN201811481775.XA 2018-04-20 2018-12-05 绝缘体上覆硅基板的制造方法及半导体装置 Active CN110391173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/958,385 2018-04-20
US15/958,385 US11211259B2 (en) 2018-04-20 2018-04-20 Structure and method for embedded gettering in a silicon on insulator wafer

Publications (2)

Publication Number Publication Date
CN110391173A CN110391173A (zh) 2019-10-29
CN110391173B true CN110391173B (zh) 2022-03-29

Family

ID=68236542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811481775.XA Active CN110391173B (zh) 2018-04-20 2018-12-05 绝缘体上覆硅基板的制造方法及半导体装置

Country Status (3)

Country Link
US (2) US11211259B2 (zh)
CN (1) CN110391173B (zh)
TW (1) TWI723378B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492476A (zh) * 2002-07-16 2004-04-28 国际商业机器公司 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN105190835A (zh) * 2013-05-01 2015-12-23 信越化学工业株式会社 混合基板的制造方法和混合基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920013A (en) * 1997-02-07 1999-07-06 Ford Motor Company Silicon micromachine with sacrificial pedestal
ATE275761T1 (de) * 1997-03-26 2004-09-15 Canon Kk Halbleitersubstrat und verfahren zu dessen herstellung
US6749684B1 (en) * 2003-06-10 2004-06-15 International Business Machines Corporation Method for improving CVD film quality utilizing polysilicon getterer
US7169226B2 (en) 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US20090189159A1 (en) * 2008-01-28 2009-07-30 Atmel Corporation Gettering layer on substrate
US20100019385A1 (en) * 2008-07-23 2010-01-28 International Business Machines Corporation Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits
JP5867609B2 (ja) * 2012-08-22 2016-02-24 富士電機株式会社 半導体装置の製造方法
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492476A (zh) * 2002-07-16 2004-04-28 国际商业机器公司 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN105190835A (zh) * 2013-05-01 2015-12-23 信越化学工业株式会社 混合基板的制造方法和混合基板

Also Published As

Publication number Publication date
US20220122849A1 (en) 2022-04-21
US20190326128A1 (en) 2019-10-24
US11211259B2 (en) 2021-12-28
TWI723378B (zh) 2021-04-01
CN110391173A (zh) 2019-10-29
TW201944463A (zh) 2019-11-16

Similar Documents

Publication Publication Date Title
JP6831911B2 (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
TWI758133B (zh) 製備多層結構的方法
US7101772B2 (en) Means for forming SOI
US6784071B2 (en) Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US7629666B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
JPH0834174B2 (ja) 半導体装置の製造方法
US20080044983A1 (en) Element formation substrate, method of manufacturing the same, and semiconductor device
JP6592534B2 (ja) 多層構造体及びその製造方法
JP6752933B2 (ja) 多層構造体
US9577065B2 (en) Back-end transistors with highly doped low-temperature contacts
US20060131687A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
US20070228384A1 (en) Single-crystal layer on a dielectric layer
WO2015074479A1 (zh) 低翘曲度的半导体衬底及其制备方法
WO2015074478A1 (zh) 低翘曲度的半导体衬底的制备方法
CN110391173B (zh) 绝缘体上覆硅基板的制造方法及半导体装置
US20110223706A1 (en) Method of forming a photodetector
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法
US20100270658A1 (en) Semiconductor device and method for producing same
JPH08148659A (ja) Ｓｏｉ基板の製造方法
JPS60149145A (ja) 半導体装置の製造方法
JPH09289317A (ja) 半導体装置
JP2008130726A (ja) 半導体装置の製造方法
KR20030058017A (ko) 금속막 기반 에스오아이 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant