JPH09289317A

JPH09289317A - 半導体装置

Info

Publication number: JPH09289317A
Application number: JP9032270A
Authority: JP
Inventors: Toshiyuki Kishi; 敏幸岸; Takashi Toida; 孝志戸井田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1996-02-23
Filing date: 1997-02-17
Publication date: 1997-11-04
Anticipated expiration: 2017-02-17
Also published as: JP3204624B2

Abstract

(57)【要約】【課題】寄生トランジスタに起因するリーク電流が発
生しないようにする。【解決手段】半導体基板１上に絶縁膜を設け、その上
に第１の下部ゲート電極５ａと第２の下部ゲート電極５
ｂとからなる下部ゲート電極を設け、その下部ゲート電
極上に下部ゲート絶縁膜を形成する。その下部ゲート絶
縁膜上に素子領域９を設け、その素子領域９上に上部ゲ
ート絶縁膜を介して上部ゲート電極１３を設ける。その
素子領域９は島状のパターン形状を有する。第１の下部
ゲート電極５ａは素子領域９のほぼ中央部に配置し、第
２の下部ゲート電極５ｂは第１の下部ゲート電極５ａと
平行な方向で、しかも素子領域９と絶縁膜との境界領域
に設け、上部ゲート電極１３は下部ゲート電極５ａ，５
ｂと直交する方向に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置に関
し、特に半導体基板に設けた絶縁膜上に形成する活性層
領域である素子領域の上下に、それぞれ上部ゲート電極
と下部ゲート電極とを有する電界効果型トランジスタ等
の半導体装置に関する。

【０００２】

【従来の技術】半導体基板に設けた絶縁膜上に形成する
素子領域の上下に、それぞれ上部ゲート電極と下部ゲー
ト電極とを有する半導体装置は、ショートチャネル効果
の抑制、サブスレッショルド特性の向上、高移動度の実
現など多くのすぐれた特性を有するデバイスとして、た
とえば特開昭５６−１１１２６１号公報に記載されてい
る。そこで、このような従来の半導体装置の一例を図３
８を用いて説明する。図３８は、素子領域の上下に上部
ゲート電極と下部ゲート電極とを有する従来の半導体装
置である電界効果型トランジスタの平面図である。

【０００３】この電界効果型トランジスタは、図示を省
略した半導体基板に設けられた絶縁膜上に、図３８に示
すように、島状のパターン形状を有する素子領域５０が
形成され、その上下にそれぞれ上部ゲート電極５２と下
部ゲート電極５１とが設けられている。そして、図示し
ていないが、上部ゲート電極５２と素子領域５０との間
には上部ゲート絶縁膜が設けられ、下部ゲート電極５１
と素子領域５０との間には下部ゲート絶縁膜が設けられ
ている。

【０００４】素子領域５０の下部ゲート電極５１と上部
ゲート電極５２に挟まれたゲート領域の両側にソース領
域５３とドレイン領域５４が設けられる。仮想線で示す
５５ａ〜５５ｄは、これらの全面上に設けられる層間絶
縁膜に形成されるコンタクトホールである。

【０００５】このような構造の電界効果型トランジスタ
においては、上部ゲート電極５２と下部ゲート電極５１
との位置合わせずれが発生すると、上部ゲート電極５２
と下部ゲート電極５１とが重なっていない領域で容量が
形成されて、寄生抵抗分が増加する。そこで図３８に
示すように、露光装置の位置合わせずれを考慮して、下
部ゲート電極５１の幅（ゲート長）を上部ゲート電極５
２の幅（ゲート長）に比べて大きく設計して、前述の容
量の形成を防止し、上部ゲート電極５２で形成するチャ
ネル領域全体を下部ゲート電極５１で制御できるように
構成している。

【０００６】

【発明が解決しようとする課題】この図３８に示す電界
効果型トランジスタによれば、ショートチャネル効果を
抑制することができ、良好なサブスレッショルド特性を
もち、さらに高い移動度を備えている。しかしながら、
この電界効果型トランジスタでは、島状のパターン形状
を有する素子領域５０の素子領域端部５０ａにおいて寄
生トランジスタが形成される。

【０００７】この素子領域端部５０ａに形成される寄生
トランジスタは、素子領域５０の主面に形成される電界
効果型トランジスタよりそのしきい値電圧がデプレッシ
ョン側にシフトして、低くなっている。そのため、素子
領域５０の主面の電界効果型トランジスタが動作する前
に、寄生トランジスタが動作することになる。それによ
って、素子領域端部５０ａの寄生トランジスタに起因す
るリーク電流が発生し、半導体装置が所定の動作をする
ことができなくなる場合があった。

【０００８】この発明は上記の課題を解決するためにな
されたものであり、上述のような構造の半導体装置にお
いて、寄生トランジスタに起因するリーク電流が発生し
ないようにすることを目的とする。

【０００９】

【課題を解決するための手段】この発明は、半導体基板
に設けた絶縁膜と、その上に設けた下部ゲート電極と、
その下部ゲート電極上に設けた下部ゲート絶縁膜と、そ
の上に設けた素子領域と、その素子領域上に設けた上部
ゲート絶縁膜と、その上に設けた上部ゲート電極とを備
えた半導体装置において、上記の目的を達成するため、
次のように構成したものである。

【００１０】上記素子領域は島状のパターン形状を有
し、上記下部ゲート電極は第１の下部ゲート電極と第２
の下部ゲート電極とからなり、その第１の下部ゲート電
極を上記素子領域のほぼ中央部に設け、第２の下部ゲー
ト電極を第１の下部ゲート電極と平行な方向で素子領域
と絶縁膜の境界領域に設ける。そして、上部ゲート電極
は下部ゲート電極と直交する方向に設ける。

【００１１】この半導体装置において、上記半導体基板
上の絶縁膜の周囲にシード領域を設けるとよい。また、
上記絶縁膜と該絶縁膜上の下部ゲート電極とを、半導体
基板に埋め込んで形成し、上記素子領域を平坦に形成す
ることもできる。

【００１２】さらに、これらの半導体装置において、上
記第２の下部ゲート電極を、上記素子領域と絶縁膜の境
界領域の対向する２辺に沿って設けるとよい。また、上
記下部ゲート絶縁膜を酸化シリコン膜あるいは窒化シリ
コン膜で形成するとよい。

【００１３】その第１の下部ゲート電極と第２の下部ゲ
ート電極との導電型を異ならせることにより、Ｎチャネ
ル型の半導体装置あるいはＰチャネル型の半導体装置を
構成することができる。すなわち、Ｎチャネル型半導体
装置の場合は、第１の下部ゲート電極の導電型をＮ型
に、第２の下部ゲート電極の導電型をＰ型にする。Ｐチ
ャネル型半導体装置の場合は、第１の下部ゲート電極の
導電型をＰ型に、第２の下部ゲート電極の導電型をＮ型
にする。

【００１４】このように構成した半導体装置において、
その素子領域と絶縁膜との境界領域を被覆するように設
けた第２の下部ゲート電極には、寄生トランジスタのし
きい値電圧がエンハンス方向にシフトするようなバイア
ス電圧を印加する。さらに、素子領域のほぼ中央部に設
けた第１の下部ゲート電極には、素子領域の主面の電界
効果型トランジスタのしきい値電圧を制御するバイアス
電圧を印加する。

【００１５】すなわち、第１の下部ゲート電極と第２の
下部ゲート電極とに異なるバイアス電圧を印加してこの
半導体装置を駆動することにより、素子領域の端部に形
成される寄生トランジスタに起因するリーク電流の発生
を抑えることができ、常に所定の動作をすることができ
る。なお、第１の下部ゲート電極と第２の下部ゲート電
極の導電型を異ならせた場合には、両電極に同じバイア
ス電圧を印加しても、素子領域の端部に形成される寄生
トランジスタに起因するリーク電流の発生を抑えること
ができる。

【００１６】

【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて具体的に説明する。〔第１の実施形態の半導体装置〕まず、この発明による
第１の実施形態の半導体装置の構造を図１と図２によっ
て説明する。

【００１７】図１はこの発明の第１の実施形態による半
導体装置の素子領域と下部ゲート電極および上部ゲート
電極の配置関係を示す平面図、図２はそのＡ−Ａ線に沿
う半導体装置全体の断面図である。なお、図１に示す平
面図は、以下に説明する各実施形態の半導体装置に共通
している。この第１の実施形態による半導体装置は、図
２に示すように、半導体基板１上に酸化シリコン膜から
なる絶縁膜３を選択的に設けている。そして、この絶縁
膜３上に電界効果型トランジスタのような能動素子や受
動素子を、次のように設けている。

【００１８】絶縁膜３上に下部ゲート電極を設けてお
り、その下部ゲート電極は、第１の下部ゲート電極５ａ
と第２の下部ゲート電極５ｂとから構成される。すなわ
ち、図１に示すように、直線状のパターン形状を有する
第１の下部ゲート電極５ａと、この第１の下部ゲート電
極５ａと平行でしかもその外側の領域を囲むようなパタ
ーン形状の第２の下部ゲート電極５ｂとを設けている。

【００１９】さらに、この第１の下部ゲート電極５ａと
第２の下部ゲート電極５ｂとからなる下部ゲート電極の
表面に、図２に示すように下部ゲート絶縁膜７を形成し
ている。この下部ゲート絶縁膜は、酸化シリコン膜ある
いは窒化シリコン膜からなる。そして、この下部ゲート
絶縁膜７と絶縁膜３との上面に素子領域９を設けてい
る。この素子領域９は単結晶シリコン膜からなる。１０
はその素子領域９を形成するためのシード領域である。

【００２０】そして、この素子領域９は、図１に示すよ
うに島状のパターン形状を有し、第１の下部ゲート電極
５ａ上に幅方向の中央部が位置し、第２の下部ゲート電
極５ｂ上にその端面部が位置するようにパターン形成さ
れている。それによって、第２の下部ゲート電極５ｂ
が、素子領域９と絶縁膜３の境界領域の対向する２辺に
沿って設けられることになる。

【００２１】さらに、この素子領域９の全面に図２に示
す上部ゲート絶縁膜１１が設けられている。そして、こ
の上部ゲート絶縁膜１１上で、素子領域９を横断するよ
うに上部ゲート電極１３が設けられる。この上部ゲート
電極１３は図１に示すように、第１の下部ゲート電極５
ａおよび第２の下部ゲート電極５ｂと直交する方向に配
置される。さらに、この上部ゲート電極１３に対して素
子領域９の一方の側にソース領域１５が、他方の側にド
レイン領域１７が設けられる。

【００２２】そして、これらを含む半導体基板１の全面
に層間絶縁膜１９を設けている。この層間絶縁膜１９に
コンタクトホール２１ａ〜２１ｅを設け、それぞれその
各コンタクトホール２１ａ〜２１ｅを通して、第１の下
部ゲート電極５ａ，第２の下部ゲート電極５ｂ，上部ゲ
ート電極１３，素子領域９のソース領域１５およびドレ
イン領域１７に接続するように、配線２３を設けてい
る。図１及び図２には１個の半導体装置のみを示してい
るが、実際には共通の半導体基板１上に、このような半
導体装置である電界効果型トランジスタが多数形成され
る。

【００２３】次に、この半導体装置の駆動方法について
説明する。図３は、この発明によるＮチャネル型半導体
装置の下部ゲート電極５ａ，５ｂに印加する下部ゲート
電圧をパラメータとして、２Ｖ，１Ｖ，０Ｖ，−２Ｖ，
−４Ｖと変化させた場合の、上部ゲート電圧とドレイン
電流の関係を示す特性線図である。図３の横軸には上部
ゲート電極１３に印加する上部ゲート電圧を示し、縦軸
にはドレイン電流を対数で示している。

【００２４】この図３に示されるように、下部ゲート電
極にマイナスのバイアスを印加すると、特性はエンハン
スメント側にシフトし、しきい値電圧は高くなる。逆
に、下部ゲート電極にプラスのバイアスを印加すると、
特性はデプレッション方向にシフトし、しきい値電圧は
低くなる。Ｐチャンネル型半導体装置の場合にはこれと
は逆の特性になる。そこで、上述した半導体装置である
電界効果型トランジスタの第１の下部ゲート電極２１ａ
と第２の下部ゲート電極２１ｂには、以下に記すような
バイアス電圧を印加する。

【００２５】この電界効果型トランジスタにおいて、第
２の下部ゲート電極５ｂは、素子領域９の端面部に形成
される寄生トランジスタの発生を防止するために用いら
れる。そのため、この第２の下部ゲート電極５ｂには、
Ｎチャネル型の電界効果型トランジスタにおいてはマイ
ナスのバイアス電圧を印加し、Ｐチャネル型の電界効果
型トランジスタにおいてはプラスのバイアス電圧を印加
する。その結果、その寄生トランジスタの特性がエンハ
ンスメント方向にシフトし、しきい値電圧が高くなる。

【００２６】また、素子領域９の幅方向の中央部に設け
た第１の下部ゲート電極５ａは、上部ゲート電極１３に
よって電界効果型トランジスタのしきい値電圧を制御す
ることができるように用いられる。すなわち、この第１
の下部ゲート電極５ａには、Ｎチャネル型の電界効果型
トランジスタにおいてはプラスのバイアス電圧を印加
し、Ｐチャネル型の電界効果型トランジスタにおいては
マイナスのバイアス電圧を印加する。その結果、第１の
下部ゲート電極５ａの周囲にもチャネルが形成され、ト
ランジスタのしきい値電圧をより低くし、トランジスタ
の電流駆動能力を高める。

【００２７】このように、素子領域９の端部を被覆する
ように配置する第２の下部ゲート電極５ｂには、寄生ト
ランジスタのしきい値電圧がエンハンス方向にシフトす
るようなバイアス電圧を印加する。また、素子領域９の
ほぼ中央に配置するように設ける第１の下部ゲート電極
５ａには、素子領域９のチャネル領域の電界効果型トラ
ンジスタのしきい値電圧を制御するバイアス電圧を印加
する。すなわち、第１の下部ゲート電極５ａと第２の下
部ゲート電極５ｂに、異なる極性のバイアス電圧を印加
する。

【００２８】その結果、素子領域９の端部に形成される
寄生トランジスタのしきい値電圧は高くなり、寄生トラ
ンジスタに起因するリーク電流の発生を抑えることがで
き、半導体装置は常に所定の動作をすることができる。

【００２９】〔上記半導体装置の製造方法〕次に、上述
した半導体装置の製造方法を、図１の平面図及び図２の
断面図と図４から図２１の各工程を示す図を用いて説明
する。まずはじめに、図４に示す単結晶シリコンからな
る半導体基板１の酸化処理を行ない、膜厚２０ｎｍの酸
化シリコン膜からなるパッド酸化膜２を半導体基板１の
全面に形成する。

【００３０】その後、図５に示すように、パッド酸化膜
２上の全面にシリコン窒化膜からなる耐酸化膜４を１０
０ｎｍの膜厚で形成する。このシリコン窒化膜からなる
耐酸化膜４の形成は、化学気相成長装置を使用し、反応
ガスとしてジクロルシラン（ＳｉＨ₂Ｃｌ₂）とアンモニ
ア（ＮＨ₃）との混合気体雰囲気中で、温度７００℃の
条件で形成する。

【００３１】この耐酸化膜４上の全面に、回転塗布法を
用いて感光性樹脂３０を形成する。そして、所定のホト
マスクを用いて露光処理と現像処理によるホトエッチン
グ処理を行なう。それによって、図２に示した絶縁膜３
を形成する領域に対応する領域に開口を形成するよう
に、感光性樹脂３０をパターニングする。この状態を図
６に示す。

【００３２】そして、このパターニングした感光性樹脂
３０をエッチングマスクに用いて、絶縁膜３の形成予定
領域の耐酸化膜４をエッチング除去する。この耐酸化膜
４のエッチング処理は、反応性イオンエッチング装置を
用い、エッチングガスとして三フッ化メタン（ＣＨ
Ｆ₃）と六フッ化イオウ（ＳＦ₆）とヘリウム（Ｈｅ）と
の混合気体を使用して行なう。

【００３３】その後、感光性樹脂３０を除去し、耐酸化
膜４を酸化防止膜として用いて、この耐酸化膜４を形成
していない領域に酸化シリコン膜を形成する選択酸化処
理を行ない、図７に示すように絶縁膜３を形成する。こ
の酸化シリコン膜からなる絶縁膜３の形成は、酸素と水
素との混合気体雰囲気中で、温度１０００℃で酸化処理
を行ない、膜厚５００ｎｍ程度に形成する。このときパ
ッド酸化膜２が残った領域がシード領域１０となる。

【００３４】つぎに、耐酸化膜４を温度１５０℃に加熱
したリン酸（Ｈ₃ＰＯ₄）を使用して除去する。その後、
図８に示すように全面に下部ゲート電極材料６として多
結晶シリコン膜を形成する。この多結晶シリコン膜から
なる下部ゲート電極材料６は、化学気相成長装置を用
い、反応ガスとしてモノシラン（ＳｉＨ₄）を使用し、
２５０ｎｍ程度の膜厚で形成する。

【００３５】その後、イオン注入装置を用いて、下部ゲ
ート電極材料６に導電型がＮ型のリンを、イオン注入量
１×１０¹⁶ａｔｏｍｓ／ｃｍ²導入する。したがって、
下部ゲート電極材料６はＮ型半導体になる。そして、こ
の下部ゲート電極材料６上の全面に、回転塗布法を用い
て感光性樹脂３１を形成し、所定のホトマスクを用いて
露光処理と現像処理とによるホトエッチング処理を行な
い、下部ゲート電極の形成領域に対応する領域に感光性
樹脂３１を形成するようにパターニングする。この状態
を図９に示す。

【００３６】つぎに、このパターニングした感光性樹脂
３１をエッチングマスクに用いて、下部ゲート電極材料
６をエッチングして、図１０に示すように、第１の下部
ゲート電極５ａと第２の下部ゲート電極５ｂとを形成す
る。この第１の下部ゲート電極５ａと第２の下部ゲート
電極５ｂとを形成するための多結晶シリコン膜である下
部ゲート電極材料６のエッチングは、反応性イオンエッ
チング装置を用い、エッチングガスとして六フッ化イオ
ウ（ＳＦ₆）と塩素（Ｃｌ₂）と二フッ化メタン（ＣＨ₂
Ｆ₂）との混合ガスを用いてパターニングする。

【００３７】ここで、第１の下部ゲート電極５ａと第２
の下部ゲート電極５ｂとのパターン形状は、図１の平面
図に示すように、直線状のパターン形状を有する第１の
下部ゲート電極５ａと、この第１の下部ゲート電極５ａ
と平行な方向で、しかもその外側の領域を囲むようなパ
ターン形状で第２の下部ゲート電極５ｂを形成する。

【００３８】その後、酸化処理を行なって、第１の下部
ゲート電極５ａと第２の下部ゲート電極５ｂの表面に、
図１１に示すように酸化シリコン膜からなる下部ゲート
絶縁膜７を形成する。この下部ゲート絶縁膜７の形成
は、酸素と窒素との混合気体雰囲気中で酸化処理を行な
い、膜厚１０ｎｍの酸化シリコン膜を形成する。

【００３９】さらにその後、図１２に示すように、感光
性樹脂３２によって半導体基板１上のシード領域１０以
外の部分をマスクする。そして、シード領域１０に形成
されたパッド酸化膜２を、フッ酸（ＨＦ）とフッ化アン
モニア（ＮＨ₄ Ｆ）との混合溶液であるバッファードフ
ッ酸を用いて除去し、図１３に示すようにシード領域１
０の半導体基板１を露出させる。

【００４０】その後、減圧の化学気相成長装置を用い、
圧力１×１０-⁵Torrに真空排気したのち、塩素（Ｃ
ｌ₂）と水素（Ｈ₂）との混合気体を化学気相成長装置内
部に導入して、圧力０.３Torr、温度５７０℃ の条件で
半導体基板１を１０分間保持して、シード領域１０の清
浄化処理を行なう。この清浄化処理によって、シード領
域１０の半導体基板１の表面はエッチングされ、清浄な
半導体基板１の表面を露出させることができる。

【００４１】この清浄化処理を行なったのち、大気中に
半導体基板１を取り出すことなく連続して、同一の減圧
化学気相成長装置を用いて、５７０℃の温度および０.
３Torr の圧力で、反応ガスとしてモノシラン（Ｓｉ
Ｈ₄）を用いて、全面に図１４に示す非単結晶シリコン
膜８を形成する。この非単結晶シリコン膜８は、電界効
果型トランジスタなどの素子を形成する素子領域となる
膜であり、１０００ｎｍの膜厚で形成する。

【００４２】そして、毎分２０００ｃｃの流量の窒素雰
囲気中で、温度５７０℃の条件下で１０時間の熱処理を
行ない、その後引き続き連続して温度１０００℃の熱処
理を２時間行なう。すなわち、５７０℃と１０００℃の
２段階の熱処理を行なう。

【００４３】この熱処理を行なうことによって、シリコ
ン原子とシリコン原子との間の結合距離や結合角が揺ら
いだ状態にある非単結晶シリコン膜８は、結晶としてシ
リコン原子間配置を有する単結晶シリコンからなる半導
体基板１のシード領域１０を種結晶として、両者の界面
において粒子の移動や再配置により、結晶連続膜として
成長する。その結果、非単結晶シリコン膜８を図１５に
示す単結晶シリコン膜８′に変換させることができる。

【００４４】そして、酸素と水素の混合気体の雰囲気中
で温度１０００℃で酸化処理を行なって、単結晶シリコ
ン膜８′上に１４００ｎｍ程度の酸化シリコン膜を形成
する。次いで、その酸化シリコン膜を、フッ酸（ＨＦ）
とフッ化アンモニア（ＮＨ₄Ｆ）との混合溶液であるバ
ッファードフッ酸を用いて除去する。これにより、単結
晶シリコン膜８′の膜厚は約３００ｎｍになる。

【００４５】その後、単結晶シリコン膜８′上の全面に
感光性樹脂３３を、回転塗布法を用いて形成する。そし
て、所定のホトマスクを用いて露光処理と現像処理とに
よるホトエッチング処理を行ない、図１６に示すよう
に、素子領域の形成予定領域に対応する領域に感光性樹
脂３３を形成するようにパターニングする。

【００４６】つぎに、このパターニングした感光性樹脂
３３をエッチングマスクに用いて、単結晶シリコン膜
８′をエッチングして、図１７に示すように素子領域９
を形成する。この単結晶シリコン膜８′のエッチング
は、反応性イオンエッチング装置を用い、エッチングガ
スとして六フッ化イオウ（ＳＦ₆）と酸素（Ｏ₂）との混
合ガスを用いて行なう。

【００４７】その際、この素子領域９は、図１の平面図
に示したように、その幅方向の中央部が第１の下部ゲー
ト電極５ａ上に配置され、その端面部が第２の下部ゲー
ト電極５ｂ上に配置されるようにパターン形成される。
そして、この単結晶シリコン膜８′からなる素子領域９
の全面に、Ｐ型の不純物であるボロンを、イオン注入量
５×１０¹²ａｔｏｍｓ／ｃｍ²導入する。これにより、
素子領域９全体がＰ型半導体となる。

【００４８】その後、この素子領域９の表面に図１８に
示す上部ゲート絶縁膜１１を形成する。この上部ゲート
絶縁膜１１は、酸素と窒素との混合気体雰囲気中で酸化
処理を行なって、素子領域９の表面に膜厚が１０ｎｍの
酸化シリコン膜を形成したものである。

【００４９】そして、半導体基板１の全面に上部ゲート
電極材料１２として多結晶シリコン膜を形成する。この
多結晶シリコン膜からなる上部ゲート電極材料１２は、
化学気相成長装置を用い、反応ガスとしてモノシラン
（ＳｉＨ₄）を用いて、３００ｎｍの膜厚で形成する。
この状態を図１８に示す。ついで、この上部ゲート電極
材料１２上の全面に、回転塗布法を用いて感光性樹脂
（図示せず）を形成する。そして、所定のホトマスクを
用いて露光処理と現像処理によるホトエッチング処理を
行ない、上部ゲート電極１３の形成領域に対応する領域
に感光性樹脂を形成するようにパターニングする。

【００５０】その後、このパターニングした感光性樹脂
をエッチングマスクに用いて、上部ゲート電極材料１２
をエッチングして、図１９に示す上部ゲート電極１３を
形成する。この上部ゲート電極１３を形成するための、
多結晶シリコン膜からなる上部ゲート電極材料１２のエ
ッチングは、反応性イオンエッチング装置を用い、エッ
チングガスとして六フッ化イオウ（ＳＦ₆）と塩素（Ｃ
ｌ₂）と二フッ化メタン（ＣＨ₂Ｆ₂）との混合ガスを用
いてパターニングする。

【００５１】ここで、上部ゲート電極１３は、図１の平
面図に示したパターン形状に形成され、第１の下部ゲー
ト電極５ａおよび第２の下部ゲート電極５ｂと直交する
方向で、素子領域９を横断するするように配置される。

【００５２】その後、この素子領域９全体に導電型がＮ
型の不純物を導入する。このときゲート領域上には上部
ゲート電極１３があるので、これがマスク代わりとな
り、Ｐ型半導体のまま残る。これに対して、その両側の
図１に示したソース領域１５とドレイン領域１７はＮ型
半導体になる。このソース領域１５とドレイン領域１７
の形成は、イオン注入装置を用いて、Ｎ型の不純物であ
るリン（Ｐ）を、打ち込みエネルギー６０ｋｅＶ，イオ
ン注入量３×１０¹⁵atoms／ｃｍ²の条件で行なう。

【００５３】つぎに、この半導体基板１の全面に、リン
（Ｐ）とボロン（Ｂ）とを含む酸化シリコン膜からなる
層間絶縁膜１９を、図２０に示すように形成する。この
層間絶縁膜１９は、化学気相成長装置を用い、反応ガス
としてモノシラン（ＳｉＨ₄）とフォスフィン（ＰＨ₃）
とジボラン（Ｂ₂Ｈ₆）との混合ガスを使用して、５００
ｎｍの膜厚に形成する。

【００５４】その後、酸化拡散炉を用いて、温度９００
℃の窒素雰囲気中で熱処理を行ない、層間絶縁膜１９の
表面を平坦化するリフロー処理を行なう。このリフロー
処理により、層間絶縁膜１９の表面平坦化と同時にソー
ス領域１５とドレイン領域１７とに導入した不純物であ
るリンを活性化することもできる。

【００５５】そして、この層間絶縁膜１９上の全面に回
転塗布法を用いて感光性樹脂（図示せず）を形成する。
その後、所定のホトマスクを用いて露光処理と現像処理
とによるホトエッチング処理を行ない、図１に仮想線で
示したコンタクトホール２１ａ〜２１ｅの形成領域に開
口を形成するように、感光性樹脂をパターニングする。

【００５６】ついで、そのパターニングした感光性樹脂
をエッチングマスクに用いて、層間絶縁膜１９をドライ
エッチングしてコンタクトホール２１ａ〜２１ｅ（図２
１にコンタクトホール２１ｃのみが示されている）を形
成する。このコンタクトホール２１ａ〜２１ｅを形成す
るための層間絶縁膜１９のエッチングは、反応性イオン
エッチング装置を用いて、エッチングガスとして二フッ
化メタン（ＣＨ₂Ｆ₂）と三フッ化メタン（ＣＨＦ₃）と
の混合ガスを用いて行なう。

【００５７】その後、半導体基板１１の全面に配線材料
としてシリコンと銅とを含むアルミニウム膜を形成す
る。この配線材料はスパッタリング装置を用いて、７０
０ｎｍの膜厚で形成する。そして、その配線材料上の全
面に回転塗布法を用いて感光性樹脂（図示せず）を形成
する。その後、所定のホトマスクを用いて露光処理と現
像処理とによるホトエッチング処理を行ない、図２に示
した配線２３の形成領域に開口を形成するように、感光
性樹脂をパターニングする。

【００５８】ついで、そのパターニングした感光性樹脂
をエッチングマスクに用いて、配線材料をドライエッチ
ングして配線２３を形成する。この配線２３を形成する
ためのシリコンと銅とを含むアルミニウム膜のエッチン
グは、反応性イオンエッチング装置を用い、エッチング
ガスとして塩素（Ｃｌ₂）と三塩化硼素（ＢＣｌ₃）との
混合ガスを用いて行なう。

【００５９】その後、エッチングマスクとして用いた感
光性樹脂を除去して、素子領域９を介して第１の下部ゲ
ート電極５ａと第２の下部ゲート電極５ｂと上部ゲート
電極１３とを有する電界効果型トランジスタを形成する
ことができる。この完成状態を示す断面図が図２であ
る。

【００６０】〔第２の実施形態〕次に、この発明の第２
の実施形態による半導体装置の構造とその製造方法を、
図２２〜２４の断面図を用いて説明する。これらの図に
おいて、図１，２および図４〜図２１と対応する部分に
は同一の符号を付してある。この第２の実施形態におい
ては、下部ゲート絶縁膜の構成とその製造方法とが第１
の実施形態と相違する。その他の構成および作用・効果
は第１の実施形態の場合と同じである。

【００６１】すなわち、第１の実施形態では下部ゲート
絶縁膜７は酸化処理によって形成しているが、この第２
の実施形態においては、下部ゲート絶縁膜７を化学気相
成長法によって被膜形成している。

【００６２】そこで、この第２の実施形態による半導体
装置の製造方法を簡単に説明する。図４乃至図１０によ
って説明した第１の実施形態における処理工程と同じ処
理工程を行なうことにより、半導体基板１上に絶縁膜３
を形成し、その全面上に下部ゲート電極材料６を形成し
た後、ホトエッチング処理を行なって、図２２に示す第
１の下部ゲート電極５ａと第２の下部ゲート電極５ｂを
形成する。

【００６３】その後、化学気相成長装置を用い、反応ガ
スとしてモノシラン（ＳｉＨ₄）と酸素（Ｏ₂）とを用い
て、酸化シリコン膜からなる下部ゲート絶縁膜７を半導
体基板１の全面に形成する。そして、その下部ゲート絶
縁膜７上の全面に感光性樹脂３２を回転塗布法によって
形成し、所定のホトマスクを用いて露光処理と現像処理
によるホトエッチング処理を行ない、シード領域１０が
開口するように感光性樹脂３２をパターニングする。図
２２はここまでの状態を示している。

【００６４】さらにその後、このパターニングした感光
性樹脂３２をエッチングマスクに用いて下部ゲート絶縁
膜７とパッド酸化膜２をエッチングして、図２３に示す
ようにシード領域１０の半導体基板１を露出させる。こ
の下部ゲート絶縁膜７とパッド酸化膜２とのエッチング
は、フッ酸（ＨＦ）とフッ化アンモニア（ＮＨ₄Ｆ）と
の混合溶液であるバッファードフッ酸を用いて行なう。

【００６５】その後の処理工程は、第１の実施形態の半
導体装置の製造方法の場合と同じ処理工程を行なえばよ
い。すなわち、絶縁膜３と第１，第２の下部ゲート電極
５ａ，５ｂと下部ゲート絶縁膜７とを形成した半導体基
板１の全面に非単結晶シリコン膜８を形成し、２段階の
熱処理を行なってその非単結晶シリコン膜８を単結晶シ
リコン膜８′に変換し、図２３に示す感光性樹脂３３を
用いてエッチング処理を行なって、図２４に示す素子領
域９を形成する。

【００６６】さらに、その素子領域９上に上部ゲート絶
縁膜１１を形成し、上部ゲート電極１３を形成する。そ
して、層間絶縁膜１９を形成し、コンタクトホール２１
ａ〜２１ｅを形成して、そこに配線２３を形成し、図２
４に示すように素子領域を介して第１の下部ゲート電極
５ａおよび第２の下部ゲート電極５ｂと上部ゲート電極
１３とを有する電界効果型トランジスタを形成すること
ができる。図２３は第１の実施形態における図１６と同
様な段階を示す断面図であり、図２４は第２の実施形態
による半導体装置の完成した状態を示す図２と同様な断
面図である。

【００６７】上述した第２の実施形態の半導体装置で
は、下部ゲート絶縁膜７を酸化シリコン膜で形成してい
るが、下部ゲート絶縁膜７を窒化シリコン膜で形成して
もよい。この下部ゲート絶縁膜７を窒化シリコン膜で形
成するときは、その被膜形成は化学気相成長装置を用
い、反応ガスとしてジクロルシラン（ＳｉＨ₂Ｃｌ₂）と
アンモニア（ＮＨ₃）との混合気体雰囲気中で、温度７
００℃の条件で形成する。

【００６８】下部ゲート絶縁膜７を窒化シリコン膜で構
成すると、以下に記載するような効果を生じる。すなわ
ち非単結晶シリコン膜８を単結晶シリコン膜８′に変換
する熱処理工程では、非単結晶シリコン膜８の下面の絶
縁膜３との間には窒化シリコン膜からなる下部ゲート絶
縁膜７が存在することになる。

【００６９】窒化シリコン膜は、化学量論的には酸化シ
リコン膜に比較してシリコンを過剰に含んでいる。その
ため、非単結晶シリコン膜と窒化シリコン膜との界面が
安定化し、連続膜となる素子領域９の欠陥が減少して、
素子領域の膜質が向上する。非単結晶シリコン膜を単結
晶シリコン膜に変換して形成する素子領域９の被膜中に
欠陥が生じる要因は、単結晶シリコン膜に変換するとき
の体積変化と、非単結晶シリコン膜と酸化シリコン膜と
の界面近傍での不完全な結合である。

【００７０】非単結晶シリコン膜と酸化シリコン膜の界
面での酸素と結合しているシリコン結合は、安定な酸化
シリコン膜の結合に置換して起こる。そのため、非単結
晶シリコン膜から単結晶シリコン膜に変換するとき歪み
が生じてしまう。さらに、酸化シリコン膜は、半導体基
板１に対して圧縮応力を生じるように作用するため、温
度が高い熱処理を行なうと応力が増大して、酸化シリコ
ン膜の上面の非単結晶シリコン膜に歪みが発生し、しか
も不安定な界面近傍には空孔が発生する。

【００７１】これに対して、非単結晶シリコン膜の下面
に窒化シリコン膜を設けると、表面反応で起こる応力と
被膜全体の応力を緩和して、安定した界面と欠陥の少な
い素子領域を形成することができる。

【００７２】〔第３の実施形態〕次に、この発明の第３
の実施形態による半導体装置の構造とその製造方法を、
図２５の断面図を用いて説明する。この図２５は第３の
実施形態による半導体装置の完成状態を示す図２と同様
な断面図であり、図２と対応する部分には同一の符号を
付してある。この第３の実施形態の半導体装置では、絶
縁膜３の構成とその製造方法とが前述した第１，第２の
実施形態の場合と相違する。

【００７３】すなわち、第１，第２の実施形態では、絶
縁膜３は選択酸化処理によって形成したが、この第３の
実施形態においては、絶縁膜３は選択酸化処理ではな
く、図２５に示すように全面酸化処理によって被膜形成
する。それをさらに詳細に説明すると、図２５に示すよ
うに、単結晶シリコンからなる半導体基板１の全面に酸
化シリコン膜からなる絶縁膜３を形成する。この酸化シ
リコン膜からなる絶縁膜３の形成は、酸素雰囲気中で酸
化処理を行ない、膜厚５００ｎｍの酸化シリコン膜を形
成する。

【００７４】その後、この絶縁膜３上の全面に回転塗布
法により、感光性樹脂（図示せず）を形成し、所定のホ
トマスクを用いて絶縁膜３の形成領域にのみ感光性樹脂
を形成するようにパターニングする。そして、このパタ
ーニングした感光性樹脂をエッチングマスクに用いて、
酸化シリコン膜からなる絶縁膜３をエッチングしてパタ
ーニングする。その後の処理工程は、第１の実施形態と
同じ処理工程を実行すればよいので、詳細な説明は省略
する。

【００７５】この第３の実施形態の半導体装置によって
も、前述の各実施形態の場合と同様に、寄生トランジス
タに起因するリーク電流の発生を抑え、半導体装置とし
て常に所定の動作をすることができる。また、この実施
形態においても、第２の実施形態と同様に、下部ゲート
絶縁膜７として酸化シリコン膜又は窒化シリコン膜を、
絶縁膜３と第１の下部ゲート電極５ａおよび第２の下部
ゲート電極５ｂ上の全面に設けてもよい。

【００７６】〔第４の実施形態〕次に、この発明の第４
の実施形態による半導体装置の構造とその製造方法を図
２６乃至図３７の断面図を用いて説明する。これらの図
において、第１の実施形態の説明に用いた図２及び図４
乃至図２１と対応する部分には同一の符号を付してい
る。図３７は、この第４の実施形態による半導体装置の
完成状態を示す図２と同様な断面図であり、素子領域と
下部ゲート電極及び上部ゲート電極の配置関係を示す平
面図は省略しているが、第１の実施形態の説明に用いた
図１と同様である。

【００７７】そこで、この第４の実施形態による半導体
装置の構造を図３７によって説明する。この実施形態に
おいても、前述の各実施形態のものと同様に、第１の下
部ゲート電極５ａと第２の下部ゲート電極５ｂとによっ
て下部ゲート電極を構成し、下部ゲート絶縁膜７上に、
素子領域９と上部ゲート絶縁膜１１と上部ゲート電極１
３とを設けて、半導体装置を構成している。共通の半導
体基板１上に形成される各半導体装置は、層間絶縁膜１
９に設けられたコンタクトホール２１ｃ等を介して配線
２３によって接続される。

【００７８】この実施形態において、第１から第３の実
施形態と異なるのは、埋め込み絶縁膜４３で半導体基板
１と絶縁した第１の下部ゲート電極５ａと第２の下部ゲ
ート電極５ｂを半導体基板１に埋め込んで形成してお
り、素子領域９が平坦な構造になっていることである。

【００７９】この第４の実施形態の半導体装置としての
電界効果型トランジスタの製造方法を、図１の平面図と
図２６から図３７の断面図を用いて説明する。まずはじ
めに、図２６に示す単結晶シリコンからなる半導体基板
１の全面に、回転塗布法によって感光性樹脂（図示せ
ず）を形成する。そして所定のホトマスクを用いて露光
と現像処理とによるホトエッチング処理を行ない、半導
体基板１をエッチングする領域を開口するように、その
感光性樹脂をパターニングする。

【００８０】そして、この感光性樹脂をエッチングマス
クに用いて、図２６に示すように半導体基板１に３５０
ｎｍの溝１ａ，１ｂを形成するように、半導体基板１を
エッチングする。この半導体基板１のエッチング処理
は、反応性イオンエッチング装置を用い、エッチングガ
スとして三フッ化窒素（ＮＦ₃）とヘリウム（Ｈｅ）と
の混合気体を使用して行なう。

【００８１】その後、感光性樹脂を除去し、図２６に示
すように溝１ａ，１ｂが形成された半導体基板１の酸化
処理を行ない、膜厚１００ｎｍの酸化シリコン膜からな
る埋め込み絶縁膜４３を、図２７に示すように半導体基
板１の全面に形成する。そして、この埋め込み絶縁膜４
３上の全面に、図２７に示すように多結晶シリコンから
なる下部ゲート電極材料６を１５００ｎｍの膜厚で形成
する。この多結晶シリコンからなる下部ゲート電極材料
６の形成は、化学気相成長装置を使用し、反応性ガスと
してモノシラン（ＳｉＨ₄）を用いて行なう。

【００８２】その後、図２８に示すように、下部ゲート
電極材料６の全面を研磨装置を用いて埋め込み絶縁膜４
３の上面が表面に現れるまで研磨して、表面を平坦にす
る。これにより、第１の下部ゲート電極５ａと第２の下
部ゲート電極５ｂを形成する。

【００８３】次いで、図２９に示すように、第１の下部
ゲート電極５ａと第２の下部ゲート電極５ｂの全面に酸
化シリコン膜からなる第１の下部ゲート絶縁膜７ａを形
成する。この酸化シリコン膜からなる第１の下部ゲート
絶縁膜７ａは、酸素と窒素との混合気体雰囲気中で、温
度９００℃で全面に酸化処理を行ない、膜厚２０ｎｍに
形成する。このとき、埋め込み絶縁膜４３の露出してい
る表面も酸化されるが、膜厚増加はわずかなので、図２
９ではその図示を省略している。

【００８４】その後、図３０に示すように、埋め込み絶
縁膜４３と第１の下部ゲート絶縁膜７ａとからなる表面
に、回転塗布法によって感光性樹脂３４を形成する。そ
して所定のホトマスクを用いて露光処理と現像処理とに
よるホトエッチング処理を行ない、第１の下部ゲート電
極５ａの部分を開口するように感光性樹脂３４を形成す
る。

【００８５】そして、この感光性樹脂３４をマスクにし
て、イオン注入装置を用いて、第１の下部ゲート電極５
ａに導電型がＮ型のリン（Ｐ）を、イオン注入量１×１
０¹⁶atoms／ｃｍ²だけ導入する。それによって、第１の
下部ゲート電極５ａはＮ型半導体になる。その後、感光
性樹脂３４を除去する。

【００８６】次に、図３１に示すように、埋め込み絶縁
膜４３と第１の下部ゲート絶縁膜７ａとからなる表面
に、再び回転塗布法によって感光性樹脂３４を形成す
る。そして所定のホトマスクを用いて露光処理と現像処
理とによるホトエッチング処理を行ない、第１の下部ゲ
ート電極５ａ部分だけを覆うように感光性樹脂３４を形
成する。

【００８７】そして、この感光性樹脂３４をマスクにし
て、イオン注入装置を用いて、第２の下部ゲート電極５
ｂに導電型がＰ型のボロン（Ｂ）を、イオン注入量３×
１０¹⁵ atoms／ｃｍ²だけ導入する。それによって、第
２の下部ゲート電極５ｂはＰ型半導体になる。その後、
感光性樹脂３４を除去する。

【００８８】つぎに、図３２に示すように、第２の半導
体基板４１を酸化雰囲気中で酸化し、シリコン酸化膜か
らなる第２の下部ゲート絶縁膜７ｂを形成する。この第
２の下部ゲート絶縁膜７ｂは、酸素と窒素との混合気体
雰囲気中で、９００℃で酸化処理を行なうことにより形
成される、膜厚５０ｎｍのシリコン酸化膜である。

【００８９】その後、図３３に示すように、半導体基板
１の表面に設けた第１の下部ゲート絶縁膜７ａと埋め込
み絶縁膜４３と、第２の半導体基板４１に設けた第２の
下部ゲート絶縁膜７ｂとを張り合わせる。この張り合わ
せは、室温で両基板の分子間力が働くように接近させて
接着する。さらに、８００℃の窒素雰囲気中で６０分の
熱処理を行ない、その後、１１００℃の窒素雰囲気中で
１２０分の熱処理を行なう。それにより、半導体基板１
と第２の半導体基板４１とが、第１の下部ゲート絶縁膜
７ａおよび埋め込み絶縁膜４３と第２の下部ゲート絶縁
膜７ｂとが結合することにより接着される。

【００９０】以上の張り合わせ工程により、半導体基板
１と第２の半導体基板４１とは、第１の下部ゲート絶縁
膜７ａと埋め込み絶縁膜４３と第２の下部ゲート絶縁膜
７ｂとが結合し、下部ゲート絶縁膜７を形成する。

【００９１】つぎに、第２の半導体基板４１の接着面の
逆側を表面にして、その表面を研磨装置を用いて、第２
の半導体基板４１の膜厚が３００ｎｍになるまで研磨す
る。この第２の半導体基板４１の膜厚を３００ｎｍにす
るには、研磨による方法の他にエッチングによる方法を
用いてもよい。その後、この第２の半導体基板４１の全
面に、導電型がＰ型のボロンをイオン注入量５×１０¹²
atoms／ｃｍ²だけ導入する。それによって、第２の半導
体基板４１はＰ型半導体になる。

【００９２】そして、図３４に示すように、回転塗布法
によって感光性樹脂３５を形成する。そして、所定のホ
トマスクを用いて露光処理と現像処理とによるホトエッ
チング処理を行ない、素子領域を形成する部分にのみ感
光性樹脂３５を形成するようにパターニングする。

【００９３】その後、この感光性樹脂３５をマスクにし
て第２の半導体基板４１をエッチングして、図３５に示
す素子領域９を形成する。このエッチング処理は、反応
性イオンエッチング装置を用い、エッチングガスとして
三フッ化メタン（ＣＨＦ₃）と六フッ化イオウ（ＳＦ₆）
とヘリウム（Ｈｅ）との混合気体を使用して行なう。そ
の後、感光性樹脂３５を除去する。

【００９４】つぎに、酸化雰囲気中で酸化処理して、素
子領域９の表面にシリコン酸化膜からなる上部ゲート絶
縁膜１１を形成する。この上部ゲート絶縁膜１１は、酸
素と窒素との混合気体雰囲気中で、９００℃で酸化処理
を行なうことによって形成される、膜厚１０ｎｍのシリ
コン酸化膜である。

【００９５】その後、図３５に示すように、全面に多結
晶シリコンからなる上部ゲート電極材料１２を形成す
る。この多結晶シリコン膜からなる上部ゲート電極材料
１２は、化学気相成長装置を使用して、反応ガスとして
モノシラン（ＳｉＨ₄）を用い、３００ｎｍの膜厚に形
成される。そして、この上部ゲート電極材料１２上の全
面に、回転塗布法によって感光性樹脂３６を形成する。
そして、所定のホトマスクを用いて露光処理と現像処理
とによるホトエッチング処理を行なって、図３６に示す
ように、上部ゲート電極の形成領域に感光性樹脂３６を
形成するようにパターニングする。

【００９６】その後、このパターニングした感光性樹脂
３６をエッチングマスクに用いて、上部ゲート電極材料
１２をエッチングして、図３７に示す上部ゲート電極１
３を形成する。この上部ゲート電極１３を形成するため
の多結晶シリコン膜のエッチングは、反応性イオンエッ
チング装置を用い、エッチングガスとして六フッ化イオ
ウ（ＳＦ₆）と塩素（Ｃｌ₂）と二フッ化メタン（ＣＨ₂
Ｆ₂）との混合気体を用いて、上部ゲート電極材料１２
をパターニングする。

【００９７】ここで、上部ゲート電極１３のパターン形
状は、図１の平面図に示したように、第１の下部ゲート
電極５ａおよび第２の下部ゲート電極５ｂと直交する方
向に、素子領域９を横断するように配置される形状であ
る。

【００９８】その後、素子領域９の全面に導電型がＮ型
の不純物である砒素（Ａｓ）を導入して、図１に示した
Ｎ型のソース領域１５とドレイン領域１７を形成する。
このとき、上部ゲート電極１３がマスクとなるので、素
子領域９の上部ゲート電極１３に覆われた部分（ゲート
領域）はＰ型のまま残る。このソース領域１５とドレイ
ン領域１７の形成は、イオン注入装置を用いて、砒素
（Ａｓ）を打ち込みエネルギー６０ｋｅＶ，イオン注入
量３×１０¹⁵atoms／ｃｍ²の条件で行なう。

【００９９】そして、図３７に示すように、全面にリン
（Ｐ）とボロン（Ｂ）とを含む酸化シリコン膜からなる
層間絶縁膜１９を形成する。この層間絶縁膜１９は、化
学気相成長装置を用い、反応性ガスとしてモノシラン
（ＳｉＨ₄）とフォスフィン（ＰＨ₃）とジボラン（Ｂ₂
Ｈ₆）との混合ガスを使用して、５００ｎｍの膜厚に形
成する。

【０１００】その後、酸化拡散炉を用いて、温度９００
℃の窒素雰囲気中で熱処理を行ない、層間絶縁膜１９の
表面を平坦化するためのリフロー処理を行なう。このリ
フロー処理である窒素雰囲気中での熱処理では、層間絶
縁膜１９の表面平坦化と同時にソース領域１５とドレイ
ン領域１７とに導入した不純物である砒素を活性化する
こともできる。それ以降は、第１の実施形態と同様に、
感光性樹脂と適当なホトマスクを用いて、層間絶縁膜１
９にコンタクトホール２１ｃ等を形成し、そこにアルミ
ニウムによる配線２３を形成して、各電極を他の半導体
装置の電極と接続する。

【０１０１】前述の第１乃至第３の実施形態の説明にお
いては、第１の下部ゲート電極５ａと第２の下部ゲート
電極５ｂとに異なるバイアス電圧を印加することによ
り、素子領域の端面に形成される寄生トランジスタに起
因するリーク電流の発生を抑えるようにした。しかし、
この第４の実施形態の半導体装置では、第１の下部ゲー
ト電極５ａと第２の下部ゲート電極５ｂの導電型が異な
るように構成しているため、第１，第２の下部ゲート電
極５ａ，５ｂに同じバイアス電圧を印加しても、前述の
各実施形態と同様な効果を得ることができる。

【０１０２】なお、上記の半導体装置はＮチャネル型で
あるので、第１の下部ゲート電極５ａの導電型をＮ型に
し、第２の下部ゲート電極５ｂの導電型をＰ型にした
が、Ｐチャネル型の半導体装置の場合には、第１の下部
ゲート電極５ａの導電型をＰ型にし、第２の下部ゲート
電極５ｂの導電型をＮ型にする。

【０１０３】上述したこの発明の各実施形態における上
部ゲート電極１３の表面に、酸化シリコン膜からなるマ
スク酸化膜を設けるようにしてもよい。このマスク酸化
膜を上部ゲート電極１３の表面に形成すると、層間絶縁
膜１９の被膜中に含まれる不純物が、上部ゲート電極１
３の下の素子領域９に拡散して、電界効果型トランジス
タのしきい値電圧を変動させることを防止するストッパ
としての役割を、そのマスク酸化膜に持たせることがで
きる。

【０１０４】

【発明の効果】以上の説明から明らかなように、この発
明の半導体装置においては、下部ゲート電極は第１の下
部ゲート電極と第２の下部ゲート電極とからなる。そし
て第１の下部ゲート電極は素子領域の幅方向のほぼ中央
部に設けられ、第２の下部ゲート電極は素子領域の端部
を被覆するように素子領域と絶縁膜との境界領域に沿っ
て設けられている。

【０１０５】そして、素子領域の端部を被覆するように
設けた第２の下部ゲート電極には、寄生トランジスタの
しきい値電圧がエンハンス方向にシフトするようなバイ
アス電圧を印加する。そして、素子領域のほぼ中央部に
設ける第１の下部ゲート電極には、素子領域の主面の電
界効果型トランジスタのしきい値電圧を制御するバイア
ス電圧を印加する。

【０１０６】その結果、この発明による半導体装置で
は、素子領域の端部に形成される寄生トランジスタに起
因するリーク電流の発生を抑えることができ、半導体装
置は常に所定の動作をすることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による半導体装置の
素子領域と下部ゲート電極および上部ゲート電極の配置
関係を示す平面図である。

【図２】図１のＡ−Ａ線に沿う半導体装置全体の断面図
である。

【図３】この発明によるＮチヤネル型半導体装置による
下部ゲート電圧をパラメータとして上部ゲート電圧とド
レイン電流との関係を示す線図である。

【図４】この発明の第１の実施形態による半導体装置の
製造方法を説明するための最初の工程を示す断面図であ
る。

【図５】同じく次の工程を示す断面図である。

【図６】同じく次の工程を示す断面図である。

【図７】同じく次の工程を示す断面図である。

【図８】同じく次の工程を示す断面図である。

【図９】同じく次の工程を示す断面図である。

【図１０】同じく次の工程を示す断面図である。

【図１１】同じく次の工程を示す断面図である。

【図１２】同じく次の工程を示す断面図である。

【図１３】同じく次の工程を示す断面図である。

【図１４】同じく次の工程を示す断面図である。

【図１５】同じく次の工程を示す断面図である。

【図１６】同じく次の工程を示す断面図である。

【図１７】同じく次の工程を示す断面図である。

【図１８】同じく次の工程を示す断面図である。

【図１９】同じく次の工程を示す断面図である。

【図２０】同じく次の工程を示す断面図である。

【図２１】同じく次の工程を示す断面図である。

【図２２】この発明の第２の実施形態による半導体装置
の製造方法を説明するための図１２と同様な工程を示す
断面図である。

【図２３】同じくその図１６と同様な工程を示す断面図
である。

【図２４】この発明の第２の実施形態による半導体装置
の完成状態を示す図２と同様な断面図である。

【図２５】この発明の第３の実施形態による半導体装置
の完成状態を示す図２と同様な断面図である。

【図２６】この発明の第４の実施形態による半導体装置
の製造方法を説明するための最初の工程を示す断面図で
ある。

【図２７】同じく次の工程を示す断面図である。

【図２８】同じく次の工程を示す断面図である。

【図２９】同じく次の工程を示す断面図である。

【図３０】同じく次の工程を示す断面図である。

【図３１】同じく次の工程を示す断面図である。

【図３２】同じく次の工程を示す断面図である。

【図３３】同じく次の工程を示す断面図である。

【図３４】同じく次の工程を示す断面図である。

【図３５】同じく次の工程を示す断面図である。

【図３６】同じく次の工程を示す断面図である。

【図３７】この発明の第４の実施形態による半導体装置
の完成状態を示す図２と同様な断面図である。

【図３８】従来の半導体装置の構造例を示す図１と同様
な平面図である。

【符号の説明】

１：半導体基板２：パッド酸化膜３：絶縁膜４：耐酸化膜５ａ：第１の下部ゲート電極５ｂ：第２の下部ゲート電極６：下部ゲート電極材料７：下部ゲート絶縁膜７ａ：第１の下部ゲート絶縁膜７ｂ：第２の下部ゲート絶縁膜８：非単結晶シリコン膜８′：単結晶シリコン膜９：素子領域１０：シード領域１１：上部ゲート絶縁膜１３：上部ゲート電極１５：ソース領域１７：ドレイン領域１９：層間絶縁膜２１ａ〜２１ｅ：コンタクトホール２３：配線３０〜３６：感光性樹脂４１：第２の半導体基板４３：埋め込み絶縁膜

Claims

【特許請求の範囲】

【請求項１】半導体基板に設けた絶縁膜と、該絶縁膜
上に設けた下部ゲート電極と、該下部ゲート電極上に設
けた下部ゲート絶縁膜と、該下部ゲート絶縁膜上に設け
た素子領域と、該素子領域上に設けた上部ゲート絶縁膜
と、該上部ゲート絶縁膜上に設けた上部ゲート電極とを
備え、前記素子領域は島状のパターン形状を有し、前記下部ゲ
ート電極は第１の下部ゲート電極と第２の下部ゲート電
極とからなり、その第１の下部ゲート電極は前記素子領
域のほぼ中央部に設けられ、その第２の下部ゲート電極
は前記第１の下部ゲート電極と平行な方向で前記素子領
域と絶縁膜の境界領域に設けられ、前記上部ゲート電極
は前記下部ゲート電極と直交する方向に設けられたこと
を特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、前記半導体基板上の前記絶縁膜の周囲にシード領域を設
けたことを特徴とする半導体装置。
【請求項３】請求項１記載の半導体装置において、前記絶縁膜と該絶縁膜上の下部ゲート電極とが、前記半
導体基板に埋め込まれて形成され、前記素子領域が平坦
であることを特徴とする半導体装置。
【請求項４】請求項１乃至３のいずれか一項に記載の
半導体装置において、前記第２の下部ゲート電極が、前記素子領域と絶縁膜の
境界領域の対向する２辺に沿って設けられたことを特徴
とする半導体装置。
【請求項５】請求項１乃至４のいずれか一項に記載の
半導体装置において、前記下部ゲート絶縁膜が酸化シリコン膜からなることを
特徴とする半導体装置。
【請求項６】請求項１乃至４のいずれか一項に記載の
半導体装置において、前記下部ゲート絶縁膜が窒化シリコン膜からなることを
特徴とする半導体装置。
【請求項７】請求項１乃至６のいずれか一項に記載の
半導体装置において、前記第１の下部ゲート電極と前記第２の下部ゲート電極
とは導電型が異なることを特徴とする半導体装置。
【請求項８】請求項７記載の半導体装置であって、前記第１の下部ゲート電極の導電型がＮ型で、前記第２
の下部ゲート電極の導電型がＰ型であるＮチャネル型の
半導体装置。
【請求項９】請求項７記載の半導体装置であって、前記第１の下部ゲート電極の導電型がＰ型で、前記第２
の下部ゲート電極の導電型がＮ型であるＰチャネル型の
半導体装置。