TWI723378B - 絕緣體上覆矽基板的製造方法及半導體裝置 - Google Patents
絕緣體上覆矽基板的製造方法及半導體裝置 Download PDFInfo
- Publication number
- TWI723378B TWI723378B TW108113320A TW108113320A TWI723378B TW I723378 B TWI723378 B TW I723378B TW 108113320 A TW108113320 A TW 108113320A TW 108113320 A TW108113320 A TW 108113320A TW I723378 B TWI723378 B TW I723378B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- silicon
- defect removal
- epitaxial
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 64
- 239000010703 silicon Substances 0.000 title claims abstract description 64
- 239000012212 insulator Substances 0.000 title claims abstract description 37
- 238000005247 gettering Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims abstract description 136
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 230000007547 defect Effects 0.000 claims description 107
- 230000008569 process Effects 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 27
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000000356 contaminant Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- -1 steam Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本發明實施例提供一種絕緣體上覆矽（SOI）基板的製造方法，包括：沉積一蝕刻停止層於一虛設晶圓之上；生長一磊晶矽層於蝕刻停止層之上；形成一去疵層於磊晶矽層之上；接合一主要晶圓的一埋藏氧化層至去疵層；以及在移除虛設晶圓和蝕刻停止層以暴露磊晶矽層。SOI基板具有與去疵層連接的一磊晶矽層，其中去疵層中介於埋藏氧化層和磊晶矽層之間。
Description
本發明實施例係關於半導體裝置的結構及製造方法，且特別是有關於一種絕緣體上覆矽晶圓的結構及製造方法。
一般而言，半導體裝置提供可用來產生設計所需結構及功能性部分的主動元件（例如：電晶體、二極體、或其類似物）。元件通常形成在矽基板中或矽基板上。任何數量的互連層（interconnect layers）可形成在將元件彼此連接並連接到其他裝置的基板之上。互連層可由具有金屬線、溝槽、或通孔（vias）設置在其中的的介電層製造。例如，金屬化層可形成在主動裝置之上，並且可被配置以連接各種主動裝置以形成用於特定設計的功能性電路。金屬化層可由介電材料和導電材料的交替層形成，且可透過任何合適的製程形成（例如：沉積、鑲嵌、雙鑲嵌、或其類似的製程）。在半導體裝置的製程中，有時候使用絕緣體上覆矽（silicon on insulator ; SOI）基板取代傳統的矽基板。
根據本發明的一實施例，提供一種絕緣體上覆矽（SOI）基板的製造方法，包括：形成一磊晶層於一第一基板之上；沉積一去疵層（gettering layer）於磊晶層之上；接合一第二基板至去疵層，其中第二基板包括一絕緣層，且在接合第二基板之後，絕緣層與去疵層連接；以及移除第一基板。
根據本發明的另一實施例，提供一種絕緣體上覆矽基板的製造方法，包括：沉積一蝕刻停止層於一虛設晶圓之上；生長一磊晶矽層於蝕刻停止層之上；形成一去疵層於磊晶矽層之上；接合一主要晶圓的一氧化層至去疵層的一氧化部分；在接合主要晶圓的氧化層之後，移除虛設晶圓；以及在移除虛設晶圓之後，移除蝕刻停止層。
又根據本發明的另一實施例，提供一種半導體裝置，包括：一矽基板；一埋藏氧化層；一去疵層，連接埋藏氧化層；以及一磊晶矽層，連接去疵層，其中去疵層中介於埋藏氧化層和磊晶矽層之間。
以下揭示提供許多不同的實施例或是例子來實行本發明實施例之不同部件。以下描述具體的元件及其排列的例子以簡化本發明實施例。當然這些僅是例子且不該以此限定本發明實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例（例如：連接（adjoining）），也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。另外，不同實施例可能重複使用相同的參考符號或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例或結構之間有特定的關係。
此外，其中可能用到與空間相關的用詞，像是“在…下方”、“下方”、“較低的”、“最低的”、“上方”、“較高的”、“最高的”、或類似的用詞，這些關係詞係為了便於描述如圖式中一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位（例如：旋轉27度、90度、180度、或其他方位），則其中使用的空間相關形容詞也可相同地照著解釋。
絕緣體上覆矽（silicon on insulator; SOI）技術意指在半導體裝置的製程中使用矽-絕緣體-矽基板取代傳統的矽基板。SOI-基裝置與傳統的矽裝置的不同在於矽接面位在電絕緣體（例如：二氧化矽或藍寶石）上方。絕緣體的選擇至少部分取決於裝置的預期應用；其中藍寶石被用於例如高性能射頻（RF）和輻射敏感應用，且二氧化矽被用於例如減少微電子裝置中的短通道效應（short channel effects）。絕緣層和最上層矽層的組成也隨著應用而有很大的變化。
絕緣體上覆矽基板提供的優點在於可以達到良好的電特性（例如：如以上代表性討論的），且可以形成均勻的矽層；然而，金屬污染可能是一個問題。例如，矽中的金屬雜質（例如：過渡金屬，像是Fe、Cu、Ni、及Cr、重金屬、及貴金屬）的擴散係數大於氧化矽膜中的那些。另外，這種金屬雜質的氧化物可以是化學穩定並且難以除去的。
然而，金屬污染物的存在可能包括導致PN接面中接面漏電、或氧化層中絕緣擊穿（breakdown）的晶體缺陷。這樣的缺陷會損壞電氣性能或影響半導體裝置的可靠性。例如，在影像感測裝置中使用SOI的實施例中，金屬雜質的存在可能造成電荷局部積累，導致白點（或“熱像素”）缺陷。
根據一些實施例，第1圖代表性地顯示被配置以捕捉和移除金屬雜質的一絕緣體上覆矽結構100。絕緣體上覆矽結構100包括一基板110（以一絕緣上覆矽晶圓的基板部分代表性地顯示於第1圖）、一第一埋藏氧化層120（例如：二氧化矽（SiO2
））、一去疵層130（本文將參照其沉積、更詳細地討論其代表性成分）、及一磊晶層140（例如：磊晶-矽）。在一些實施例中，磊晶層140位於去疵層130的一最高表面之上、其上、並且與其連結，去疵層130位於第一埋藏氧化層120的一最高表面之上、其上、並且與其連接，且第一埋藏氧化層120位於基板110的一最高表面之上、其上、並且與其連接。去疵層130中介於磊晶層140的最低表面和第一埋藏氧化層120的最高表面之間，且連接磊晶層140的最低表面和第一埋藏氧化層120的最高表面。第一埋藏氧化層120中介於去疵層130的最低表面和基板110的最高表面之間，且連接去疵層130的最低表面和基板110的最高表面。
根據一些實施例，第2~9圖代表性地顯示製造絕緣體上覆矽結構100的中間步驟。例如，根據一些實施例，第2圖顯示一虛設基板200（或載體/支持晶圓部分）。在代表性實施例中，虛設基板200可提供做為單晶矽基板。然而，可使用其他材料於虛設基板200。例如，可使用玻璃基板或樹脂基板來取代單晶矽基板。
根據一些實施例，第3圖代表性地顯示形成一停止層300（例如：一蝕刻停止層）於虛設基板200的最高表面之上、其上、並且與其連接。停止層300用於改善移除虛設基板200時的可控制性，且在隨後的製程步驟中用於暴露磊晶層140。在一代表性方面，停止層300可做為一拋光停止層。在一些實施例中，停止層300包括矽鍺，且可藉由化學氣相沉積（CVD）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition; PECVD）、遠程電漿化學氣相沉積（remote plasma chemical vapor deposition; RPCVD）、或其他合適的沉積方法沉積在虛設基板200上。在代表性的應用中，停止層300可形成為具有約500Å到約2000Å之間的第一厚度T1
，像是約1350Å。然而，可使用任何合適的製程和厚度。
在另一實施例中，可利用像是磊晶生長製程的磊晶製程形成停止層300。例如，在停止層300中包含矽鍺的實施例中，停止層300可形成為一磊晶層。當停止層300形成為一磊晶層時，可利用停止層300的結晶結構來生長後續形成的磊晶層140（以下進一步描述）。然而，可使用任何合適的製程。
根據一些實施例，第4圖代表性地顯示形成磊晶層140於停止層300的一最高表面之上、其上、並且與其連接。停止層300中介於磊晶層140的最低表面和虛設基板200的最高表面之間，且連接磊晶層140的最低表面和虛設基板200的最高表面。在一實施例中，磊晶層140將做為SOI基板的主動層，並因此由像是矽、矽鍺、前述之組合、或其類似材料的半導體材料形成。
在磊晶層140為矽的實施例中，可利用例如使用一種或多種前驅材料的磊晶生長製程來形成磊晶層140。可用於生長磊晶矽的矽源氣體的例子包括於半導體製程中常用的四氯矽烷（SiCl4
）、三氯矽烷（SiHCl3
）、二氯矽烷（SiH2
Cl2
）、和單矽烷（SiH4
）。例如，可使用三氯矽烷（SiHCl3
）或二氯矽烷（SiH2
Cl2
）。關於磊晶生長的條件，可使用常壓化學氣相沉積（CVD）或低壓化學氣相沉積（LPCVD）中的任一種。在代表性的應用中，可使用約500℃到約800℃之間的基板溫度。
磊晶生長可持續進行約600秒到約30分鐘。在這種製程條件下的這種時間可用於將磊晶層140形成為具有約500Å到約2000Å之間的第二厚度T2
，像是約1350Å。然而，可使用任何合適的厚度。
根據一些實施例，第5圖代表性地顯示形成去疵層130於磊晶層140的一最高表面之上、其上、並且與其連接。磊晶層140中介於去疵層130的最低表面和停止層300的最高表面之間，且連接去疵層130的最低表面和停止層300的最高表面。在第5圖代表性顯示的製造步驟結束時，提供第一晶圓500用於額外的處理。
由於將不會有半導體裝置形成於去疵層130中或連接至去疵層130，去疵層130可具有任何結晶或非結晶性質（quality）。也就是說，在去疵層130為矽的實施例中，去疵層130可包括單晶矽、非晶（例如：非晶（amorphous））矽、多晶矽（p-Si）、或非晶矽和多晶矽的混合物。取決於用於產生去疵層130的製造方法，包含矽的去疵層130可採取各種形式。在其他實施例中，去疵層130可包括一個或多個多晶矽膜、一個或多個氮化物膜、一個或多個氮氧化物膜、一個或多個矽鍺膜、多晶矽（p-Si）、氮化物材料（例如：SiN）、氮氧化物材料（例如：SiON）、矽鍺（SiGe）、或其類似材料。然而，可使用任何合適的材料來去除（getter）雜質。
根據去疵層130為矽的實施例，可藉由化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、或其他合適的沉積方法來沉積去疵層130。矽可以是晶體、非晶矽、多晶矽、前述之組合、或其類似材料。如果包含去疵層130的矽晶體具有無序結構（disordered configuration）（例如：表面缺陷、懸鍵、晶格缺陷或變形（distortion）、錯位、不完美鍵結、晶粒邊界、或其類似配置），則這種無序結構可做為一去疵位點（gettering site），或以其他方式幫助改善去疵功能。
根據其他實施例，去疵層130可包括一矽鍺（SiGe）膜。在這樣的實施例中，可藉由化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、或其他合適的沉積方法來沉積SiGe膜。包含矽鍺（SiGe）的去疵層130之鍺（Ge）濃度可介於約10%到約30%。然而，可使用任何合適的濃度。在去疵層130中包括矽鍺的實施例中，矽晶格將由於包含鍺而變形，而此變形（distortion）具有做為去疵位點的功能。
根據一些其他實施例，去疵層130可包括一氮化矽（SiN）膜。可藉由化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、或其他沉積技術來沉積SiN膜。包括氮化矽（SiN）的去疵層130的氮（N）濃度可介於約1E22原子/cm3
到約1E24原子/cm3
。然而，可使用任何合適的濃度。類似地，如果去疵層130包括氮化物（-N），氮（N）有增加金屬團聚位點的密度的作用，因此改善了去疵功能。
根據其他實施例，去疵層130可包括一氮氧化矽（SiON）膜。可藉由化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、或其他沉積技術來沉積SiON膜。包括氮氧化矽（SiON）的去疵層130之氮（N）濃度可介於約1E20原子/cm3
到約1E22原子/cm3
，而包括氮氧化矽的去疵層130的氧（O）濃度可介於約1E22原子/cm3
到約1E24原子/cm3
。然而，可使用任何合適的濃度。類似地，如果去疵層130包括氮化物（-N）和氮氧化物（-ON），氮（N）有增加金屬團聚位點的密度的作用，因此改善了去疵功能。
一般來說，去疵層130越厚，可被隔離（sequestered）在去疵層130中的金屬汙染物總量越多，而當去疵層130越薄，可被去除（gettered）的金屬汙染物總量越少。因此，應提供具有足夠厚度的去疵層130以達到足夠的去疵潛力。在代表性的應用中，去疵層130的厚度約等於或薄於磊晶層140的厚度。在一代表性方面，去疵層130和磊晶層140被配置以具有不對齊的矽結構或不同的材料組成－例如，以在去疵層130和磊晶層140之間的邊界處包括一無序結構。在一特定實施例中，去疵層130可形成以具有介於約100Å到約1000Å的一第三厚度T3
，像是約300Å。然而，可使用任何合適的厚度。
根據一些實施例，第6圖顯示一塊狀主要基板600的提供（provision）。在代表性的應用中，塊狀主要基板600可提供做為一單晶矽基板，所述單晶矽基板將在進一步的處理中隨後形成絕緣體上覆矽結構100的一矽層（參照第1圖）。例如，塊狀主要基板600可提供做為利用柴可斯基（Czochralski）製程生產一單晶矽晶圓的結果。
塊狀主要基板600可摻雜有硼（B）、氧（O）、或其他元素。例如，在代表性的應用中，塊狀主要基板600可摻雜有濃度介於約5E15原子/cm3
到約6E18原子/cm3
的硼（B）。在另一實施例中，塊狀主要基板600可摻雜有濃度介於約1E16原子/cm3
到約8E18原子/cm3
的氧（O）。然而，可使用任何合適的濃度。
根據一些實施例，第7圖代表性地顯示將塊狀主要基板600氧化以形成一第一埋藏氧化層120。或者，第二晶圓700可以是商業上已提供有第一埋藏氧化層120配置在其中者。在一實施例中，氧化可以是一熱氧化，其藉由迫使一氧化劑在高溫下擴散到晶圓中並與其反應，而在晶圓的表面上產生一氧化物（通常為二氧化矽（SiO2
））的薄層。通常，熱氧化是在介於約800℃到約1200℃的高溫和在存在有氧化劑（像是水、蒸汽、氧氣、臭氧、前述之組合、或其類似成分）的爐中實施。可依據絕緣體上覆矽結構100將用來製造何種半導體裝置來選擇第一埋藏氧化層120的厚度。在一些實施例中，第一埋藏氧化層120可形成為具有介於約2000Å到約5000Å的一第四厚度T4
，像是約3500Å。然而，可使用任何合適的厚度。
在一些實施例中，也可在氧化製程期間添加額外的材料以幫助控制製程。例如，在一些實施例中，可將鹽酸（HCl）或三氯乙烯（C2
HCl3
）添加到氧化介質中，以幫助提高氧化速率。氯的存在也將具有固定不穩定金屬離子的附加作用，例如藉由形成氯化鈉來固定鈉（Na）。這樣的固定可以幫助減少或避免因為未反應的不穩定金屬離子的存在而造成的裝置性能的劣化。
第一埋藏氧化層120代表塊狀主要基板600的一熱氧化部分。基板110是塊狀主要基板600的一未氧化部分。第一埋藏氧化層120位於基板110之上、其上、並且與其連接。在第7圖所示的製造步驟結束時，提供第二晶圓700（包括第一埋藏氧化層120）用於後續的處理。
第7圖也顯示第一晶圓500的氧化。在一實施例中，可透過類似於塊狀主要基板600的方式氧化第一晶圓500。例如，可在升高的溫度和氧化環境中利用像是熱氧化來氧化第一晶圓500，其中氧被驅入所述的氧化環境中並與第一晶圓500暴露的表面反應以形成一第二氧化層150。第二氧化層150可形成為具有介於約2000Å到約5000Å的一第五厚度T5
，像是約4000Å。然而，可使用任何合適的製程和厚度。
然而，儘管包括在塊狀主要基板600（後續經處理而形成絕緣體上覆矽結構100的基板110）中的塊狀微缺陷（bulk micro defects; BMD）具有去疵能力，因形成第一埋藏氧化層120，任何金屬污染物將無法通過第一埋藏氧化層120（如上所述）以被隔離在與塊狀微缺陷（BMDs）相關的去疵位點中。因此，將去除或實質減少因塊狀主要基板600中塊狀微缺陷（BMD）的存在而可達到的任何去疵效益。因而，去疵層130被配置以在不需要金屬汙染物通過第一埋藏氧化層120的情況下，提供金屬汙染物的隔離。其結果，可將基板110中的塊狀微缺陷（BMD）數量實質減少或以其他方式去除的絕緣體上覆矽結構100提供給半導體裝置製程－並且，可因此在比用於生產例如大量氧氣沉積位點或其他BMD更低的溫度下形成絕緣體上覆矽結構100。
此外，儘管已說明上述的氧化製程是在塊狀主要基板600的單側上形成第一埋藏氧化層120且在第一晶圓500的單側上形成第二氧化層150，這僅是為了說明，不該以此限定本發明實施例。更確切地說（rather），在其他實施例中，第一埋藏氧化層120可形成於塊狀主要基板600的每一個暴露的表面上，且第二氧化層150可形成於第一晶圓500（包括去疵層130的氧化部分、停止層300、及虛設基板200）的每一個暴露的表面上。
根據一些實施例，第8圖代表性地顯示接合第一晶圓500至第二晶圓700以形成接合晶圓800。在一實施例中，可利用任何合適的接合技術實施所述接合，像是藉由氧化物融熔接合（oxide fusion bonding），儘管也可利用任何其他合適的接合製程，像是玻璃上矽接合（silicon-on-glass bonding）、直接晶圓到晶圓接合（direct wafer-to-wafer bonding）、混合接合（hybrid bonding）、或其類似製程。在利用融熔接合的一實施例中，一旦形成第一埋藏氧化層120和第二氧化層150，可先藉由對齊第一晶圓500和第二晶圓700以啟動（initiate）融熔接合製程，接著使第一晶圓500和第二晶圓700接觸在一起以啟動第一晶圓500和第二晶圓700的接合。
一旦藉由使第一晶圓500和第二晶圓700接觸而啟動接合，可透過加熱第一晶圓500和第二晶圓700來持續接合製程以加強接合。在一實施例中，可在介於約300°C到約400°C的溫度下對第一晶圓500和第二晶圓700進行退火來實施此加熱以加強接合。可實施退火製程約1小時到約3小時。然而，可替代地使用任何合適的方法以加強接合，包括允許第一晶圓500和第二晶圓700在室溫下接合，且所有這樣的接合完全地包括在本發明實施例的範圍內。
在另一實施例中，可利用濕洗步驟來幫助活化和啟動第一晶圓500和第二晶圓700之間的融熔接合。例如，可藉由使用例如濕洗步驟（像是SC-1和SC-2清洗步驟）初步地清洗第一埋藏氧化層120和第二氧化層150來接合第一埋藏氧化層120和第二氧化層150以形成一個或多個親水表面。接著，將第一埋藏氧化層120與第二氧化層150對齊，並將兩者接觸在一起以開始接合步驟。一旦第一埋藏氧化層120與第二氧化層150接觸，可使用熱退火以加強接合。
在又一實施例中，可藉由先處理第一埋藏氧化層120和第二氧化層150以形成一個或多個疏水表面來接合第一埋藏氧化層120和第二氧化層150。例如，在一實施例中，第一埋藏氧化層120和第二氧化層150可各自暴露於電漿或利用氟化氫（HF）或氟化銨（NH4
F）的蝕刻溶液蝕刻。一旦經過處理，便接著使第一埋藏氧化層120和第二氧化層150對齊並接觸。接著對第一埋藏氧化層120和第二氧化層150進行退火以加強接合。
然而，如上述使用氧化層、清洗製程、或蝕刻溶液的融熔接合的描述僅僅是可用於接合第一埋藏氧化層120和第二氧化層150的製程類型例子，且並非用於限定本發明實施例。更明確地說，可替代地使用任何合適的接合製程來接合第一埋藏氧化層120和第二氧化層150、及接合第一晶圓500至第二晶圓700，且所有這樣的接合完全地包括在本發明實施例的範圍內。
根據一些實施例，第9圖代表性地顯示移除虛設基板200以形成薄化晶圓900。在晶圓接合之後，從第一晶圓500的背表面開始，可對接合晶圓800進行研磨製程或平坦化製程（例如：化學機械研磨）。研磨/平坦化製程可適用於移除全部（in total）虛設基板200，或者在另一實施例中，適用於在停止層300之上留下約50µm的虛設基板200材料。之後可對剩餘的材料進行乾拋光製程（dry polishing process）。
此後，可實施一第一蝕刻製程以移除虛設基板200的剩餘材料，並且暴露停止層300。在一些實施例中，第一蝕刻製程可為利用液體蝕刻劑的一濕蝕刻製程，所述液體蝕刻劑對虛設基板200的材料具有選擇性，且不會顯著地移除下方停止層300的材料。在虛設基板200為矽且停止層300為矽鍺的特定實施例中，對虛設基板200的材料具有選擇性的液體蝕刻劑可以像是在溶液中的濃度介於約5%到約25%的四甲基氫氧化銨（tetramethylammonium hydroxide; TMAH）的蝕刻劑。然而，也可使用任何合適的蝕刻製程，像是一乾蝕刻製程。
在另一實施例中，透過劈裂製程（cleavage process）而非透過研磨和蝕刻製程（如上所述）來移除虛設基板200。例如，在一實施例中，可形成劈裂面（cleave plane）（未單獨顯示）像是注入層、多孔層、或應變層，然後使其劈裂以分離虛設基板200。然而，藉由使用研磨製程和蝕刻製程，可避免在去疵層130處意外劈裂虛設基板200。
在完全地移除虛設基板200並暴露出停止層300之後，可利用一第二蝕刻製程移除停止層300。在一實施例中，第二蝕刻製程可為例如使用液體蝕刻劑的一濕蝕刻製程，所述液體蝕刻劑對停止層300（例如：矽鍺（SiGe））的材料具有選擇性，且不會顯著地移除下方磊晶層140的材料。在停止層300為矽鍺且磊晶層140為矽的特定實施例中，對磊晶層140的材料具有選擇性的液體蝕刻劑可以像是比例為約40:20:5的HNO3
:H2
O:dHF（0.5%）溶液的蝕刻劑。然而，也可使用任何合適的蝕刻製程，像是一乾蝕刻製程。
一旦暴露出磊晶層140的表面，可拋光（polished）並清洗磊晶層140暴露的表面以產生絕緣體上覆矽結構100（例如：如第1圖代表性所示）。此外，一旦準備好，絕緣體上覆矽結構100可做為用於製造主動裝置（例如：電晶體）和被動裝置（例如：電阻等）的基板以及其相應的互連結構。然而，可使用任何合適的裝置。
根據一些實施例，第10圖代表性地顯示形成絕緣體上覆矽晶圓的方法1000。方法1000起始於步驟1010，如第3圖代表性顯示的，選擇性地（optionally）沉積一停止膜（例如：停止層300）於一載體基板（例如：虛擬基板200）之上。在步驟1020中，如第4圖代表性顯示的，形成一磊晶層（例如：磊晶層140）於載體基板（例如：虛設基板200）之上。此後，在步驟1030中，如第5圖代表性顯示的，沉積去疵層（例如：去疵層130）於磊晶層（例如：磊晶層140）之上。在步驟1040中，如第7圖代表性顯示的，選擇性地氧化一主要基板（例如：塊狀主要基板600）以形成一氧化層（例如：第一埋藏氧化層120）。步驟1040為選擇性的，因為在一些實施例中，所提供的主要基板可具有已形成在其中的氧化層。在步驟1050中，可選擇性地氧化去疵層（例如：去疵層130）以改善後續對主要基板的氧化層（例如：第一埋藏氧化層120）的附著。此後，在步驟1060中，如第8圖代表性顯示的，將主要基板（例如：第二晶圓700）接合至去疵層（例如：第一晶圓500的去疵層130）之上、其上、並且與其連接。接合（例如：第10圖的步驟1060）可包括在介於約300°C到約400°C的溫度下實施之一退火製程。在步驟1070中，移除載體基板（例如：虛設基板200）。載體基板（例如：虛設基板200）的移除（例如：第10圖的步驟1070）可選擇性地包括步驟1080，移除選擇性的停止層（例如：停止層300）。載體基板（例如：虛設基板200）的移除（例如：第10圖的步驟1070）也可選擇性地包括步驟1090，暴露磊晶層（例如：磊晶層140）。
根據一些實施例，第11圖代表性地顯示形成絕緣體上覆矽晶圓的方法1100。方法1100起始於步驟1110，如第3圖代表性顯示的，沉積一蝕刻停止層（例如：停止層300）於一虛設晶圓（例如：虛設基板200）之上。在步驟1120中，如第4圖代表性顯示的，形成一磊晶矽層（例如：磊晶層140）於蝕刻停止層（例如：停止層300）之上。此後，在步驟1130中，如第5圖代表性顯示的，形成一去疵層（例如：去疵層130）於磊晶矽層（例如：磊晶層140）之上。在步驟1140中，如第7圖代表性顯示的，選擇性地熱氧化一主要晶圓（例如：塊狀主要基板600）以形成一氧化層（例如：第一埋藏氧化層120）。步驟1140為選擇性的，因為在一些實施例中，所提供的主要晶圓可具有已形成在其中的氧化層。在選擇性的步驟1150中，熱氧化去疵層（例如：去疵層130）以改善後續對氧化層（例如：第一埋藏氧化層120）的附著。此後，在步驟1160中，如第8圖代表性顯示的，將主要基板（例如：第二晶圓700）的氧化層（例如：第一埋藏氧化層120）接合在去疵層（例如：第一晶圓500的去疵層130）之上、其上、並且與其連接。接合（例如：第11圖的步驟1160）可包括在介於約300°C到約400°C的溫度下持續實施一退火製程約1小時到約3小時。在步驟1170中，移除虛設晶圓（例如：虛設基板200）。虛設晶圓（例如：虛設基板200）的移除（例如：第11圖的步驟1170）可選擇性地包括步驟1175的研磨製程或平坦化製程。在步驟1180中，移除蝕刻停止層（例如：停止層300）。蝕刻停止層（例如：停止層300）的移除（例如：第11圖的步驟1180）可選擇性地包括步驟1185的濕蝕刻製程。濕蝕刻製程（例如：第11圖的步驟1185）可選擇性地包括步驟1190，暴露磊晶矽層（例如：磊晶層140）。此後，可實施步驟1195，選擇性地拋光暴露的磊晶矽層。
此處呈現的各實施例可提供數個優點。例如，藉由提供中介於磊晶矽層和埋藏氧化層之間的去疵層，可提升或以其他方式改善絕緣體上覆矽晶圓的金屬去疵能力，從而有助於將活化層表面的金屬污染（例如：鎢、鋁、錫等）降低到約1×109
原子/cm2
的水平。此外，可降低用以製造裝置的總體（aggregate）熱預算。此外，可將一金屬去疵層內埋於絕緣體上覆矽晶圓中做為整合解決方案（integration solution）的一部分。此外，可去除或以其他方式減少用以形成塊狀微缺陷（BMD）的預處理步驟。此外，此處描述的內埋去疵結構和方法可從初始提供（provision）的緣體上覆矽晶圓提供改善金屬去疵能力。此外，將去疵層設置在裝置製造區域附近可以達到改善的金屬去疵相對接近度（relative proximity）（例如，與具有低擴散速率的金屬；例如：W、Al、Sn、或其類似物）。此外，可去除或以其他方式降低絕緣體上覆矽晶圓表面上的金屬。此外，可利用此處代表性揭露之內埋去疵結構和方法，將絕緣體上覆矽（SOI）基板的磊晶矽層中金屬汙染物的濃度降低到少於約1E9原子/cm3
。
根據一實施例，絕緣體上覆矽（SOI）基板的製造方法包括形成一磊晶層於一第一基板之上；沉積一去疵層（gettering layer）於磊晶層之上；接合一第二基板至去疵層，其中第二基板包括一絕緣層，且在接合第二基板之後，絕緣層與去疵層連接；以及移除第一基板。在一實施例中，所述方法更包括氧化第二基板以在接合第二基板至去疵層前形成絕緣層，其中在接合第二基板至去疵層之後，絕緣層中介於第二基板的一未氧化部分與去疵層之間。在一實施例中，所述方法更包括在接合第二基板之前氧化去疵層。在一實施例中，接合第二基板包括在介於約300℃到約400℃的溫度下實施一退火製程。在一實施例中，所述方法更包括在形成磊晶層之前，沉積一停止膜於第一基板之上。在一實施例中，停止膜中介於第一基板和磊晶層之間並連接第一基板和磊晶層。在一實施例中，移除第一基板包括移除停止膜，以及暴露磊晶層。
在另一實施例中，絕緣體上覆矽（SOI）基板的製造方法包括：沉積一蝕刻停止層於一虛設晶圓之上；生長一磊晶矽層於蝕刻停止層之上；形成一去疵層於該磊晶矽層之上；接合一主要晶圓的一氧化層至去疵層的一氧化部分；在接合主要晶圓的氧化層之後，移除虛設晶圓；以及在移除虛設晶圓之後，移除蝕刻停止層。在一實施例中，沉積蝕刻停止層包括沉積矽鍺；以及形成去疵層包括形成多晶矽、氮化矽、氮氧化矽、或矽鍺的其中之一。在一實施例中，所述方法更包括在接合主要晶圓的氧化層之前，熱氧化去疵層。在一實施例中，所述方法更包括在接合主要晶圓的氧化層之前，熱氧化主要晶圓以形成氧化層。在一實施例中，接合主要晶圓的氧化層包括在介於約300℃到約400℃的溫度下持續退火約1小時到約3小時。在一實施例中，移除虛設晶圓包括至少一研磨製程或一平坦化製程。在一實施例中，移除蝕刻停止層包括一濕蝕刻製程。
在又一實施例中，半導體裝置包括具有一埋藏氧化層的矽基板；連接埋藏氧化層的去疵層；以及連接去疵層的磊晶矽層，其中去疵層中介於埋藏氧化層和磊晶矽層之間。在一實施例中，去疵層包括一第一材料，且埋藏氧化層包括第一材料的一氧化物。在一實施例中，去疵層包括多晶矽。在一實施例中，去疵層包括一氮化物材料。在一實施例中，去疵層包括氮氧化矽。在一實施例中，去疵層包括矽鍺。
前述內文概述了許多實施例的部件，以使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的精神與範圍。在不背離本發明的精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
雖然本發明實施例已以數個實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧絕緣體上覆矽結構110‧‧‧基板120‧‧‧第一埋藏氧化層130‧‧‧去疵層140‧‧‧磊晶層150‧‧‧第二氧化層200‧‧‧虛設基板300‧‧‧停止層500‧‧‧第一晶圓600‧‧‧塊狀主要基板700‧‧‧第二晶圓800‧‧‧接合晶圓900‧‧‧薄化晶圓1000、1100‧‧‧方法1010-1090、1110-1195‧‧‧步驟T1‧‧‧第一厚度T2‧‧‧第二厚度T3‧‧‧第三厚度T4‧‧‧第四厚度T5‧‧‧第五厚度
本發明實施例可配合圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準實施，各個部件（feature）並未按照比例繪製。例如，為了清楚之討論或例示，可能任意的放大或縮小各個部件的尺寸。 第1圖根據一些實施例代表性地顯示一絕緣體上覆矽（SOI）基板的正視剖面圖。 第2~9圖根據一些實施例代表性地顯示製造SOI基板的中間步驟的正視剖面圖。 第10圖和第11圖根據一些實施例顯示代表性方法的流程圖。
1000‧‧‧方法
1010-1090‧‧‧步驟
Claims (9)
- 一種絕緣體上覆矽(SOI)基板的製造方法，該方法包括：沉積一停止膜於一第一基板之上；形成一磊晶層於該停止膜之上；沉積一去疵層(gettering layer)於該磊晶層之上；接合一第二基板至該去疵層，其中該第二基板包括一絕緣層，且在接合該第二基板之後，該絕緣層與該去疵層連接；以及移除該第一基板。
- 如申請專利範圍第1項所述之絕緣體上覆矽基板的製造方法，更包括氧化該第二基板以在接合該第二基板至該去疵層前形成該絕緣層，其中在接合該第二基板至該去疵層之後，該絕緣層中介於該第二基板的一未氧化部分與該去疵層之間。
- 如申請專利範圍第1或2項所述之絕緣體上覆矽基板的製造方法，更包括在接合該第二基板之前氧化該去疵層。
- 如申請專利範圍第1或2項所述之絕緣體上覆矽基板的製造方法，其中接合該第二基板包括在約300℃到約400℃的溫度下實施一退火製程。
- 如申請專利範圍第1或2項所述之絕緣體上覆矽基板的製造方法，其中：該停止膜中介於該第一基板和該磊晶層之間並連接該第一基板和該磊晶層；以及其中移除該第一基板包括移除該停止膜，以及暴露該磊晶層。
- 一種絕緣體上覆矽(SOI)基板的製造方法，該方法包括：沉積一蝕刻停止層於一虛設晶圓之上；生長一磊晶矽層於該蝕刻停止層之上； 形成一去疵層於該磊晶矽層之上；接合一主要晶圓的一氧化層至該去疵層的一氧化部分；在接合該主要晶圓的該氧化層之後，移除該虛設晶圓；以及在移除該虛設晶圓之後，移除該蝕刻停止層。
- 如申請專利範圍第6項所述之絕緣體上覆矽基板的製造方法，其中：沉積該蝕刻停止層包括沉積矽鍺；以及形成該去疵層包括形成多晶矽、氮化矽、氮氧化矽、或矽鍺的其中之一。
- 一種半導體裝置，包括：一矽基板；一埋藏氧化層；一去疵層，連接該埋藏氧化層；以及一磊晶矽層，連接該去疵層，其中該去疵層中介於該埋藏氧化層和該磊晶矽層之間；其中該去疵層包括氮化物材料、氮氧化矽或矽鍺，且其中該去疵層係符合以下(1)-(3)條件之一者：(1)當該去疵層包括氮化物材料時，該去疵層的氮濃度介於1E22原子/cm3到1E24原子/cm3；(2)當該去疵層包括氮氧化矽時，該去疵層的氮濃度介於1E20原子/cm3到1E22原子/cm3，而該去疵層的氧濃度介於1E22原子/cm3到1E24原子/cm3；或(3)當該去疵層包括矽鍺時，該去疵層的鍺濃度介於10%到30%。
- 如申請專利範圍第8項所述之半導體裝置，其中該去疵層包括一第一材料，且該埋藏氧化層包括該第一材料的一氧化物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/958,385 US11211259B2 (en) | 2018-04-20 | 2018-04-20 | Structure and method for embedded gettering in a silicon on insulator wafer |
| US15/958,385 | 2018-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201944463A TW201944463A (zh) | 2019-11-16 |
| TWI723378B true TWI723378B (zh) | 2021-04-01 |
Family
ID=68236542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108113320A TWI723378B (zh) | 2018-04-20 | 2019-04-17 | 絕緣體上覆矽基板的製造方法及半導體裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11211259B2 (zh) |
| CN (1) | CN110391173B (zh) |
| TW (1) | TWI723378B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6749684B1 (en) * | 2003-06-10 | 2004-06-15 | International Business Machines Corporation | Method for improving CVD film quality utilizing polysilicon getterer |
| US20090050941A1 (en) * | 2007-08-24 | 2009-02-26 | Shunpei Yamazaki | Semiconductor device |
| US20100019385A1 (en) * | 2008-07-23 | 2010-01-28 | International Business Machines Corporation | Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920013A (en) * | 1997-02-07 | 1999-07-06 | Ford Motor Company | Silicon micromachine with sacrificial pedestal |
| ATE275761T1 (de) * | 1997-03-26 | 2004-09-15 | Canon Kk | Halbleitersubstrat und verfahren zu dessen herstellung |
| US6841457B2 (en) | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
| US7169226B2 (en) | 2003-07-01 | 2007-01-30 | International Business Machines Corporation | Defect reduction by oxidation of silicon |
| US20090189159A1 (en) * | 2008-01-28 | 2009-07-30 | Atmel Corporation | Gettering layer on substrate |
| JP5867609B2 (ja) * | 2012-08-22 | 2016-02-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105190835B (zh) | 2013-05-01 | 2018-11-09 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| US10529820B2 (en) * | 2014-07-15 | 2020-01-07 | Bae Systems Information And Electronic Systems Integration Inc. | Method for gallium nitride on diamond semiconductor wafer production |
-
2018
- 2018-04-20 US US15/958,385 patent/US11211259B2/en active Active
- 2018-12-05 CN CN201811481775.XA patent/CN110391173B/zh active Active
-
2019
- 2019-04-17 TW TW108113320A patent/TWI723378B/zh active
-
2021
- 2021-12-27 US US17/562,247 patent/US20220122849A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6749684B1 (en) * | 2003-06-10 | 2004-06-15 | International Business Machines Corporation | Method for improving CVD film quality utilizing polysilicon getterer |
| US20090050941A1 (en) * | 2007-08-24 | 2009-02-26 | Shunpei Yamazaki | Semiconductor device |
| US20100019385A1 (en) * | 2008-07-23 | 2010-01-28 | International Business Machines Corporation | Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110391173B (zh) | 2022-03-29 |
| CN110391173A (zh) | 2019-10-29 |
| US20220122849A1 (en) | 2022-04-21 |
| US11211259B2 (en) | 2021-12-28 |
| TW201944463A (zh) | 2019-11-16 |
| US20190326128A1 (en) | 2019-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI758133B (zh) | 製備多層結構的方法 | |
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| US5773355A (en) | Method for manufacturing semiconductor substrate | |
| JP7206366B2 (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
| US7629666B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
| CN101292341A (zh) | 绝缘体上应变硅结构的制造方法 | |
| TWI479605B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2009116227A1 (ja) | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 | |
| US6214702B1 (en) | Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby | |
| US20140273480A1 (en) | Method for producing a substrate provided with edge protection | |
| US20100072580A1 (en) | Ultra-thin oxide bonding for si to si dual orientation bonding | |
| JP5009124B2 (ja) | 半導体基板の製造方法 | |
| WO2015074479A1 (zh) | 低翘曲度的半导体衬底及其制备方法 | |
| WO2015074478A1 (zh) | 低翘曲度的半导体衬底的制备方法 | |
| US7524705B2 (en) | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor device | |
| TWI723378B (zh) | 絕緣體上覆矽基板的製造方法及半導體裝置 | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| US20110223706A1 (en) | Method of forming a photodetector | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP6032963B2 (ja) | Ｓｏｉ基板、ｓｏｉ基板の製造方法および半導体装置の製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| WO2022179615A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| US20090009705A1 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
| JPS60149145A (ja) | 半導体装置の製造方法 |