CN102299093A - 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 - Google Patents
制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 Download PDFInfo
- Publication number
- CN102299093A CN102299093A CN2011101832124A CN201110183212A CN102299093A CN 102299093 A CN102299093 A CN 102299093A CN 2011101832124 A CN2011101832124 A CN 2011101832124A CN 201110183212 A CN201110183212 A CN 201110183212A CN 102299093 A CN102299093 A CN 102299093A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- semiconductor substrate
- device layer
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供第一衬底与第二衬底；在第一衬底表面外延形成器件层；在第二衬底和/或器件层的表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；对键合后的衬底实施第一退火步骤；去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。本发明的优点在于，得到的SOI材料顶层硅完全由外延材料组成，与常规工艺生产的SOI材料顶层半导体层相比其氧元素和金属含量低，并且晶格完美，无原生缺陷产生，能够大幅度提高器件的良率。
Description
技术领域
本发明是关于一种制备绝缘体上硅材料的方法，特别涉及一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底。
背景技术
随着集成电路的特征尺寸的减小，对硅单晶中缺陷的控制变得尤其重要。硅片中的缺陷主要来自两方面，一方面是晶体生长的过程中产生的原生缺陷，如晶体原生粒子(COPs)；另一方面是硅片热处理过程中产生的缺陷，如氧沉淀，这些缺陷如果在硅片表面的活性区，将对器件的性能有着破坏作用，使器件失效。此外，硅片在加工和集成电路制造的过程中不可避免地要受到如Cu、Ni和Fe等金属的沾污，这些金属杂质在硅中的扩散很快，如果存在于器件的有源区，将导致器件的失效，因此有效地消除硅片表面的金属杂质是至关重要的。氧沉淀及其诱生缺陷可以作为金属杂质的吸杂点，使得金属杂质在缺陷处聚集，但如果氧沉淀和诱生缺陷出现在器件活性区，也会影响器件的电学性能。因此，在器件工艺中一方面需要在硅片中产生大量的氧沉淀，起到吸杂的作用，另一方面又希望氧沉淀不要出现在硅片的活性区，这就是内吸杂(InternalGettering)的基本理念。硅片的内吸杂工艺，通过热处理，在硅片表面形成低氧及低金属的洁净区域(Denuded Zone-DZ)，并且在硅片体内形成氧沉淀和诱生缺陷以吸收金属杂质。经过DZ工艺处理的硅片，器件制备在DZ区域，能够有效地提高器件的良率。此外，也可以通过在轻掺杂衬底上外延所需要的电阻率的单晶硅层，外延层具有完整的晶格以及极低的氧与金属含量，同样可以提升器件的成品率。
但是，对SOI材料而言，由于埋氧层的存在，因此其顶层硅不存在DZ区域，这样使得SOI制备的器件良率相对较低。
发明内容
本发明所要解决的技术问题是，提供一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底，能够降低顶层半导体层的杂质浓度，提高晶格完整性。
为了解决上述问题，本发明提供了一种制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供第一衬底与第二衬底；在第一衬底表面外延形成器件层；在第二衬底和/或器件层的表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；对键合后的衬底实施第一退火步骤；去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。
作为可选的技术方案，在键合前进一步包括对外延形成的器件层进行抛光处理的步骤。
作为可选的技术方案，所述第一退火步骤的温度范围是100-900℃。
作为可选的技术方案，所述第二退火步骤的温度范围是900-1400℃。
作为可选的技术方案，器件层的厚度大于绝缘埋层表面的顶层半导体层的目标厚度，去除第一衬底后，进一步包括一减薄器件层至目标厚度的步骤。
本发明进一步提供了一种带有绝缘埋层的半导体衬底，包括器件层、绝缘层和支撑衬底，所述器件层是通过外延工艺形成的。
本发明的优点在于，得到的SOI材料顶层硅完全由外延材料组成，与常规工艺生产的SOI材料顶层半导体层相比其氧元素和金属含量低，并且晶格完美，无原生缺陷产生，能够大幅度提高器件的良率。
附图说明
附图1所示是本发明具体实施方式所述方法的实施步骤示意图。
附图2A至附图2E是本发明具体实施方式所述方法的工艺流程图。
具体实施方式
接下来结合附图详细介绍本发明所述一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底的具体实施方式。
附图1所示是本发明具体实施方式所述方法的实施步骤示意图，包括：步骤S100，提供第一衬底与第二衬底；步骤S110，在第一衬底表面外延形成器件层；步骤S120，在第二衬底和/或器件层的表面形成绝缘层；步骤S130，以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；步骤S140，对键合后的衬底实施第一退火步骤；步骤S150，去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；步骤S160，对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。
附图2A所示，参考步骤S100，提供第一衬底210与第二衬底220。上述两衬底可以是轻掺杂也可以是重掺杂Si衬底，可以是p型也可以是n型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。尤其是第二衬底220作为支撑衬底使用，其选择材料范围更为广泛，甚至于不限于是半导体衬底。
附图2B所示，参考步骤S110，在第一衬底210表面外延形成器件层230。此步骤可以是同质外延也可以是异质外延，为了获得更高的晶体质量，优选为同质外延，例如在单晶硅的第一衬底210表面外延单晶硅的器件层230。器件层230的厚度应当略大于绝缘埋层表面的顶层半导体层的目标厚度，以便在后续工艺中能够进行表面抛光处理。对于单晶硅材料的器件层230而言，如果需要在其表面形成热氧化的氧化硅绝缘层，还要进一步考虑氧化硅工艺对器件层230的减薄效应。
附图2C所示，参考步骤S120，在第二衬底220和/或器件层230的表面形成绝缘层240，附图2C所示是在第二衬底220表面形成绝缘层240的情况，在其他的实施方式中，也可以是在器件层230的表面形成绝缘层240，或者在第二衬底220和器件层230的表面均形成绝缘层。绝缘层240的材料优选为氧化硅、氮化硅或者氮氧化硅，形成工艺可以采用化学气相淀积或者热氧化的方法。尤其对于单晶硅衬底，优选为热氧化的方法形成氧化硅绝缘层。
附图2D所示，参考步骤S130，以绝缘层240和器件层230为中间层，将第一衬底210和第二衬底220键合在一起。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合。
优化的技术方案是在键合前进一步包括对外延形成的器件层230进行抛光处理的步骤。由于外延后存在较多颗粒，此外外延表面存在hillock等缺陷造成表面凸起，这样对键合存在影响，导致键合成品率的降低。因此，优化的工艺是对外延后的器件层230进行抛光处理。抛光可以是单面抛光也可以是双面抛光，这里采用单面抛光，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为1μm。
参考步骤S140，对键合后的衬底实施第一退火步骤。该退火步骤的温度只需要对键合界面进行加固使其满足后续研磨等工艺的强度要求即可，温度范围可以控制在100至900℃。过高的温度可能导致第一衬底210中的杂质向器件层230中扩散。由于后续步骤中得以保留的是器件层230靠近绝缘层240的部分，故在步骤S110中增大外延形成的器件层230的厚度，可以延长杂质的扩散路径，进一步保证后续步骤中形成的器件层230的保留部分不受到污染。
附图2E所示，参考步骤S150，去除第一衬底210，形成由器件层230、绝缘层240和第二衬底220构成的带有绝缘埋层的半导体衬底。如需要倒角，可在步骤S150实施之前对第一衬底210和器件层230进行倒角处理。去除第一衬底210的步骤可以采用先研磨再抛光的方法。去除第一衬底210之后，顶层半导体层完全由器件层230构成。在步骤S110中，如果外延形成器件层230的厚度大于目标厚度，此步骤还可以进一步减薄器件层至目标厚度，其优点在于可以去除少数从第一衬底210扩散至器件层230中的杂质，并提高器件层230表面的平整度。
参考步骤S160，对此带有绝缘埋层的半导体衬底实施第二退火步骤。所述第二退火步骤的退火温度大于第一退火步骤的退火温度，温度范围可以控制在900至1400℃。该第二次退火的步骤中，由于第一衬底210已经被去除，第二衬底220和器件层230之间又具有绝缘层240阻隔，故高温退火的温度可以选择在一个较高的温度范围内，不会使器件层230受到杂质扩散的污染。
以下给出上述方法的一实施例。
1.提供一个单晶硅衬底作为器件衬底，可以是轻掺杂也可以是重掺杂Si衬底，可以是p型也可以是n型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。考虑到外延过渡区的影响(外延过渡区就是由于外延层的电阻率可能与衬底电阻率不同，因此存在一定厚度的过渡区，外延层才能达到稳定均匀的电阻率)，以及为最终的CMP留出足够的余量，外延层厚度应大于最终的SOI材料顶层硅厚度。如果是同型外延，例如p衬底上外延p外延层，如果电阻率匹配，例如10-20Ω.cm电阻率衬底上外延10-20Ω.cm，此时过渡区窄，外延层厚度大于最终顶层硅厚度1μm以上即可，如果电阻率不匹配甚至是异型外延(例如p衬底上外延n型材料)此时外延过渡区宽，通常大于1.5μm，外延层厚度大于最终顶层硅厚度3-5μm以上。例如，以最终的SOI材料顶层硅5μm为例，外延层厚度为10μm。
2.由于外延后存在较多颗粒，此外外延表面存在hillock等缺陷造成表面凸起，这样对键合存在影响，导致键合成品率的降低。因此，优化的工艺是对外延后的器件衬底进行抛光处理，当然也可以不对外延后的器件衬底处理，直接与氧化后的硅支撑衬底键合，或者也可以直接对外延后的器件衬底表面进行绝缘化处理后与氧化后的硅支撑衬底键合。这里优化的工艺是对外延后的器件衬底抛光处理后，再对其进行绝缘化处理。抛光可以是单面抛光也可以是单面抛光，这里采用单面抛光，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为1μm。抛光后，可以将器件衬底直接与氧化后的硅支撑衬底键合，这里优化的工艺是对其进行绝缘化处理。可以是PECVD或者LPCVD淀积绝缘层，绝缘介质可以是二氧化硅也可以是氮化硅。优化工艺是标准的热氧化工艺，氧化条件可以湿氧也可以是干氧，氧化工艺取决于需要的氧化层厚度，温度为900-1400℃，优化工艺为1050℃，湿氧氧化，氧化层厚度需依据最终SOI的厚度决定。
3.对Si支撑衬底进行处理，单晶硅衬底，以8寸衬底为例，衬底厚度750微米，衬底总厚度偏差小于4微米，衬底目标厚度为650微米，首先研磨减薄该单晶硅衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于目标厚度3微米以上，这里减薄至660微米。
4.对研磨后的支撑衬底进行抛光，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，这里优化为双面+单面抛光。首先双面抛光，设备型号为Peter Wolters AC2000型双面抛光机，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为8微米；随后采用单面抛光以精确控制硅片厚度，设备型号为IPEC 372型单面抛光机，整个抛光过程同样分为粗抛光和精抛光两步，抛光去除量不大于2微米，经过修正后，衬底总厚度偏差小于1微米
5.将修正后的单晶硅衬底氧化，氧化条件可以湿氧也可以是干氧，氧化工艺取决于需要的氧化层厚度，温度为900-1400℃，优化工艺为1050℃，湿氧氧化，氧化厚度需依据最终SOI的厚度决定，即器件衬底和支撑衬底表面的氧化绝缘层厚度之和应等于最终的SOI材料绝缘埋层厚度。
6.器件衬底和支撑衬底经过清洗后，将氧化后的器件衬底与氧化或者未氧化的单晶硅衬底键合，键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合，这里以亲水键合为例，依次使用SC1和SC2溶液清洗该衬底，键合前，在EVG801键合机上采用旋转清洗硅衬底，以去除表面可能存在的颗粒并吸附更多的水分子，随后将支撑衬底和器件衬底键合在一起。
7.将键合好的器件/支撑衬底对进行加固，升温，升温速度为0.5-20℃/分钟，优化的升温速度为3℃/分钟；退火，退火温度为900-1400℃，优化的退火温度为1150℃，退火时间为0.5-40小时，优化为6小时，退火加固气氛为N2、Ar(或者其他惰性气体)、O2、N2/O2混合气体、Ar/O2混合气体等，优化为湿氧气氛。该步骤退火中，将实现对器件衬底和支撑衬底的加固，键合界面将形成Si-O共价键。
8.对加固后的衬底对进行倒角处理，倒角宽度由客户规格决定。研磨后边缘残余硅层厚度为0-150微米，优化为100微米。将倒角后的衬底对在TMAH溶液中腐蚀，去除100微米边缘残余硅层。优化的办法是采用旋转腐蚀的办法，喷洒TMAH腐蚀液，腐蚀过程中，衬底对在旋转，转速为100-10000rpm，优化为1000rpm，TMAH温度优化为95℃。
9.对加固后的研磨减薄器件衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于1000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于所制备SOI材料顶层硅目标厚度3微米以上，这里减薄至剩余硅层厚度为10微米。
10.对研磨后的器件衬底进行抛光，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，这里优化为双面+单面抛光。首先双面抛光，设备型号为Peter Wolters AC2000型双面抛光机，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为4微米；随后采用单面抛光以精确控制硅片厚度至所需要的SOI层的厚度，设备型号为IPEC 372型单面抛光机，整个抛光过程同样分为粗抛光和精抛光两步，抛光去除量不大于2微米，最终SOI层厚度为5微米，此时SOI材料顶层硅完全由外延硅层组成。
综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所申请的专利范围所界定者为准。
Claims (7)
1.一种制备带有绝缘埋层的半导体衬底的方法，其特征在于，包括如下步骤：
提供第一衬底与第二衬底；
在第一衬底表面外延形成器件层；
在第二衬底和/或器件层的表面形成绝缘层；
以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；
对键合后的衬底实施第一退火步骤；
去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；
对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。
2.根据权利要求1所述的制备带有绝缘埋层的半导体衬底的方法，其特征在于，在键合前进一步包括对外延形成的器件层进行抛光处理的步骤。
3.根据权利要求1所述的制备带有绝缘埋层的半导体衬底的方法，其特征在于，所述第一退火步骤的温度范围是100-900℃。
4.根据权利要求1所述的制备带有绝缘埋层的半导体衬底的方法，其特征在于，所述第二退火步骤的温度范围是900-1400℃。
5.根据权利要求1所述的制备带有绝缘埋层的半导体衬底的方法，其特征在于，器件层的厚度大于绝缘埋层表面的顶层半导体层的目标厚度。
6.根据权利要求5所述的制备带有绝缘埋层的半导体衬底的方法，其特征在于，去除第一衬底后，进一步包括一减薄器件层至目标厚度的步骤。
7.一种带有绝缘埋层的半导体衬底，包括器件层、绝缘层和支撑衬底，其特征在于，所述器件层是通过外延工艺形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101832124A CN102299093A (zh) | 2011-06-30 | 2011-06-30 | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101832124A CN102299093A (zh) | 2011-06-30 | 2011-06-30 | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102299093A true CN102299093A (zh) | 2011-12-28 |
Family
ID=45359408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101832124A Pending CN102299093A (zh) | 2011-06-30 | 2011-06-30 | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299093A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015074479A1 (zh) * | 2013-11-22 | 2015-05-28 | 上海新傲科技股份有限公司 | 低翘曲度的半导体衬底及其制备方法 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| CN111146141A (zh) * | 2019-12-13 | 2020-05-12 | 中国科学院微电子研究所 | 一种片上单晶材料的制备方法 |
| CN112420915A (zh) * | 2020-11-23 | 2021-02-26 | 济南晶正电子科技有限公司 | 复合衬底的制备方法、复合薄膜及电子元器件 |
| CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
| CN113471289A (zh) * | 2021-05-19 | 2021-10-01 | 广东省大湾区集成电路与系统应用研究院 | 一种绝缘体上硅衬底及其制备方法、应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531751A (zh) * | 2000-10-19 | 2004-09-22 | �Ҵ���˾ | 采用回蚀工艺的低缺陷SiGe的层移植 |
| CN101471347A (zh) * | 2007-12-26 | 2009-07-01 | 上海新傲科技有限公司 | 半导体衬底、半导体衬底的制备方法及三维封装方法 |
| CN101609800A (zh) * | 2009-06-19 | 2009-12-23 | 上海新傲科技股份有限公司 | 一种制备混合晶向半导体衬底的方法 |
-
2011
- 2011-06-30 CN CN2011101832124A patent/CN102299093A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531751A (zh) * | 2000-10-19 | 2004-09-22 | �Ҵ���˾ | 采用回蚀工艺的低缺陷SiGe的层移植 |
| CN101471347A (zh) * | 2007-12-26 | 2009-07-01 | 上海新傲科技有限公司 | 半导体衬底、半导体衬底的制备方法及三维封装方法 |
| CN101609800A (zh) * | 2009-06-19 | 2009-12-23 | 上海新傲科技股份有限公司 | 一种制备混合晶向半导体衬底的方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015074479A1 (zh) * | 2013-11-22 | 2015-05-28 | 上海新傲科技股份有限公司 | 低翘曲度的半导体衬底及其制备方法 |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| CN111146141A (zh) * | 2019-12-13 | 2020-05-12 | 中国科学院微电子研究所 | 一种片上单晶材料的制备方法 |
| CN112420915A (zh) * | 2020-11-23 | 2021-02-26 | 济南晶正电子科技有限公司 | 复合衬底的制备方法、复合薄膜及电子元器件 |
| CN112420915B (zh) * | 2020-11-23 | 2022-12-23 | 济南晶正电子科技有限公司 | 复合衬底的制备方法、复合薄膜及电子元器件 |
| CN113471289A (zh) * | 2021-05-19 | 2021-10-01 | 广东省大湾区集成电路与系统应用研究院 | 一种绝缘体上硅衬底及其制备方法、应用 |
| CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
| CN113421849B (zh) * | 2021-06-09 | 2023-01-03 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102299093A (zh) | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 | |
| CN102130037B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| JP5185284B2 (ja) | 半導体オンインシュレータ構造体を製造する方法 | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| JP2013534056A (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| US10049916B2 (en) | Method of manufacturing a germanium-on-insulator substrate | |
| US9824891B1 (en) | Method of manufacturing the thin film | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| CN104471726B (zh) | 氮化镓到硅的直接晶片粘结 | |
| US8853054B2 (en) | Method of manufacturing silicon-on-insulator wafers | |
| SG187058A1 (en) | Semiconductor and solar wafers and method for processing same | |
| CN102768980A (zh) | 衬底的表面处理方法和带有绝缘埋层衬底的制作方法 | |
| US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
| WO2015074479A1 (zh) | 低翘曲度的半导体衬底及其制备方法 | |
| CN102130039B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| WO2015074478A1 (zh) | 低翘曲度的半导体衬底的制备方法 | |
| CN102201362B (zh) | 一种制备任意厚度的带有绝缘埋层的衬底的方法 | |
| CN102983074B (zh) | 减薄器件层的方法以及衬底的制备方法 | |
| CN101661884B (zh) | 一种用硅单晶薄片制造晶体管的方法 | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| KR20190028532A (ko) | 반도체 구조물 제조 방법 | |
| EP2599118B1 (en) | Semiconductor and solar wafers | |
| KR100898534B1 (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 | |
| CN110556295A (zh) | 一种半导体器件以及形成方法 | |
| JP2004071939A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111228 |