CN102201362B - 一种制备任意厚度的带有绝缘埋层的衬底的方法 - Google Patents
一种制备任意厚度的带有绝缘埋层的衬底的方法 Download PDFInfo
- Publication number
- CN102201362B CN102201362B CN201110123907.3A CN201110123907A CN102201362B CN 102201362 B CN102201362 B CN 102201362B CN 201110123907 A CN201110123907 A CN 201110123907A CN 102201362 B CN102201362 B CN 102201362B
- Authority
- CN
- China
- Prior art keywords
- thickness
- substrate
- support substrates
- device substrate
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种制备任意厚度的带有绝缘埋层的衬底的方法，采用了研磨的方法将器件衬底和支撑衬底研磨减薄到接近目标厚度，再采用抛光工艺做精细加工，且在研磨减薄工艺中特别为器件衬底预留了更多的余量，以保证器件衬底能够得到更为精细的抛光。以上方法通过将常规的研磨和抛光等工艺巧妙结合，并根据目标厚度来控制每一步实施完毕后所保留的衬底厚度，从而做到了能够在支撑衬底的机械强度允许的范围内将支撑衬底减薄到任意厚度。
Description
技术领域
本发明是关于一种制备绝缘体上硅材料的方法，特别涉及一种制备任意厚度的带有绝缘埋层的衬底的方法。
背景技术
随着MEMS和功率器件的实现工艺技术发展，对硅片提出了很多不同的要求，其中重要的一个方向是薄衬底键合SOI材料。
传统的键合SOI材料的生产工艺是在支撑衬底（Handle Wafer）上热生长氧化层，再与另一片器件衬底（Device Wafer）正面键合加固，最后对器件衬底进行减薄，形成SOI材料。由于支撑衬底受加工技术限制，很难做到400um以下的厚度。
发明内容
本发明所要解决的技术问题是，提供一种制备任意厚度的带有绝缘埋层的衬底的方法，能够在保证支撑衬底和器件衬底表面抛光质量的情况下，制备出任意厚度的带有绝缘埋层的衬底。
为了解决上述问题，本发明提供了一种制备任意厚度的带有绝缘埋层的衬底的方法，包括如下步骤：提供一器件衬底和一支撑衬底；在器件衬底和支撑衬底至少一个的表面形成绝缘层；以绝缘层为中间层，将器件衬底与支撑衬底键合，形成三层复合衬底；研磨减薄复合衬底中的支撑衬底至第一厚度，所述第一厚度大于支撑衬底的目标厚度；研磨减薄复合衬底中的器件衬底至第二厚度，所述第二厚度大于器件衬底的目标厚度，且第二厚度与器件衬底目标厚度的差值大于第一厚度与支撑衬底目标厚度的差值；对键合后的复合衬底实施双面抛光，同时减薄支撑衬底和器件衬底，至支撑衬底的厚度达到目标厚度；对键合后的复合衬底中的器件衬底实施单面抛光，至器件衬底的厚度达到目标厚度。
作为可选的技术方案，在键合前对器件衬底和支撑衬底做厚度修正。
作为可选的技术方案，在键合后加热三层复合衬底，对键合界面进行加固。
作为可选的技术方案，所述第一厚度大于支撑衬底的目标厚度3μm以上。
作为可选的技术方案，所述第二厚度大于支撑衬底的目标厚度3μm以上。
作为可选的技术方案，第二厚度与器件衬底目标厚度的差值与第一厚度与支撑衬底目标厚度的差值两者之差不大于2μm。
本发明的优点在于，采用了研磨的方法将器件衬底和支撑衬底研磨减薄到接近目标厚度，再采用抛光工艺做精细加工，且在研磨减薄工艺中特别为器件衬底预留了更多的余量，以保证器件衬底能够得到更为精细的抛光。以上方法通过将常规的研磨和抛光等工艺巧妙结合，并根据目标厚度来控制每一步实施完毕后所保留的衬底厚度，从而做到了能够在支撑衬底的机械强度允许的范围内将支撑衬底减薄到任意厚度。
附图说明
附图1所示是本发明具体实施方式的实施步骤示意图。
附图2A至附图2E是本发明具体实施方式的实施工艺示意图。
具体实施方式
接下来结合附图详细介绍本发明所述一种制备任意厚度的带有绝缘埋层的衬底的方法的具体实施方式。
附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供一器件衬底和一支撑衬底；步骤S11，对器件衬底和支撑衬底做厚度修正；步骤S12，在器件衬底和支撑衬底至少一个的表面形成绝缘层；步骤S13，以绝缘层为中间层，将器件衬底与支撑衬底键合，形成三层复合衬底；步骤S14，加热三层复合衬底，对键合界面进行加固；步骤S15，研磨减薄复合衬底中的支撑衬底至第一厚度，所述第一厚度大于支撑衬底的目标厚度；步骤S16，研磨减薄复合衬底中的器件衬底至第二厚度，所述第二厚度大于器件衬底的目标厚度，且第二厚度与器件衬底目标厚度的差值大于第一厚度与支撑衬底目标厚度的差值；步骤S17，对键合后的复合衬底实施双面抛光，同时减薄支撑衬底和器件衬底，至支撑衬底的厚度达到目标厚度；步骤S18，对键合后的复合衬底中的器件衬底实施单面抛光，至器件衬底的厚度达到目标厚度。
附图2A至附图2E是本实施方式的实施工艺示意图。
附图2A所示，参考步骤S10，提供一器件衬底210和一支撑衬底200。器件衬底210用于在后续工艺中形成带有绝缘埋层衬底的顶层薄层，该层将在器件工艺中用于形成半导体器件，故称之为器件层。支撑衬底200用于在后续工艺中作为带有绝缘埋层衬底的支撑层，故称之为支撑衬底。器件衬底210和支撑衬底200的材料可以但是不限于是单晶硅。
参考步骤S11，对器件衬底210和支撑衬底200做厚度修正。衬底在出厂时的厚度略有偏差，为了在后续工艺中更好的控制各层厚度，本实施方式优选对衬底首先进行修正。以8寸衬底为例，衬底厚度750微米，衬底总厚度偏差小于4微米，修正的目标厚度为650μm。首先选用研磨工艺对衬底进行研磨，修正至660μm，再采用抛光工艺，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，将衬底的厚度修正至650μm，总厚度偏差小于1μm。
附图2B所示，参考步骤S12，在器件衬底210和支撑衬底200至少一个的表面形成绝缘层230。本具体实施方式中，绝缘埋层230形成于器件衬底210的表面，在其他的实施方式中，绝缘埋层230也可以形成于支撑衬底200的表面，或者在器件衬底210和支撑衬底200的表面均形成绝缘埋层。绝缘埋层230的材料可以是包括氧化硅和氮化硅在内的各种绝缘介质。对于单晶硅材料而言，可以采用热氧化的方法在表面形成氧化硅最为绝缘埋层，对于其他材料也可以采用包括化学气相沉积法在内的各种常见工艺。
附图2C所示，参考步骤S13，以绝缘层203为中间层，将器件衬底210与支撑衬底200键合，形成三层复合衬底。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合。
参考步骤S14，加热三层复合衬底，对键合界面进行加固。加热使得键合界面处形成共价键，增强键合力，加固温度大于900℃，加固时间大于2小时，退火气氛为湿氧、干氧、氮气或者氧氩混合气体。
附图2D所示，参考步骤S15，研磨减薄复合衬底中的支撑衬底200至第一厚度D，所述第一厚度D大于支撑衬底的目标厚度D0。由于后续工艺中还要对器件衬底210的表面进行减薄，故此步骤不宜直接将支撑衬底200的厚度研磨至目标厚度，而应当保留一定的厚度，该厚度在后续减薄器件衬底210时才被去除。D-D0的值优选大于3μm。此步骤在键合之后实施，故能够在支撑衬底200的机械强度允许的范围内将支撑衬底200减薄到任意厚度。
附图2E所示，参考步骤S16，研磨减薄复合衬底中的器件衬底210至第二厚度d，所述第二厚度d大于器件衬底210的目标厚度d0，且d-d0大于D-D0。研磨工艺的减薄速度快，但研磨后的表面粗糙，故首先用研磨工艺将器件衬底210和支撑衬底200均减薄至接近目标厚度，再用抛光工艺做精细加工，本步骤优选d-d0的值大于3μm，以供后续抛光工艺做精细加工，且优选d-d0与D-D0的差值不大于2μm。d-d0大于D-D0的目的在于可以首先通过双面抛光工艺同时精细加工支撑衬底200和器件衬底210的表面，后在双面抛光之后再单独采用单面抛光工艺精细加工器件衬底210的表面，优选d-d0与D-D0的差值不大于2μm的意义在于保证在支撑衬底200达到目标厚度时，器件衬底210不至于与目标厚度差距太大。如果器件衬底210与目标厚度差距过大，则需要较长时间的单面抛光才可以达到目标厚度，长时间对器件衬底210实施单面抛光工艺会对已经达到目标厚度的支撑衬底200的表面造成损伤。
参考步骤S17，对键合后的复合衬底实施双面抛光，同时减薄支撑衬底200和器件衬底210，至支撑衬底200的厚度达到目标厚度。研磨工艺的优点在于去除速度快，但研磨后的表面粗糙，故采用双面抛光工艺进一步对研磨后的支撑衬底200和器件衬底210的表面做双面抛光。
参考步骤S18，对键合后的复合衬底中的器件衬底210实施单面抛光，至器件衬底的厚度达到目标厚度。由于在步骤S16中已经控制d-d0大于D-D0，故在步骤S17实施完毕后，器件衬底210的厚度应当大于目标厚度。器件衬底210将在后续器件工艺中用于制作半导体器件，故需要对其表面做更细致的加工。
本具体实施方式首先采用了研磨的方法将器件衬底210和支撑衬底200研磨减薄到接近目标厚度，再采用抛光工艺做精细加工，且在研磨减薄工艺中特别为器件衬底210预留了更多的余量，以保证器件衬底210能够得到更为精细的抛光。以上方法通过将常规的研磨和抛光等工艺巧妙结合，并根据目标厚度来控制每一步实施完毕后所保留的衬底厚度，从而做到了能够在支撑衬底200的机械强度允许的范围内将支撑衬底200减薄到任意厚度。在较佳的实施方案中，进一步控制器件衬底210保留的余量不要过多，以避免对已经抛光完毕的支撑衬底200表面造成损伤。
以下继续给出本发明的一实施例。
1、对Si器件衬底和支撑衬底均进行修正处理，以8寸衬底为例，衬底厚度750微米，衬底总厚度偏差小于4微米，衬底目标厚度为650微米，首先研磨减薄该单晶硅衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于目标厚度3微米以上，这里减薄至660微米。
2、对研磨后的支撑衬底进行抛光，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，这里优化为双面+单面抛光。首先双面抛光，设备型号为Peter Wolters AC2000型双面抛光机，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为8微米；随后采用单面抛光以精确控制硅片厚度，设备型号为IPEC 372型单面抛光机，整个抛光过程同样分为粗抛光和精抛光两步，抛光去除量不大于2微米，经过修正后，衬底总厚度偏差小于1微米。
3、将修正后的单晶硅衬底氧化，可以只氧化器件衬底，也可以只氧化支撑衬底，或者器件和支撑衬底都氧化，其标准为氧化层厚度之和为最终埋氧层厚度。氧化条件可以湿氧也可以是干氧，氧化工艺取决于需要的氧化层厚度，温度为900-1400℃，优化工艺为1050℃，湿氧氧化，氧化厚度需依据最终SOI的埋氧层厚度决定。
4、器件衬底和支撑衬底经过清洗后，将氧化后的器件衬底与氧化或者未氧化的单晶硅衬底键合，键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合，这里以亲水键合为例，依次使用SC1和SC2溶液清洗该衬底，键合前，在EVG801键合机上采用旋转清洗硅衬底，以去除表面可能存在的颗粒并吸附更多的水分子，随后将支撑衬底和器件衬底键合在一起。
5、将键合后的器件衬底与支撑衬底对在扩散炉内加固，使得键合界面形成硅氧共价键，增强键合力，加固温度大于900℃，加固时间大于2小时，退火气氛为湿氧、干氧、氮气或者氧氩混合气体。
6、对加固后的衬底对进行研磨处理，首先研磨减薄支撑衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后支撑衬底厚度大于所制备SOI材料支撑衬底厚度目标值3微米以上，这里减薄至剩余支撑衬底硅层厚度大于目标厚度12微米。
7、对氧化后的衬底对进行倒角处理，倒角宽度由客户规格决定。研磨后边缘残余硅层厚度为0-150微米，优化为100微米。将倒角后的衬底对在TMAH溶液中腐蚀，去除100微米边缘残余硅层。因为支撑衬底背面无绝缘保护膜，在这里只能采用旋转腐蚀的办法，喷洒TMAH腐蚀液，腐蚀过程中，衬底对在旋转，转速为100-10000rpm，优化为1000rpm，TMAH温度优化为95℃。
8、研磨减薄器件衬底，研磨设备优选为单面研磨机，设备型号为DFG 841型研磨机，首先粗磨快速减薄，砂轮转速大于2000rpm，随后精磨减小研磨造成的损伤，砂轮转速大于2000rpm，研磨后衬底厚度大于所制备SOI材料顶层硅目标厚度3微米以上，这里减薄至剩余硅层厚度为12微米。
9、对研磨后的衬底对进行抛光，可以是双面抛光也可以是单面抛光，也可以是双面+单面抛光，这里优化为双面+单面抛光。首先双面抛光，此时器件衬底和支撑衬底同时进行抛光，设备型号为Peter Wolters AC2000型双面抛光机，整个抛光过程分为两步，首先粗抛光、随后精抛光，总抛光去除量为11微米；随后采用单面抛光以精确控制顶层硅厚度，设备型号为IPEC 372型单面抛光机，整个抛光过程同样分为粗抛光和精抛光两步，抛光去除量不大于2微米。
因为某些特殊需要，支撑衬底背面覆盖二氧化硅或者是其他绝缘层，因此需要一步补充如下步骤：对支撑衬底进行绝缘化处理，在支撑衬底背面形成绝缘层。绝缘层化处理可以是PECVD、LPCVD淀积，这里优选为高温氧化。氧化条件可以湿氧也可以是干氧，氧化工艺取决于需要的氧化层厚度，温度为900-1400℃，优化工艺为1050℃，湿氧氧化，氧化厚度需依据最终用户的要求决定，随后采用旋转腐蚀去除顶层硅表面二氧化硅层。
综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所申请的专利范围所界定者为准。
Claims (4)
1.一种制备任意厚度的带有绝缘埋层的衬底的方法，其特征在于，包括如下步骤：
提供一器件衬底和一支撑衬底；
在器件衬底和支撑衬底至少一个的表面形成绝缘层；
以绝缘层为中间层，将器件衬底与支撑衬底键合，形成三层复合衬底；
研磨减薄复合衬底中的支撑衬底至第一厚度，所述第一厚度大于支撑衬底的目标厚度，所述第一厚度大于支撑衬底的目标厚度3μm以上；
研磨减薄复合衬底中的器件衬底至第二厚度，所述第二厚度大于器件衬底的目标厚度，且第二厚度与器件衬底目标厚度的差值大于第一厚度与支撑衬底目标厚度的差值，所述第二厚度大于器件衬底的目标厚度3μm以上，第二厚度与器件衬底目标厚度的差值与第一厚度与支撑衬底目标厚度的差值两者之差不大于2μm；
对键合后的复合衬底实施双面抛光，同时减薄支撑衬底和器件衬底，至支撑衬底的厚度达到目标厚度；
对键合后的复合衬底中的器件衬底实施单面抛光，至器件衬底的厚度达到目标厚度。
2.根据权利要求1所述的方法，其特征在于，在键合前对器件衬底和支撑衬底做厚度修正。
3.根据权利要求1所述的方法，其特征在于，在键合后加热三层复合衬底，对键合界面进行加固。
4.根据权利要求1所述的方法，其特征在于，所述第二厚度大于支撑衬底的目标厚度3μm以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110123907.3A CN102201362B (zh) | 2011-05-13 | 2011-05-13 | 一种制备任意厚度的带有绝缘埋层的衬底的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110123907.3A CN102201362B (zh) | 2011-05-13 | 2011-05-13 | 一种制备任意厚度的带有绝缘埋层的衬底的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102201362A CN102201362A (zh) | 2011-09-28 |
| CN102201362B true CN102201362B (zh) | 2014-05-14 |
Family
ID=44661939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110123907.3A Active CN102201362B (zh) | 2011-05-13 | 2011-05-13 | 一种制备任意厚度的带有绝缘埋层的衬底的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102201362B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768949A (zh) * | 2012-07-06 | 2012-11-07 | 上海新傲科技股份有限公司 | 带有绝缘埋层的衬底的表面处理方法 |
| CN102983074B (zh) * | 2012-11-30 | 2015-10-14 | 上海新傲科技股份有限公司 | 减薄器件层的方法以及衬底的制备方法 |
| CN109065508B (zh) * | 2018-08-14 | 2021-01-08 | 济南晶正电子科技有限公司 | 一种反向台面复合结构超薄晶片及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090688A (en) * | 1996-11-15 | 2000-07-18 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating an SOI substrate |
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| CN101901753A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种带有绝缘埋层的厚膜材料的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084046B2 (en) * | 2001-11-29 | 2006-08-01 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating SOI wafer |
-
2011
- 2011-05-13 CN CN201110123907.3A patent/CN102201362B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090688A (en) * | 1996-11-15 | 2000-07-18 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating an SOI substrate |
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| CN101901753A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种带有绝缘埋层的厚膜材料的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102201362A (zh) | 2011-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| CN102130037B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| CN109671801A (zh) | 超薄超平晶片基板及其制备方法 | |
| CN102201362B (zh) | 一种制备任意厚度的带有绝缘埋层的衬底的方法 | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| JP2001345435A (ja) | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ | |
| CN101124657A (zh) | 贴合晶圆的制造方法及贴合晶圆 | |
| US20110130002A1 (en) | Methods and Apparatus for Edge Chamfering of Semiconductor Wafers Using Chemical Mechanical Polishing | |
| CN102983074B (zh) | 减薄器件层的方法以及衬底的制备方法 | |
| CN102903607A (zh) | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 | |
| CN102386123B (zh) | 制备具有均匀厚度器件层的衬底的方法 | |
| WO2005015631A1 (en) | Method for producing thin layers of semiconductor material from a double-sided donor wafer | |
| CN102768981B (zh) | 带有绝缘埋层衬底的制备方法 | |
| CN103258778A (zh) | 带有空腔的衬底的制备方法 | |
| CN102172859A (zh) | 基于固结磨料的超薄平面玻璃的加工方法 | |
| CN102299093A (zh) | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 | |
| CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
| CN102768980A (zh) | 衬底的表面处理方法和带有绝缘埋层衬底的制作方法 | |
| SG187058A1 (en) | Semiconductor and solar wafers and method for processing same | |
| US20160218178A1 (en) | Process for assembling two wafers and corresponding device | |
| CN102909639B (zh) | 半导体衬底的表面处理方法 | |
| US20100285655A1 (en) | Method of producing bonded wafer | |
| WO2013134010A2 (en) | A method of manufacturing silicon-on-insulator wafers | |
| CN102130039B (zh) | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 | |
| CN103560105A (zh) | 边缘光滑的半导体衬底的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |