JP2019524615A - 多結晶セラミック基板およびその製造方法 - Google Patents

多結晶セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2019524615A
JP2019524615A JP2018567717A JP2018567717A JP2019524615A JP 2019524615 A JP2019524615 A JP 2019524615A JP 2018567717 A JP2018567717 A JP 2018567717A JP 2018567717 A JP2018567717 A JP 2018567717A JP 2019524615 A JP2019524615 A JP 2019524615A
Authority
JP
Japan
Prior art keywords
layer
bonding layer
bonding
ceramic substrate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018567717A
Other languages
English (en)
Other versions
JP6719600B2 (ja
JP2019524615A5 (ja
Inventor
オドノブリュードフ，ウラジミール
バセリ，セム
ファーレンズ，シャリ
Original Assignee
クロミス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロミス，インコーポレイテッド filed Critical クロミス，インコーポレイテッド
Publication of JP2019524615A publication Critical patent/JP2019524615A/ja
Publication of JP2019524615A5 publication Critical patent/JP2019524615A5/ja
Application granted granted Critical
Publication of JP6719600B2 publication Critical patent/JP6719600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Prostheses (AREA)

Abstract

セラミック基板構造を製造する方法は、セラミック基板を用意することと、セラミック基板をバリア層に封入することと、バリア層に結合される接合層を形成することとを含む。方法はさらに、接合層の一部を除去してバリア層の少なくとも一部を露出させ、充填領域を画定することと、露出したバリア層および充填領域の少なくとも一部の上に第２の接合層を堆積することとを含む。【選択図】図１Ａ

Description

関連出願の相互参照
[0001]本出願は、２０１６年６月２４日に出願された「ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ ＣＥＲＡＭＩＣ ＳＵＢＳＴＲＡＴＥ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ」という名称の米国仮特許出願第６２／３５４，６２３号明細書に基づく優先権を主張し、その開示は、すべての目的のためにその全体が参照により本明細書に組み込まれる。
[0002]以下の米国特許出願は本出願と同時に出願されており、本出願の開示はすべての目的のためにその全体が参照により本明細書に組み込まれる。
[0003]２０１７年６月１３日に出願された「ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ ＣＥＲＡＭＩＣ ＳＵＢＳＴＲＡＴＥ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ」という名称の出願第１５／６２１，２３５号（代理人整理番号０９８８２５−１０４９５３１（００３２１０ＵＳ））。
[0004]発光ダイオード（ＬＥＤ）構造は、通常、サファイア基板上にエピタキシャル成長させる。現在、多くの製品が照明、コンピュータモニタ、およびその他のディスプレイ装置を含むＬＥＤ装置を使用している。
[0005]サファイア基板上の窒化ガリウム系ＬＥＤ構造の成長は、基板とエピタキシャル層が異なる材料で構成されているため、ヘテロエピタキシャル成長プロセスである。ヘテロエピタキシャル成長プロセスに起因して、エピタキシャル成長材料は、エピタキシャル層の電子的／光学的特性に関連する均一性の低下およびメトリクスの低下を含む様々な悪影響を示す可能性がある。したがって、エピタキシャル成長プロセスおよび基板構造に関連する改良された方法およびシステムが当該分野において必要である。
[0006]本発明は、概して設計された基板構造に関する。より具体的には、本発明は、エピタキシャル成長プロセスでの使用に適した方法およびシステムに関する。単なる一例として、本発明は、エピタキシャル成長に適した基板構造を提供する方法およびシステムに適用されており、その構造は、その上に成長するエピタキシャル層に実質的に適合する熱膨張率（ＣＴＥ）によって特徴付けられる。本方法および技術は、様々な半導体処理操作に適用することができる。
[0007]一実施形態によれば、セラミック基板構造を製造する方法は、セラミック基板を用意することと、セラミック基板をバリア層に封入することと、バリア層に結合される接合層を形成することとを含む。方法はさらに、接合層の一部を除去してバリア層の少なくとも一部を露出させ、充填領域を画定することと、露出したバリア層および充填領域の少なくとも一部の上に第２の接合層を堆積することとを含む。他の実施形態では、バリア層は除去プロセス中に露出されない。
[0008]別の実施形態によれば、セラミック基板構造を製造する方法は、セラミック基板を用意することと、セラミック基板の前面に結合される接合層を形成することと、化学的機械研磨（ＣＭＰ）プロセスを実行して接合層の一部を除去し、セラミック基板の前面の少なくとも一部を露出させることと、セラミック基板をバリア層に封入することとを含む。幾つかの実施形態において、バリア層は窒化シリコンを含み得る。セラミック基板の前面は、５０〜６００ｎｍの範囲のＲＭＳ粗さによって特徴付けることができ、バリア層は、０．５〜２ｎｍの範囲のＲＭＳ粗さによって特徴付けることができる。セラミック基板の前面は、複数の空隙によって特徴付けることができ、接合層は複数の空隙を充填することができる。
[0009]多くの利点が従来技術に対して本発明によって達成される。例えば、本発明の実施形態は、その上に成長させたエピタキシャル層と実質的に一致する熱膨張率（ＣＴＥ）によって特徴付けられる、エピタキシャル成長に適した基板構造を提供する。成長基板の熱膨張特性をエピタキシャル層と一致させることは、エピタキシャル層および／または設計された基板における応力を減少させる。応力は幾つかの種類の欠陥の原因となる。例えば、応力はエピタキシャル層内の転位密度を増加させる可能性があり、これはエピタキシャル層の電気的および光学的特性を損なう。応力はまた、エピタキシャル層または基板に残留歪みをもたらす可能性があり、それは、応力亀裂、転位の滑り、スリップ、曲がりおよび反りなどの、後の工程におけるさらなる処理上の懸念をもたらす可能性がある。熱膨張による基板の曲がりおよび反りは、自動化装置において材料の取り扱いを困難にし、装置製造、基板の亀裂、および材料のクリープに必要な追加のリソグラフィ工程を実行する能力を制限する可能性がある。加えて、応力を加えた材料では装置の性能寿命が短くなる。熱的不一致から生じる応力緩和および応力誘起亀裂伝播、転位滑り、および他の格子移動は、装置性能の低下から装置および装置層の破壊または剥離までのモードの範囲での初期故障につながる可能性がある。装置はエピタキシャル層において製造される。
[0010]本発明のこれらのおよび他の実施形態は、多くのその利点および特徴と共に、以下の本文および添付の図面に関連してより詳細に説明される。
本発明の一実施形態による設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による設計された基板を製造する方法を示す簡易フローチャートである。 本発明の一実施形態によるエピタキシャル層を含む設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による接合層の堆積後の設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による接合層を薄くした後の設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態によるエッチング停止層まで研磨した後の設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による接合層の再堆積後の設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による１つ以上の設計された層を形成した後の設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による剥離層を含む設計された基板構造を示す簡略化された概略図である。 本発明の一実施形態による多結晶セラミックコアおよび平坦化材料を示す簡略化された概略図である。 本発明の一実施形態によるＣＭＰプロセス後の多結晶セラミックコアおよび平坦化材料を示す簡略化された概略図である。 本発明の一実施形態によるバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。 本発明の一実施形態による剥離された単結晶Ｓｉ層を有するバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。 本発明の一実施形態による堆積酸化物および剥離単結晶Ｓｉ層で覆われたバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。 本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層の形成を示す簡略化された概略図である。 本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層の上部にある剥離Ｓｉ層を示す簡略化された概略図である。 本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層上の接合層の形成を示す簡略化された概略図である。 本発明の一実施形態による剥離Ｓｉ層を有する封入され平坦化された多結晶セラミックコア上の設計された層上の接合層の形成を示す簡略化された概略図である。
[0029]本発明の実施形態は、設計された基板構造に関する。より具体的には、本発明は、エピタキシャル成長プロセスでの使用に適した方法およびシステムに関する。単なる一例として、本発明は、エピタキシャル成長に適した基板構造を提供する方法およびシステムに適用されており、その構造は、その上に成長するエピタキシャル層に実質的に適合する熱膨張率（ＣＴＥ）によって特徴付けられる。本方法および技術は、様々な半導体処理操作に適用することができる。
[0030]図１Ａは、本発明の一実施形態による設計された基板構造を示す簡略化された概略図である。図１Ａに示されているように、図１Ａに示されている設計された基板構造は、様々な電子および光学用途に適している。設計された基板構造は、設計された基板構造上、例えば剥離シリコン（１１１）層上に成長するエピタキシャル材料のＣＴＥと実質的に一致する熱膨張率（ＣＴＥ）を有することができるコア１１０（例えば、ＡｌＮ基板）を含む。本明細書でより十分に論じられるように、エピタキシャル材料は、（１１１）シリコン以外の異なる結晶方位を有するシリコン層を含む他の基本的半導体材料、および／または窒化ガリウム（ＧａＮ）系材料を含む化合物半導体材料を含み得る。これらの変形は結晶成長面などを含む。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0031]窒化ガリウム（ＧａＮ）系材料（ＧａＮ系層を含むエピタキシャル層）の成長を含む用途では、コア１１０は、多結晶セラミック材料、例えば、酸化イットリウムなどの結合材料を含むことができる多結晶窒化アルミニウム（ＡｌＮ）とすることができる。多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化シリコン（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）などを含む他の材料をコアに利用することができる。
[0032]コアの厚さは、１００〜１５００μｍ程度、例えば７２５μｍであり得る。コアは、シェルまたは封入シェルと呼ぶことができる接着層１１２（ＴＥＯＳとラベル付けされている）に封入されている。設計された基板構造の中央部分のみを示し、端部を示さない図１Ａは、コア１１０の上下の接着層１１２の存在を示すことによってこの封入を示しており、接着層１１２はまた、明瞭にするために図示されていないコア１１０の端部に存在することが理解されるであろう。導電層１１４、第２の接着層１１６、およびバリア層１１８についても同様に、以下に詳細に論じるが、コア層の上下にこれらの封入層の存在が示されているが、これらの層は端部にも同様に存在することが理解されよう。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0033]一実施形態では、接着層１１２は、厚さが１，０００Å程度のテトラエチルオルトシリケート（ＴＥＯＳ）酸化物層を含む。他の実施形態では、接着層の厚さは、例えば１００Åから２，０００Åまで変化する。幾つかの実施形態ではＴＥＯＳ酸化物が接着層に利用されるが、後に堆積される層とその下の層または材料との間の接着をもたらす他の材料（例えば、セラミック、特に多結晶セラミック）も本発明の実施形態に従って利用できる。例えば、ＳｉＯ２または他の酸化シリコン（ＳｉｘＯｙ）はセラミック材料によく接着し、例えば導電性材料のその後の堆積に適した表面を提供する。接着層１１２は、幾つかの実施形態においてコア１１０を完全に囲み、完全に封入されたコアを形成し、ＬＰＣＶＤプロセスまたは他の適切な堆積プロセスを用いて形成することができ、これは半導体処理、特に多結晶または複合基板および層と互換性を有し得る。接着層は表面を提供し、その上に後続の層が接着されて設計された基板構造の要素を形成する。
[0034]封入接着層を形成するためのＬＰＣＶＤプロセス、スピンオングラス／誘電体、炉系プロセスなどの使用に加えて、ＣＶＤプロセスまたは同様の堆積プロセスを含む他の半導体プロセスを本発明の実施形態に従って利用することができる。一例として、コアの一部を被覆する堆積プロセスを利用することができ、コアをひっくり返すことができ、堆積プロセスを繰り返してコアの追加の部分を被覆することができる。したがって、幾つかの実施形態において、完全に封入された構造を提供するためにＬＰＣＶＤ技術が利用されるが、特定の用途に応じて他の成膜技術を利用することができる。
[0035]接着層１１２を囲むように導電層１１４が形成されている。一実施形態では、ポリシリコンは、セラミック材料に対する接着力が乏しいため、導電層は、接着層を囲むように形成されたポリシリコン（すなわち、多結晶シリコン）のシェルである。導電層がポリシリコンである実施形態では、ポリシリコン層の厚さは、５００〜５，０００Å程度、例えば２，５００Åであり得る。幾つかの実施形態では、ポリシリコン層は、接着層（例えば、ＴＥＯＳ酸化物層）を完全に囲むようにシェルとして形成することができ、それにより完全に封入された接着層を形成し、またＬＰＣＶＤプロセスを使用して形成できる。他の実施形態では、後述するように、導電性材料は、接着層の一部、例えば基板構造の下半分に形成することができる。幾つかの実施形態では、導電性材料を完全封入層として形成し、続いて基板構造の片側で除去することができる。
[0036]一実施形態では、導電層１１４は、ドープされて高導電性材料を提供するポリシリコン層、例えばホウ素でドープされてｐ型ポリシリコン層を提供するポリシリコン層とすることができる。幾つかの実施形態において、高い導電性を提供するために、ホウ素によるドーピングは１×１０１９ｃｍ−３から１×１０２０ｃｍ−３のレベルである。異なるドーパント濃度での他のドーパント（例えば、１×１０１６ｃｍ−３から５×１０１８ｃｍ−３の範囲のドーパント濃度のリン、ヒ素、ビスマスなど）を利用して、導電層での使用に適したｎ型またはｐ型半導体材料のいずれかを提供することができる。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0037]導電層１１４の存在は、設計された基板を半導体処理ツール、例えば静電チャック（ＥＳＣまたはｅチャック）を有するツールに静電チャックする際に有用である。導電層は、半導体処理ツールにおける処理後に迅速なデチャックを可能にする。本発明の実施形態では、導電層は、接合を含む将来の処理中に、チャックとの電気的接触または静電チャック（ＥＳＣまたはｅチャック）への容量結合を可能にする。したがって、本発明の実施形態は、従来のシリコンウエハと共に利用される方法で処理できる基板構造を提供する。当業者であれば、多くの変形、修正、および代替案を認識するであろう。さらに、ＥＳＤチャックと組み合わせて高い熱伝導率を有する基板構造を有することは、その後の設計された層およびエピタキシャル層の形成、ならびにその後の装置製造工程のためにより良い堆積条件を提供することができる。例えばそれは、その後の層形成を通してより低い応力、より均一な堆積厚、およびより良好な化学量論制御をもたらすことができる望ましい熱プロファイルを提供することができる。
[0038]第２の接着層１１６（例えば、厚さが１０００Å程度のＴＥＯＳ酸化物層）が導電層１１４を囲むように形成される。幾つかの実施形態では、第２の接着層１１６は導電層を完全に取り囲んで完全な封入構造を形成し、ＬＰＣＶＤプロセス、ＣＶＤプロセス、またはスピンオン誘電体の堆積を含む任意の他の適切な堆積プロセスを使用して形成できる。
[0039]バリア層１１８、例えば窒化シリコン層が、第２の接着層１１６を囲むように形成される。一実施形態では、バリア層１１８は、厚さが２，０００Åから５，０００Å程度の窒化シリコン層である。バリア層は、幾つかの実施形態では第２の接着層１１６を完全に取り囲んで完全な封入構造を形成し、またＬＰＣＶＤプロセスを使用して形成することができる。窒化シリコン層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含む非晶質材料をバリア層として利用することができる。幾つかの実施形態では、バリア層は、バリア層を形成するために構築された幾つかの副層からなる。したがって、バリア層という用語は、単一層または単一材料を意味するのではなく、複合的に積層された１つ以上の材料を包含することを意図している。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0040]幾つかの実施形態では、バリア層１１８、例えば窒化シリコン層は、設計された基板が、例えば高温（例えば１，０００℃）エピタキシャル成長プロセスの間に存在できる半導体処理チャンバの環境へ、コア１１０内に存在する要素、例えばイットリウム（元素の）、酸化イットリウム（すなわちイットリア）、酸素、金属不純物、他の微量要素等が、拡散および／またはガス放出するのを防止する。本明細書に記載の封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境で利用することができる。
[0041]典型的には、コアを形成するのに利用されるセラミック材料は１，８００℃の範囲の温度で焼成される。このプロセスはセラミック材料中に存在するかなりの量の不純物を除去すると予想される。これらの不純物は、焼結剤としてのイットリアの使用から生じるイットリウム、カルシウム、ならびに他の要素および化合物を含み得る。続いて、８００℃〜１１００℃の範囲のはるかに低い温度で行われるエピタキシャル成長プロセスの間、これらの不純物のその後の拡散はわずかであると予想されるであろう。しかしながら、従来の予想に反して、本発明者らは、セラミック材料の焼成温度よりもはるかに低い温度でのエピタキシャル成長プロセスの間でさえも、設計された基板の層を通して要素の著しい拡散が起こり得ることを突き止めた。したがって、本発明の実施形態は、この望ましくない拡散を防止するためにバリア層を設計された基板構造に一体化する。
[0042]再度図１Ａを参照すると、接合層１２０（例えば、酸化シリコン層）が、バリア層１１８の一部、例えば、バリア層の上面に堆積され、その後、実質的単結晶層１２５（例えば、剥離シリコン（１１１）層などの単結晶シリコン層）の接合中に使用される。接合層１２０は、幾つかの実施形態では、厚さが約１．５μｍであり得る。幾つかの実施形態において、接合層の厚さは、接合誘起空隙緩和のために２０ｎｍ以上である。幾つかの実施形態では、接合層の厚さは０．７５〜１．５μｍの範囲内にある。
[0043]実質的単結晶層１２５（例えば、剥離したＳｉ（１１１））は、エピタキシャル材料を形成するためのエピタキシャル成長プロセス中の成長層としての使用に適している。幾つかの実施形態では、エピタキシャル材料は、厚さが２μｍ〜１０μｍのＧａＮ層を含むことができ、これは光電子装置、ＲＦ装置、およびパワー装置で利用される複数の層のうちの１つとして利用することができる。一実施形態では、実質的単結晶層は、層転写プロセスを使用して接合層に取り付けられている単結晶シリコン層を含む。
[0044]図１Ｂは、本発明の一実施形態による設計された基板を製造する方法を示す簡易フローチャートである。この方法を利用して、基板上に成長させた１つ以上のエピタキシャル層にＣＴＥ一致した基板を製造することができる。方法１５０は、多結晶セラミックコア（１６０）を提供することによって支持構造を形成することを含み、これは洗浄され検査された窒化アルミニウム（ＡｌＮ）基板とすることができる。他の多結晶セラミックコアを上記のように利用することができる。
[0045]方法はまた、シェル（１６２）を形成する第１の接着層（例えば、厚さ約８０ｎｍのテトラエチルオルトシリケート（ＴＥＯＳ）酸化物シェル）において多結晶セラミックコアを封入すること、および導電性シェル（１６４）（例えば、厚さ約３００ｎｍのポリシリコンシェル）において第１の接着層を封入することを含む。第１の接着層はＴＥＯＳ酸化物の単一層として形成することができる。導電性シェルは、ポリシリコンの単一層として形成することができる。
[0046]方法はまた、導電性シェルを第２の接着層（１６６）（例えば、厚さ約８０ｎｍの第２のＴＥＯＳ酸化物シェル）に封入すること、および第２の接着層をバリア層シェル（１６８）に封入することを含む。第２の接着層はＴＥＯＳ酸化物の単一層として形成することができる。バリア層シェルは、例えば厚さ約４００ｎｍの窒化シリコンの単一層として形成することができる。設計された基板構造に関するさらなる説明は、２０１６年６月１４日に出願された米国仮特許出願第６２／３５００８４号明細書（代理人整理番号０９８８２５−１０１１０３０−００１１００ＵＳ）に提供されており、その開示は、すべての目的のためにその全体が参照により本明細書に組み込まれる。本明細書に記載されるように、本発明の実施形態は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ダイヤモンドライクカーボン（ＤＬＣ）、それらの組み合わせなどの様々な誘電体を含む様々な材料を接着層および拡散バリアに利用することができる。誘電体中に封入されたＴｉ、ＴｉＷ、Ｔａ、およびＴｉＮなどの他の材料も使用することができる。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0047]コア、接着層、導電層、および拡散バリアを含む支持構造がプロセス１６０〜１６８によって形成されると、方法は、支持構造（１７０）上に接合層（例えば、ＰＥＣＶＤ酸化シリコン層）を堆積することと、実質的単結晶層、例えば単結晶シリコン層を接合層（１７２）に接合することとをさらに含む。本発明の実施形態によれば、ＳｉＣ、サファイア、ＧａＮ、ＡｌＮ、ＳｉＧｅ、Ｇｅ、ダイヤモンド、Ｇａ２Ｏ３、ＺｎＯなどを含む他の実質的単結晶層を使用することができる。接合層の堆積は、結合材料の堆積とそれに続く本明細書に記載の平坦化プロセスを含むことができる。後述する実施形態では、実質的単結晶層（例えば、単結晶シリコン層）を接合層に接合することは、層がシリコンウエハから転写される単結晶シリコン層である層転写プロセスを利用する。
[0048]図１Ａを参照すると、接合層１２０は、厚い（例えば、４μｍ厚）酸化物層の堆積（例えば、ＰＥＣＶＤ）によって、続いて酸化物を厚さ約１．５μｍに薄くする化学的機械研磨（ＣＭＰ）プロセスによって形成することができる（図３Ａに関連して以下でさらに説明されるように）。厚い初期酸化物は、多結晶コアの製造後に存在することがあり、図１Ａに示す封入層が形成される際に存在し続けることがある支持構造上に存在する空隙および表面特徴を充填するのに役立つ。ＣＭＰプロセスは、空隙、粒子、または他の特徴を含まない実質的に平坦な表面を提供し、次いでこれをウエハ搬送プロセス中に使用して、図１Ａに示す剥離単結晶シリコン（１１１）層によって表される実質的単結晶層を接合層に接合することができる。接合層は原子的に平坦な表面によって特徴付けられる必要はないが、所望の信頼性で実質的単結晶層（例えば、単結晶シリコン層）の接合を支援する実質的に平坦な表面を提供すべきである。
[0049]実質的単結晶層を接合層に接合するために使用することができる層転写プロセスの一例は、水素注入されたドナーウエハ（例えば、へき開面を形成するように注入される実質的単結晶層（例えば単結晶シリコン層）を含むシリコンウエハ）の接合層への接合である。次いで、結合対をアニール温度（例えば２００℃）でアニール期間（例えば４時間）アニールして注入種（例えば水素）をブリスタにクラスタ化する。アニール後、ドナーウエハはへき開面に沿って割れ、実質的な単結晶材料の層を接合層上に剥離する。図１Ａに示されるように、Ｓｉの層（１１１）は、ＰＥＣＶＤ接合層上に剥離される。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0050]図１Ｂに示す方法はまた、実質的単結晶層（１７４）を滑らかにすることを含み得る。図１Ａを参照すると、実質的単結晶層１２５は、接合層１２０上に転写される単結晶シリコン（例えば、Ｓｉ（１１１）層）であり得る。実質的単結晶層１２５の厚さは、様々な用途の仕様に合うように変えることができる。さらに、実質的単結晶層１２５の結晶方位は、用途の仕様に合うように変えることができる。さらに、実質的単結晶層１２５におけるドーピングレベルおよびプロファイルは、特定の用途の仕様に合うように変えることができる。参照番号１７４に関連して示される平滑化はまた、平滑化プロセスの構成要素として実質的単結晶層を薄くすることを含み得る。
[0051]幾つかの実施形態では、実質的単結晶層１２５の厚さおよび表面粗さは、高品質のエピタキシャル成長のためにさらに修正することができる。装置用途が異なると、実質的単結晶層１２５の厚さおよび表面の滑らかさに関して、わずかに異なる仕様があり得る。へき開プロセスは、注入されたイオンプロファイルのピークで、バルク単結晶シリコンウエハから実質的単結晶層１２５を剥離する。へき開後、実質的単結晶層１２５は、窒化ガリウムなどの他の材料のエピタキシャル成長のための成長面として利用される前に、幾つかの態様で調整または修正することができる。
[0052]第１に、転写された実質的単結晶層１２５は、少量の残留水素濃度を含んでもよく、かつ注入による幾らかの結晶損傷を有し得る。したがって、結晶格子が損傷している転写された実質的単結晶層１２５の薄い部分を除去することが有益であり得る。幾つかの実施形態では、注入の深さは、実質的単結晶層１２５の所望の最終厚さよりも大きくなるように調整することができる。追加の厚さは、損傷している転写された実質的単結晶層の薄い部分の除去を可能にし、所望の最終厚さの損傷していない部分を残す。
[0053]第２に、実質的単結晶層１２５の全体の厚さを調整することが望ましい場合がある。一般に、実質的単結晶層１２５は、１つ以上のエピタキシャル層の後の成長のための高品質な格子テンプレートを提供するのに十分厚いが、高度に適合するために十分薄いことが望ましい。実質的単結晶層１２５は、その物理的特性（例えば、ＣＴＥ）がそれを取り囲む材料の物理的特性と密接に類似するように、実質的単結晶層１２５が比較的薄いときに「適合している」と言える。実質的単結晶層１２５の適合は、実質的単結晶層１２５の厚さに反比例し得る。適合が高いほど、テンプレート上に成長したエピタキシャル層の欠陥密度が低くなり、より厚いエピタキシャル層の成長が可能になる。幾つかの実施形態において、実質的単結晶層１２５の厚さは、剥離シリコン層上にシリコンをエピタキシャル成長させることによって増加させることができる。
[0054]第３に、実質的単結晶層１２５の滑らかさを改善することは有益であり得る。層の滑らかさは、総水素ドーズ量、任意の共注入種の存在、および水素系へき開面を形成するために使用されるアニール条件に関連し得る。後述するように、層転写（すなわちへき開工程）から生じる初期粗さは、熱酸化および酸化物剥離によって軽減され得る。
[0055]幾つかの実施形態では、損傷層の除去および実質的単結晶層１２５の最終厚さの調整は、剥離シリコン層の上部の熱酸化、それに続くフッ化水素（ＨＦ）酸による酸化物層剥離によって達成され得る。例えば、０．５μｍの初期厚さを有する剥離シリコン層を熱酸化して、厚さ約４２０ｎｍの二酸化シリコン層を形成することができる。成長した熱酸化物を除去した後、転写層内の残りのシリコン厚は約５３ｎｍであり得る。熱酸化中に、注入された水素は表面に向かって移動できる。したがって、後続の酸化物層剥離は幾らかの損傷を除去することができる。また、熱酸化は典型的には１０００℃以上の温度で行われる。高温はまた、格子損傷を修復することができる。
[0056]熱酸化中に実質的単結晶層の上部に形成された酸化シリコン層は、ＨＦ酸エッチングを使用して剥離することができる。ＨＦ酸による酸化シリコンとシリコン（ＳｉＯ２：Ｓｉ）との間のエッチング選択性は、ＨＦ溶液の温度および濃度ならびに酸化シリコンの化学量論および密度を調整することによって調整することができる。エッチング選択性は、ある材料の他の材料に対するエッチング速度を指す。ＨＦ溶液の選択性は、（ＳｉＯ２：Ｓｉ）に対して約１０：１〜約１００：１の範囲であり得る。高いエッチング選択性は、初期の表面粗さから同様の要因で表面粗さを減少できる。しかしながら、結果として得られる実質的単結晶層１２５の表面粗さは依然として所望よりも大きい可能性がある。例えば、バルクＳｉ（１１１）表面は、追加処理の前に２μｍ×２μｍ原子間力顕微鏡（ＡＦＭ）スキャンによって決定されるように、０．１ｎｍ未満の二乗平均平方根（ＲＭＳ）表面粗さを有することができる。幾つかの実施形態では、Ｓｉ（１１１）上に窒化ガリウム材料をエピタキシャル成長させるための所望の表面粗さは、３０μｍ×３０μｍのＡＦＭスキャン領域上で、例えば、１ｎｍ未満、０．５ｎｍ未満、または０．２ｎｍ未満であり得る。
[0057]熱酸化および酸化物層剥離後の実質的単結晶層１２５の表面粗さが所望の表面粗さを超える場合、追加の表面平滑化を実施することができる。シリコン表面を滑らかにする方法は幾つかある。これらの方法は、水素アニール、レーザトリミング、プラズマ平滑化、およびタッチポリッシュ（例えば、化学的機械研磨すなわちＣＭＰ）を含み得る。これらの方法は、高アスペクト比の表面ピークの優先的攻撃を含み得る。したがって、表面上の高アスペクト比の特徴は、低アスペクト比の特徴よりも迅速に除去でき、したがってより滑らかな表面をもたらす。
[0058]図１Ｃは、本発明の一実施形態によるエピタキシャル層を含む設計された基板構造を示す簡略化された概略図である。図１Ｃに示されるように、実質的単結晶層１２５の平坦化バージョンであり得る平坦化層７０５が、エピタキシャル層７１０の形成のための成長プロセスにおいて利用される。平坦化層７０５は、本明細書で説明される１つ以上の平坦化技術を使用して製造することができる。幾つかの実施形態では、エピタキシャル層７１０は、厚さが２μｍ〜１０μｍ、またはそれより厚いＧａＮ系層を含み、これは光電子装置で利用される複数の層のうちの１つとして利用することができる。
[0059]図１Ｂに示す特定の工程は、本発明の一実施形態による設計された基板を製造する特定の方法を提供することを理解されたい。別の実施形態により、他の一連の工程を実行することもできる。例えば、本発明の代替の実施形態は、上に概説した工程を異なる順序で実行することができる。さらに、図１Ｂに示される個々の工程は、個々の工程に適切であるように様々な順序で実行され得る複数の副工程を含み得る。さらに、特定の用途に応じて、追加の工程を追加または削除することができる。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0060]図２は、本発明の一実施形態による接合層の堆積後の設計された基板構造を示す簡略化された概略図である。図２に示すように、接合層１２０（例えば、ＰＥＣＶＤ酸化物）の上面１２１は、元々粗く、表面プロファイルは、ある程度、下にある層および材料の表面粗さによって決まる。図１Ｂに関して論じたように、接合層が多結晶セラミックコア１１０に存在する気孔を充填するために、接合層の初期厚さは数ミクロン（例えば、４μｍ）程度であり得る。接合層は、単一工程プロセスまたは多工程プロセス、例えば堆積／除去の繰り返しサイクルで形成することができる。一例として、接合層材料の堆積の後に接合層の研磨を続けて、厚さを減らし、平面性を高めることができる。次いで、この堆積／研磨サイクルを数回繰り返して、元の多結晶セラミックコア表面を特徴付ける表面粗さよりも小さい表面粗さを有する接合層を得ることができる。さらに、異なる材料を異なるサイクルに利用することができ、複数の材料を有する層状構造を提供する。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0061]図３Ａは、本発明の一実施形態による接合層を薄くした後の設計された基板構造を示す簡略化された概略図である。本発明者らは、熱伝達、およびスイッチング速度に影響を与える容量効果などが、装置用途に対して改善されるか、または数ミクロンの初期値から１００Å〜１．５μｍの範囲の値に接合層（例えば、ＰＥＣＶＤ酸化物層）を薄くすることによって装置用途にカスタマイズできることを見出した。
[0062]図３Ａに示すように、ＣＭＰプロセスを使用して接合層１２０の厚さを薄くすることができる。しかしながら、接合層の初期厚さが、接合層が多結晶セラミックコア中に存在する気孔を充填するために適切である数ミクロン（例えば、４μｍ）程度である場合、ＣＭＰプロセスは、接合層に存在するすべての欠陥を滑らかにすることができる訳ではない。さらに、ＣＭＰパッド適合、スラリー管理、および装置上の様々な区域における押し下げ力の制御は、基板全体にわたって平坦性を達成すること、それによって滑らかで平坦な接合層を提供することに対する課題を提示する。例えば、基板端部でのロールオフは、平均層厚よりも小さい（すなわち、薄い）、または大きい（すなわち、厚い）端部のフィルム厚をもたらす場合がある。
[0063]図３Ａは平らな上面３１０を示しているが、現実的なプロセスフローでは、接合層１２０の厚さの変動は４，０００Åの範囲内にあり、結果として、層厚が１．５μｍ以下に減少すると層厚のかなりの割合である厚さ変動が生じる。
[0064]図３Ｂは、本発明の一実施形態によるエッチング停止層まで研磨した後の設計された基板構造を示す簡略化された概略図である。図３Ｂに示すように、バリア層１１８（例えば、窒化シリコン）が露出すると、ＣＭＰプロセスは終了する。バリア層材料の硬度は、比較的柔らかい接合層よりもはるかに大きい場合があるので、バリア層材料は天然のＣＭＰ停止層を提供することができる。
[0065]図３Ｂを参照すると、接合層１２０（例えば、ＰＥＣＶＤ酸化物）は、バリア層１１８（例えば、ＬＰＣＶＤ窒化物）をＣＭＰ停止層として使用するＣＭＰプロセスによって薄くされる。除去速度の差は、ＣＭＰツール上で引き起こされ、そして厚さフィードバックシステムと組み合わせて、ＣＭＰプロセスはバリア（例えば、窒化物）層上で停止する。図３Ｂにおいて、多結晶コア中に存在する細孔の量は説明の目的のために誇張されていることに留意されたい。実際には、露出したバリア層の相対表面積（すなわち、同一面窒化物領域）は、ＰＥＣＶＤ酸化物によって表される接合層の表面積よりもはるかに大きい。
[0066]図３Ｂに示すように、基板構造の上面３２０は、接合層材料１２０の領域（例えば、ＰＥＣＶＤ酸化物）とバリア層材料１１８の領域（例えば、ＬＰＣＶＤ窒化物）とを含む。電気的に絶縁性であるこの上面３２０は、上述のようにドナーウエハの接合に適した接合面を提供することができる。この例では、単結晶シリコン層を酸化物および窒化物領域の寄せ集めに接合することができる。多結晶セラミックコアの隣接する山の間に存在する谷すなわち空隙は、それらが接合層材料で充填されているので、充填領域３０５と呼ぶことができる。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0067]幾つかの実施形態では、バリア層１１８をＣＭＰ停止として使用するのではなく、接合層の堆積の前に追加のＣＭＰ停止層が堆積される。図２を参照すると、追加のＣＭＰ停止層は、バリア層１１８（例えば、窒化物層）とＰＥＣＶＤ接合層１２０との間に形成される。したがって、ＣＭＰプロセスは、追加のＣＭＰ停止層で終了し、それによってバリア層を、そのバリア特性を損なう可能性がある除去または過度の薄化から保護する。バリア層が不純物の拡散を防止する能力は、バリア層の厚さおよび拡散速度に依存する。バリア層が薄すぎると、バリア層は十分なバリア機能を提供しない可能性がある。
[0068]図３Ｃは、本発明の一実施形態による接合層３２０の再堆積後の設計された基板構造を示す簡略化された概略図である。図３Ｂに示す接合面の代替として、ＣＭＰプロセスの後に接合材料の薄層を堆積することができる。図３Ｂを参照すると、バリア層１１８で停止して、ＣＭＰプロセスを使用して接合層材料を除去した後、非常に均一な接合材料（例えばＰＥＣＶＤ酸化物）の薄層（例えば２００Å）を研磨した構造上に再堆積することができる。接合層３２０を再堆積層と呼ぶことができる。停止層（バリア層または追加のＣＭＰ停止層のいずれか）を使用すると、停止層なしで薄くすることと比較して表面平坦性をより良好に制御することができるので、図３Ｂに示すＣＭＰプロセス後の接合層の表面は比較的平坦になり得る。接合層３２０は接合層の平坦化した表面に共形であり、接合層３２０の表面均一性は接合層３２０の全厚の割合であるので、薄い接合層３２０の表面は全く均一であり得る。したがって、接合層３２０は、停止層を使用せずに厚い接合層にＣＭＰを適用することによって達成可能なものと比較して、優れた表面平坦性を有する連続的な接合表面を提供する。図３Ｃでは、ＰＥＣＶＤ酸化物が接合材料として示されているが、これは本発明では必要ではなく、他の材料、例えば窒化シリコンを再堆積することができる。したがって、本発明の実施形態は、多結晶セラミックコアの平面性を高めるために利用される接合材料とは無関係の特性を有する薄くて制御可能な接合層を提供する。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0069]幾つかの実施形態において、ＣＭＰ停止層は、多結晶セラミックコア１１０（例えば、コア内のＡｌＮ材料）であり得る。これらの実施形態では、バリア層ならびにその下にある接着層および導電層は、コア材料の上面を露出させるために除去される。
[0070]本明細書に記載されるようなプロセスを利用すると、多結晶セラミックコアから再堆積層３２０への平面性の増加はかなりのものとなり得る。例えば、一実施形態では、セラミック基板の成長表面は、５０μｍ×５０μｍの領域のＡＦＭスキャンに対して５０〜６００ｎｍＲＭＳの範囲のＲＭＳ粗さによって特徴付けることができ、これは従来のウエハ研磨技術で達成可能である。本明細書に記載のプロセスを利用して、再堆積層は、３０μｍ×３０μｍの領域のＡＦＭスキャンに対して０．５〜２ｎｍＲＭＳの範囲のＲＭＳ粗さによって特徴付けることができ、これは２〜３桁の表面粗さの改善をもたらす。ＣＭＰ前の層の平坦性は、層の全厚の３０％にもなり得る。４μｍの層の場合、これは１．２μｍであり得る。停止層上のＣＭＰ後の表面の平坦性は、典型的には２％未満、すなわち平坦性は約１０倍向上する。
[0071]図４は、本発明の一実施形態による１つ以上の設計された層を形成した後の設計された基板構造を示す簡略化された概略図である。図３Ａまたは図３Ｂに示すように接合層を薄くした後の設計された基板構造から始めて、１つ以上の誘電体層を含むことができる１つ以上の設計された層を、薄い設計された基板構造上に形成または堆積する。図４に示されるように、バリア層１１８および接合層１２０材料（例えば、ＰＥＣＶＤ酸化物）に良好な接着性を提供する設計された層４１０は、露出したバリア層部分および充填領域を覆うように堆積させることができる。
[0072]設計された層は、様々な材料を使用して形成することができる。例として、誘電材料は、窒化シリコン、酸窒化物、シリコン酸窒化物、スピンオングラス／誘電体、ＤＬＣ、それらの組み合わせなどを含み得る。設計された層の厚さは、熱伝達、静電容量、および降伏電圧の特性を含む、特定の装置仕様に応じて、１００Å〜２００Å程度の非常に薄い層から数ミクロン程度（例えば、２μｍ）の厚い層までの範囲とすることができる。幾つかの実施形態では、誘電体よりもむしろ、高融点金属を含む導電層が設計された層として堆積される。他の実施形態では、１つ以上の誘電体層と１つ以上の導電層の両方を含むことができる多層構造は、所望の熱的、機械的、および電気的特性を提供するように製造される。
[0073]図４に示す設計された層４１０は、接合層１２０と同じ材料を使用して形成された接合層３２０の使用と比較して拡張された処理能力を可能にする。したがって、図４に示す実施形態は、図３Ｃに示す実施形態と比較して拡張された代替の接合能力を提供する。
[0074]図５は、本発明の一実施形態による剥離層５１０を含む設計された基板構造を示す簡略化された概略図である。図５に示す構造は、図４に示す１つ以上の設計された層を利用して、設計された層と実質的単結晶層５１０との間に接合界面を提供し、これは剥離単結晶シリコン（１１１）層であり得る。
[0075]剥離層５１０の厚さは、様々な用途の仕様に合うように変えることができる。さらに、剥離層の結晶方位は用途の仕様に合うように変えることができる。一例として、結晶方位は、図５に示す構造の製造後に成長した次のエピタキシャル層に歪みを与えるように制御することができる。さらに、剥離層におけるドーピングレベルおよびプロファイルは、特定の用途の仕様に合うように変えることができる。剥離層は、図１Ａ、図３Ａ、図３Ｂ、図３Ｃ、および図４に示す設計された基板構造を含む、本明細書に記載の他の設計された基板構造と一体化することができることに留意されたい。
[0076]上述のプロセスフローおよび構造の代替として、本発明の幾つかの実施形態は、導電層およびバリア層の堆積前に多結晶セラミックコアの平坦性を高める。したがって、幾つかの実施形態は、本明細書に記載の設計された積層体を形成する前に多結晶セラミックコアの表面処理プロセスを提供し、導電層、バリア層、および他の層を形成する前に多結晶セラミックコア表面の平坦性を高める。
[0077]図６Ａは、本発明の一実施形態による多結晶セラミックコアおよび平坦化材料を示す簡略化された概略図である。多結晶セラミックコア１１０は、ＡｌＮ基板として示されている。接着促進層６１０が多結晶セラミックコアの１つ以上の面上に形成され、平坦化材料６２０（例えば、ＰＥＣＶＤ酸化物充填層）が接着促進層６１０上に堆積される。接着促進層は、本明細書で論じるようにＴＥＯＳ酸化物、例えば１００Å〜１，０００ÅのＴＥＯＳ酸化物、または他の適切な材料とすることができる。平坦化材料６２０は、酸化物、窒化物、スピンオングラス（ＳＯＧ）、または他の適切な材料とすることができる。平坦化材料が多結晶セラミックコアによく接着する幾つかの実施形態では、接着促進層は除去される。平坦化材料の厚さは、多結晶セラミックコア内に存在する空隙および表面特徴を充填するように選択され、厚さは数ミクロン程度であり得る。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0078]図６Ｂは、本発明の一実施形態によるＣＭＰプロセス後の多結晶セラミックコアおよび平坦化材料を示す簡略化された概略図である。平坦化材料６２０の堆積後、多結晶セラミックコア１１０（ＡｌＮ基板）がＣＭＰ停止部となるＣＭＰプロセスが使用され、それによって平坦化材料の過剰部分を研磨除去する。図６Ｂに示されるように、ＣＭＰ停止としての多結晶セラミックコア材料の存在は、ごくわずかな量（例えば、空隙の外側にわずか５０Å〜１００Åの平坦化材料）になる。酸化物または他の断熱材料の量のこの減少は、完成した基板構造および最終的にはその上に製造される装置の熱伝導率を増加させる。多結晶セラミックコアは高い熱伝導率を有するので、酸化物または他の断熱層の厚さを減少させることは、全体的な熱性能に大きな影響を及ぼす可能性がある。幾つかの実施形態において、薄い誘電体層（例えば、酸化物または窒化物）は、ＣＭＰプロセスの完了後に堆積される。
[0079]図６Ｃは、本発明の一実施形態によるバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。バリア層６３０（例えば、窒化シリコン）が堆積され、図６Ｃに示されるように、バリア層６３０は、多結晶セラミックコア１１０を封入し、Ｓｉ３Ｎ４、酸窒化物、ダイヤモンドライクカーボン（ＤＬＣ）、他の適切な材料、それらの組み合わせなどを含む１つ以上の材料から作ることができる。一実施形態では、ＬＰＣＶＤプロセスまたは適切な炉プロセスを利用して、多結晶セラミックコアを完全に封入する。
[0080]バリア層６３０、例えば窒化シリコン層が、多結晶セラミックコアを囲むように形成される。一実施形態では、バリア層は、厚さが２，０００Å〜５，０００Å程度の窒化シリコン層である。幾つかの実施形態では、バリア層は多結晶セラミックコアを完全に囲み、完全に封入された構造を形成する。窒化シリコン層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含む非晶質材料をバリア層として利用することができる。幾つかの実施形態では、バリア層６３０は、バリア層を形成するために構築された幾つかの副層からなる。したがって、バリア層という用語は、単一層または単一材料を意味するのではなく、複合的に積層された１つ以上の材料を包含することを意図している。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0081]幾つかの実施形態では、バリア層６３０、例えば窒化シリコン層は、設計された基板が、例えば高温（例えば１，０００℃）エピタキシャル成長プロセスの間に存在できる半導体処理チャンバの環境へ、多結晶セラミックコア内に存在する要素、例えばイットリウム（元素の）、酸化イットリウム（すなわちイットリア）、酸素、金属不純物、他の微量要素等が、拡散および／またはガス放出するのを防止する。本明細書に記載の封入層を利用して、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境で利用することができる。
[0082]図６Ｄは、本発明の実施形態による剥離された単結晶シリコン層を有するバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。剥離層６４０、例えば単結晶シリコン層がバリア層６３０、例えば窒化シリコン層上に形成される。剥離層６４０の厚さは、様々な用途の仕様を満たすように変えることができる。さらに、剥離層６４０の結晶方位は用途の仕様に合うように変えることができる。さらに、剥離層におけるドーピングレベルおよびプロファイルは、特定の用途の仕様に合うように変えることができる。剥離単結晶シリコン層（例えば、剥離したＳｉ（１１１））は、エピタキシャル材料を形成するためのエピタキシャル成長プロセス中の成長層としての使用に適している。幾つかの実施形態では、エピタキシャル材料は、厚さが２μｍ〜１０μｍのＧａＮ層を含むことができ、これは光電子装置、ＲＦ装置、およびパワー装置で利用される複数の層のうちの１つとして利用することができる。単結晶シリコン層が図６Ｄに示されているが、他の実質的単結晶層が本発明の実施形態に従って利用され得る。
[0083]図６Ｅは、本発明の一実施形態による、堆積酸化物および剥離単結晶シリコン層で覆われたバリアシェル内に封入された平坦化多結晶セラミックコアを示す簡略化された概略図である。この実施形態では、酸化物層６４２（例えば、酸化シリコン層）がバリア層６３０上に堆積される。酸化物層６４２は、単結晶シリコン層とすることができるバリア層６３０と剥離層６４０との間の接合界面として機能することができる。幾つかの実施形態によれば、酸化物層は数百オングストロームの厚さを有することができる。単結晶シリコン層が図６Ｅに示されているが、他の実質的単結晶層を本発明の実施形態に従って利用され得る。
[0084]図６Ｆは、本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層の形成を示す簡略化された概略図である。図６Ｆは、金属層（例えば、Ｗ、Ｔｉなど）、ポリシリコン層、それらの組み合わせなどを含む、チャックのための導電層６５０の堆積を示す。導電層に加えて、熱管理層６５２（例えば、ＤＬＣ、ＳｉＯＮ、窒化シリコンなど）を堆積させて、基板にわたって高い熱伝導率を提供することができる。
[0085]図６Ｆでは、バリア層６３０のみが多結晶セラミックコアを封入するように示されているが、これは本発明に必須ではない。導電層および熱管理層を含む他の層をシェルとして形成することができる。幾つかの実施形態では、導電層６５０は、チャックに適切なように基板構造の底面または背面６５１上に形成され、熱管理層は、装置で発生した熱を横方向に伝導するために基板構造の上面または前面に形成される。したがって、層が封入シェルとして形成されるか否かにかかわらず、多結晶セラミックコアに対する層の位置は、本発明の実施形態に従って変えることができる。さらに、接着促進層および他の適切な層を特定の用途に適切なように挿入することができる。
[0086]図６Ｇは、本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層の上にある剥離Ｓｉ層６５４を示す簡略化された概略図である。剥離層６５４の厚さは、様々な用途の仕様を満たすように変えることができる。さらに、剥離層の結晶方位は用途の仕様に合うように変えることができる。さらに、剥離層におけるドーピングレベルおよびプロファイルは、特定の用途の仕様に合うように変えることができる。一例として、剥離単結晶シリコン層（例えば、剥離Ｓｉ（１１１））は、エピタキシャル材料を形成するためのエピタキシャル成長プロセス中の成長層としての使用に適している。幾つかの実施形態では、エピタキシャル材料（図示せず）は、厚さが２μｍ〜１０μｍのＧａＮ層を含むことができ、これは光電子装置、ＲＦ装置、およびパワー装置で利用される複数の層のうちの１つとして利用することができる。単結晶シリコン層が図６Ｇに示されているが、他の実質的単結晶層が本発明の実施形態に従って利用され得る。
[0087]図６Ｈは、本発明の一実施形態による封入され平坦化された多結晶セラミックコア上の設計された層上の接合層６６０の形成を示す簡略化された概略図である。図６Ｆに示される設計された層（例えば、導電層６５０および熱管理層６５２）が接合に適していない場合に適切な接合面を提供するために、酸化シリコンの層（例えば、１０ｎｍ〜２０ｎｍのＰＥＣＶＤ酸化物）、他の誘電体、または他の適切な接合材料を接合層６６０として堆積させて、接合を促進することができる。あるいは、酸化物はドナーウエハ上にあってもよい。
[0088]図６Ｈに示す層は、堆積の順序（例えば、導電性／熱／接合または熱／伝導性／接合）を含む幾つかの方法で修正することができ、バリアシェルは、１つ以上の導電層および熱層などの堆積後に形成できる。幾つかの実施形態において、１つ以上の層が基板構造から除去される。さらに、各層は副層を含むことができる。導電層および熱層は基板の片面にのみ示されているが、特定の用途に応じて他の面にも形成することができる。当業者であれば、多くの変形、修正、および代替案を認識するであろう。
[0089]図６Ｉは、本発明の一実施形態による、上部に剥離層６７０（例えば、Ｓｉ）を有する、封入され平坦化された多結晶セラミックコア上の設計された層上の接合層６６０の形成を示す簡略化された概略図である。剥離層の厚さは、様々な用途の仕様に合うように変えることができる。さらに、剥離層６７０の結晶方位は用途の仕様に合うように変えることができる。さらに、剥離層におけるドーピングレベルおよびプロファイルは、特定の用途の仕様に合うように変えることができる。剥離単結晶シリコン層（例えば、剥離したＳｉ（１１１））は、エピタキシャル材料を形成するためのエピタキシャル成長プロセス中の成長層としての使用に適している。幾つかの実施形態では、エピタキシャル材料（図示せず）は、厚さが２μｍ〜１０μｍのＧａＮ層を含むことができ、これは光電子装置、ＲＦ装置、およびパワー装置で利用される複数の層のうちの１つとして利用することができる。単結晶シリコン層が図６Ｉに示されているが、他の実質的単結晶層が本発明の実施形態に従って利用され得る。
[0090]また、本明細書に記載された実施例および実施形態は、説明の目的のみのためであり、それに照らした様々な修正または変更が当業者に示唆され、本出願の精神および範囲内および添付の特許請求の範囲に含まれることが理解される。

Claims (20)

  1. 実質的に平面のセラミック基板構造を製造する方法であって、前記方法は、
    前面を有するセラミック基板を用意することと、
    前記セラミック基板をバリア層に封入することと、
    前記バリア層に結合される接合層を形成することと、
    前記接合層の一部を除去して前記バリア層の少なくとも一部を露出させ、充填領域を画定することと、
    前記露出したバリア層および前記充填領域の前記少なくとも一部の上に第２の接合層を堆積することと
    を含む、方法。
  2. 前記セラミック基板が、複数の空隙と、前記複数の空隙間に配置された前記接合層充填領域とを特徴とする、請求項１に記載の方法。
  3. 前記接合層の前記一部を除去することは、化学的機械研磨（ＣＭＰ）プロセスを含む、請求項１に記載の方法。
  4. 前記ＣＭＰプロセスが前記バリア層で終了する、請求項３に記載の方法。
  5. 前記バリア層が窒化シリコンを含む、請求項４に記載の方法。
  6. 前記セラミック基板の前記前面は、５０〜６００ｎｍの範囲のＲＭＳ粗さを特徴とし、前記第２の接合層は、０．５〜５ｎｍの範囲のＲＭＳ粗さを特徴とする、請求項１に記載の方法。
  7. 前記接合層が酸化シリコンを含み、前記第２の接合層が１００ｎｍ〜１０００ｎｍの厚さの酸化シリコン層を含む、請求項１に記載の方法。
  8. 前記第２の接合層が前記接合層とは異なる材料を含む、請求項１に記載の方法。
  9. 前記接合層が酸化シリコンを含み、前記第２の接合層がＤＬＣを含む、請求項８に記載の方法。
  10. 前記接合層の一部を除去した後に、前記露出したバリア層および前記充填領域を封入する第２のバリアシェルを形成することをさらに含む、請求項１に記載の方法。
  11. 前記接合層を形成することが、堆積／研磨のサイクルを１回以上繰り返すことを含む、請求項１に記載の方法。
  12. 繰り返す前記堆積／研磨のサイクルが異なる材料の堆積を含む、請求項１１に記載の方法。
  13. 実質的単結晶層を前記第２の接合層に接合することであって、前記実質的単結晶層は、第１の表面粗さを特徴とすることと、
    実質的単結晶層を処理して、前記第１の表面粗さよりも小さい第２の表面粗さを特徴とする成長表面を形成することと、
    前記成長表面に結合されたエピタキシャル層を形成することと
    をさらに含む、請求項１に記載の方法。
  14. 実質的に平面のセラミック基板構造を製造する方法であって、前記方法は、
    前面を有するセラミック基板を用意することと、
    前記セラミック基板の前記前面に結合される接合層を形成することと、
    化学的機械研磨（ＣＭＰ）プロセスを実行して前記接合層の一部を除去し、前記セラミック基板の前記前面の少なくとも一部を露出させることと、
    前記セラミック基板をバリア層に封入することと
    を含む、方法。
  15. 前記セラミック基板の前記前面と前記接合層との間に接着促進層を堆積させることをさらに含む、請求項１４に記載の方法。
  16. 前記ＣＭＰプロセスを実行した後、充填領域が前記セラミック基板内の隣接する山の間に配置される、請求項１４に記載の方法。
  17. 前記バリア層の少なくとも一部に結合される導電層を堆積することをさらに含む、請求項１４に記載の方法。
  18. 前記バリア層の少なくとも一部に結合される熱伝導層を堆積することをさらに含む、請求項１４に記載の方法。
  19. 前記バリア層の少なくとも一部に結合される第２の接合層を堆積することをさらに含む、請求項１４に記載の方法。
  20. 前記バリア層の少なくとも一部に結合される導電層を堆積することと、
    前記導電層の少なくとも一部に結合される熱伝導層を堆積することと、
    前記熱伝導層の少なくとも一部に結合される第２の接合層を堆積することと
    をさらに含む、請求項１４に記載の方法。
JP2018567717A 2016-06-24 2017-06-13 多結晶セラミック基板およびその製造方法 Active JP6719600B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662354623P 2016-06-24 2016-06-24
US62/354,623 2016-06-24
PCT/US2017/037213 WO2017222873A1 (en) 2016-06-24 2017-06-13 Polycrystalline ceramic substrate and method of manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020103432A Division JP7169321B2 (ja) 2016-06-24 2020-06-16 多結晶セラミック基板

Publications (3)

Publication Number Publication Date
JP2019524615A true JP2019524615A (ja) 2019-09-05
JP2019524615A5 JP2019524615A5 (ja) 2019-11-28
JP6719600B2 JP6719600B2 (ja) 2020-07-08

Family

ID=60784362

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018567717A Active JP6719600B2 (ja) 2016-06-24 2017-06-13 多結晶セラミック基板およびその製造方法
JP2020103432A Active JP7169321B2 (ja) 2016-06-24 2020-06-16 多結晶セラミック基板
JP2022173496A Pending JP2023017856A (ja) 2016-06-24 2022-10-28 電力およびｒｆ用途用の設計された基板構造

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020103432A Active JP7169321B2 (ja) 2016-06-24 2020-06-16 多結晶セラミック基板
JP2022173496A Pending JP2023017856A (ja) 2016-06-24 2022-10-28 電力およびｒｆ用途用の設計された基板構造

Country Status (8)

Country Link
US (5) US10134589B2 (ja)
EP (2) EP3475975B1 (ja)
JP (3) JP6719600B2 (ja)
KR (3) KR102582390B1 (ja)
CN (2) CN116936703A (ja)
SG (1) SG11201811295TA (ja)
TW (5) TW202406024A (ja)
WO (1) WO2017222873A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230148A1 (ja) * 2020-05-11 2021-11-18 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
WO2023074045A1 (ja) * 2021-10-27 2023-05-04 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110500A (ko) * 2016-03-22 2017-10-11 스미토모덴키고교가부시키가이샤 세라믹 기판, 적층체 및 saw 디바이스
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
TW202406024A (zh) 2016-06-24 2024-02-01 美商克若密斯股份有限公司 工程基板結構
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US10411108B2 (en) 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
JP7253870B2 (ja) 2017-07-27 2023-04-07 三菱電機株式会社 照明具及び照明装置
TWI789420B (zh) * 2017-08-31 2023-01-11 美商康寧公司 可攜式電子裝置的外殼及製造其之方法
CN110473919A (zh) * 2018-05-11 2019-11-19 世界先进积体电路股份有限公司 半导体结构、高电子迁移率晶体管及半导体结构制造方法
CN110752251A (zh) * 2018-07-24 2020-02-04 兆远科技股份有限公司 复合衬底及其制造方法
CN111509095B (zh) * 2019-01-31 2022-01-04 财团法人工业技术研究院 复合式基板及其制造方法
TWI736962B (zh) * 2019-01-31 2021-08-21 財團法人工業技術研究院 複合式基板及其製造方法
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
TWI706563B (zh) * 2019-03-25 2020-10-01 世界先進積體電路股份有限公司 半導體結構、高電子遷移率電晶體及半導體結構的製造方法
US10790143B1 (en) 2019-07-03 2020-09-29 Vanguard International Semiconductor Corporation Semiconductor structure, high electron mobility transistor, and method for fabricating semiconductor structure
CN115088079A (zh) 2020-02-11 2022-09-20 克罗米斯有限公司 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures
EP4306689A1 (en) * 2021-03-10 2024-01-17 Shin-Etsu Chemical Co., Ltd. Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
JP2023098137A (ja) * 2021-12-28 2023-07-10 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194490A (ja) * 1988-01-29 1989-08-04 Kyocera Corp セラミック配線基板の製造方法
JPH0442883A (ja) * 1990-06-08 1992-02-13 Tokai Carbon Co Ltd 耐酸化性ｃ／ｃ材とその製造方法
JPH0826841A (ja) * 1994-07-11 1996-01-30 Toshiba Corp セラミックス接合体の製造方法およびセラミックス接合体
JPH08153696A (ja) * 1994-09-30 1996-06-11 Hitachi Ltd 研磨剤及び研磨方法
JP2001097787A (ja) * 1999-10-01 2001-04-10 Murata Mfg Co Ltd 平坦化膜の形成方法、セラミック基板、および電子部品
JP2006245385A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 半導体装置の製造方法
JP2009010351A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体基板、及び半導体装置の作製方法
JP2011165958A (ja) * 2010-02-10 2011-08-25 Bridgestone Corp 貼り合わせ基板用支持基板およびその製造方法
JP2013535090A (ja) * 2010-03-12 2013-09-09 シンマット，インコーポレーテッド 低欠陥密度のエピタキシャル構造のための欠陥キャッピング
JP2015195365A (ja) * 2014-03-18 2015-11-05 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US5472370A (en) * 1994-07-29 1995-12-05 University Of Arkansas Method of planarizing polycrystalline diamonds, planarized polycrystalline diamonds and products made therefrom
JPH0888153A (ja) * 1994-09-19 1996-04-02 Toshiba Corp 積層構造ウェハおよびその形成方法
TW274625B (ja) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子
TW410435B (en) * 1998-06-30 2000-11-01 United Microelectronics Corp The metal interconnection manufacture by using the chemical mechanical polishing process
JP2001194490A (ja) 2000-01-05 2001-07-19 Mitsubishi Heavy Ind Ltd 換気空調設備及び換気空調方法
US20030013211A1 (en) * 2001-07-13 2003-01-16 Chu-Chun Hu Mend method for breakage dielectric film
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
JP2004042883A (ja) 2002-05-14 2004-02-12 Aisin Seiki Co Ltd バンパ装置
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
WO2007084501A2 (en) * 2006-01-13 2007-07-26 Group4 Labs, Llc Method for manufacturing smooth diamond heat sinks
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
FR2910702B1 (fr) 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP4693855B2 (ja) 2008-03-06 2011-06-01 株式会社フジクラ 半導体パッケージ及びその製造方法
WO2010077247A1 (en) * 2008-12-31 2010-07-08 Hewlett-Packard Development Company, L.P. Electrically and/or thermally actuated device
US8497185B2 (en) * 2011-03-07 2013-07-30 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
WO2014113503A1 (en) * 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US8709901B1 (en) * 2013-04-17 2014-04-29 United Microelectronics Corp. Method of forming an isolation structure
KR102142709B1 (ko) * 2013-12-05 2020-08-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
SG11201604722WA (en) * 2013-12-22 2016-07-28 Applied Materials Inc Glass ceramic for ultraviolet lithography and method of manufacturing thereof
US9368342B2 (en) * 2014-04-14 2016-06-14 Globalfoundries Inc. Defect-free relaxed covering layer on semiconductor substrate with lattice mismatch
US9373761B2 (en) * 2014-09-23 2016-06-21 Osram Sylvania Inc. Patterned thin-film wavelength converter and method of making same
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
TW202406024A (zh) * 2016-06-24 2024-02-01 美商克若密斯股份有限公司 工程基板結構

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194490A (ja) * 1988-01-29 1989-08-04 Kyocera Corp セラミック配線基板の製造方法
JPH0442883A (ja) * 1990-06-08 1992-02-13 Tokai Carbon Co Ltd 耐酸化性ｃ／ｃ材とその製造方法
JPH0826841A (ja) * 1994-07-11 1996-01-30 Toshiba Corp セラミックス接合体の製造方法およびセラミックス接合体
JPH08153696A (ja) * 1994-09-30 1996-06-11 Hitachi Ltd 研磨剤及び研磨方法
JP2001097787A (ja) * 1999-10-01 2001-04-10 Murata Mfg Co Ltd 平坦化膜の形成方法、セラミック基板、および電子部品
JP2006245385A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 半導体装置の製造方法
JP2009010351A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体基板、及び半導体装置の作製方法
JP2011165958A (ja) * 2010-02-10 2011-08-25 Bridgestone Corp 貼り合わせ基板用支持基板およびその製造方法
JP2013535090A (ja) * 2010-03-12 2013-09-09 シンマット，インコーポレーテッド 低欠陥密度のエピタキシャル構造のための欠陥キャッピング
JP2015195365A (ja) * 2014-03-18 2015-11-05 株式会社半導体エネルギー研究所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230148A1 (ja) * 2020-05-11 2021-11-18 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
JP2021178768A (ja) * 2020-05-11 2021-11-18 信越化学工業株式会社 Ｉｉｉ−ｖ族化合物結晶用ベース基板及びその製造方法
JP7319227B2 (ja) 2020-05-11 2023-08-01 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
WO2023074045A1 (ja) * 2021-10-27 2023-05-04 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法

Also Published As

Publication number Publication date
US20220059341A1 (en) 2022-02-24
TW202141706A (zh) 2021-11-01
EP3475975A4 (en) 2020-03-11
KR20190020336A (ko) 2019-02-28
US10566190B2 (en) 2020-02-18
KR20220058653A (ko) 2022-05-09
SG11201811295TA (en) 2019-01-30
JP6719600B2 (ja) 2020-07-08
EP3475975B1 (en) 2021-12-15
KR20230156078A (ko) 2023-11-13
TWI823763B (zh) 2023-11-21
US10134589B2 (en) 2018-11-20
US20180047557A1 (en) 2018-02-15
US10964535B2 (en) 2021-03-30
CN116936703A (zh) 2023-10-24
TW202234596A (zh) 2022-09-01
EP3985718A1 (en) 2022-04-20
JP2023017856A (ja) 2023-02-07
CN109716508B (zh) 2023-08-15
KR102582390B1 (ko) 2023-09-25
JP7169321B2 (ja) 2022-11-10
CN109716508A (zh) 2019-05-03
TWI734794B (zh) 2021-08-01
US20210183642A1 (en) 2021-06-17
EP3475975A1 (en) 2019-05-01
TW202322288A (zh) 2023-06-01
TWI767788B (zh) 2022-06-11
JP2020161833A (ja) 2020-10-01
US20200234945A1 (en) 2020-07-23
KR102391997B1 (ko) 2022-04-28
TW201810543A (zh) 2018-03-16
WO2017222873A1 (en) 2017-12-28
TW202406024A (zh) 2024-02-01
US20190115208A1 (en) 2019-04-18
TWI795293B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
JP7169321B2 (ja) 多結晶セラミック基板
JP6626607B2 (ja) 電力およびｒｆ用途用の設計された基板構造
US11011373B2 (en) Engineered substrate structures for power and RF applications
TWI839076B (zh) 用於功率及rf應用的工程基板結構

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191016

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191016

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250