TWI706563B - 半導體結構、高電子遷移率電晶體及半導體結構的製造方法 - Google Patents
半導體結構、高電子遷移率電晶體及半導體結構的製造方法 Download PDFInfo
- Publication number
- TWI706563B TWI706563B TW108110198A TW108110198A TWI706563B TW I706563 B TWI706563 B TW I706563B TW 108110198 A TW108110198 A TW 108110198A TW 108110198 A TW108110198 A TW 108110198A TW I706563 B TWI706563 B TW I706563B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- dielectric material
- flowable dielectric
- layer
- semiconductor structure
- Prior art date
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本揭露內容的實施例提供一種半導體結構、高電子遷移率電晶體及半導體結構的製造方法。半導體結構包含基底、可流動介電材料墊層、回流保護層以及氮化鎵系半導體層(GaN-based)。基底具有坑洞(pit)從基底的上表面暴露出來。可流動介電材料墊層形成於坑洞中,且可流動介電材料墊層的上表面位於基底的上表面之下。回流保護層形成於基底與可流動介電材料墊層的上表面上。氮化鎵系半導體層設置於回流保護層之上。
Description
本揭露內容是有關於半導體製造技術,且特別是有關於具有氮化鎵系半導體材料的半導體結構、高電子遷移率電晶體、及其製造方法。
氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性,例如高抗熱性、寬能隙(band-gap)、與高電子飽和速率。因此,氮化鎵系半導體材料適合應用於高速與高溫的操作環境。近年來,氮化鎵系半導體材料已廣泛地應用於發光二極體(light emitting diode,LED)元件、高頻率元件,例如具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor,HEMT)。
隨著氮化鎵系半導體材料的發展,這些使用氮化鎵系半導體材料的半導體結構應用於更嚴苛的工作環境中,例如更高頻、更高溫或更高電壓的工作環境。因此,具有氮化鎵系半導體材料的半導體結構之製程條件也面臨許多新的挑戰。
本揭露內容的一些實施例提供半導體結構,此半導體結構包含基底、可流動介電材料墊層、回流保護層以及氮化鎵系半導體層(GaN-based)。基底具有坑洞(pit)從基底的上表面暴露出來。可流動介電材料墊層形成於坑洞中,且可流動介電材料墊層的上表面位於基底的上表面之下。回流保護層形成於基底與可流動介電材料墊層的上表面上。氮化鎵系半導體層設置於回流保護層之上。
本揭露內容的一些實施例提供高電子遷移率電晶體(HEMT),此高電子遷移率電晶體包含氮化鋁基底、可流動介電材料墊層、回流保護層、氮化鎵半導體層、氮化鎵鋁半導體層、源極電極、汲極電極以及閘極電極。氮化鋁基底具有坑洞從氮化鋁基底的上表面暴露出來。可流動介電材料墊層形成於坑洞中,且可流動介電材料墊層的上表面位於氮化鋁基底的上表面之下。回流保護層形成於氮化鋁基底與可流動介電材料墊層的上表面上。氮化鎵半導體層設置於回流保護層之上。氮化鎵鋁半導體層設置於氮化鎵半導體層之上。源極電極、汲極電極和閘極電極設置於氮化鎵鋁半導體層之上。
本揭露內容的一些實施例提供半導體結構的製造方法,此方法包含提供基底,此基底具有坑洞從基底的上表面暴露出來;在基底上形成可流動介電材料;進行熱處理,使可流動具介電材料回流(reflow)至坑洞中;移除可流動介電材料在坑洞以外的部分且暴露出基底的上表面,以在坑洞中形成一可流動介電材料墊層,其中可流動介電材料墊層的上表面位於基底的上表面之下;在基底與可流動介電材料墊層的上表面上形成回流保護層;以及在回流保護層之上形成氮化鎵系半導體層。
本揭露內容的半導體結構可應用於多種類型的半導體裝置,為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉出應用於高電子遷移率電晶體之實施例,並配合所附圖式,作詳細說明如下。
以下的揭露內容提供了許多的實施例或範例,用於實施所提供的半導體結構之不同元件。各元件和其配置的具體範例描述如下,以簡化本揭露內容之實施例之說明。當然,這些僅僅是範例,並非用以限定本揭露內容之實施例。舉例而言,敘述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接觸的實施例,也可能包含額外的元件形成在第一和第二元件之間,使得它們不直接接觸的實施例。此外,同樣或相似的元件標號可能會在本揭露內容實施例之不同的範例中重複使用。如此重複是為了簡明和清楚,而非用以表示所討論的不同實施例之間的關係。
以下描述實施例的一些變化。在不同圖式和說明的實施例中,相似的元件符號被用來標示相似的元件。可以理解的是,在方法的前、中、後可以提供額外的步驟,且一些所敘述的步驟可在所述方法的其他實施例被取代或刪除。
本揭露內容的實施例提供了半導體結構和高電子遷移率電晶體(HEMT)及其製造方法。一般而言,通常將包含氮化鎵系半導體材料的半導體裝置形成於陶瓷基底上。由於透過粉末冶金形成的陶瓷基底會具有坑洞在陶瓷基底的表面上,所以當陶瓷基底用於半導體製程時,在基底上形成的材料層會形成於坑洞中,而對半導體裝置產生不良的影響。本揭露內容的實施例提供一種半導體結構的製造方法,此方法包含將可流動介電材料形成於基底上,透過熱處理使可流動介電材料回流(reflow)至坑洞而在坑洞中形成可流動介電材料墊層,接著將回流保護層沉積在可流動介電材料墊層上而填滿坑洞,使得所形成的基底結構可具有平坦表面以用於後續的半導體製程,且回流保護層可避免可流動介電材料因後續高溫製程導致的二次回流而對後續半導體製程中的半導體材料或元件產生不良的影響,進而可以提升半導體裝置的製造良率。
第1A至1G圖是根據本揭露內容的一些實施例,說明形成如第1G圖所示的基底結構100’在各個不同階段的剖面示意圖。請參照第1A圖,提供基底102。基底102可以是圓形的,並且基底102的直徑P可以是4英吋或以上,例如6英吋、8英吋或12英吋,以適用於半導體工業的製造設備。
基底102本質上存有一些缺陷104,缺陷104包含在基底102內的孔洞103,以及從基底102的上表面102a暴露出來的坑洞(pit)105。在一些實施例中,基底102是陶瓷基底,且是透過粉末冶金將陶瓷粉末高溫燒結所形成。舉例而言,基底102是氮化鋁(AlN)基底、碳化矽(SiC)基底、藍寶石(Sapphire)基底、適用的類似基底、或上述的任意組合。在一些實施例中,在將陶瓷粉末燒結以製造基底102的期間,陶瓷粉末之間的空隙逐漸縮小,但在陶瓷粉末燒結完成之後,陶瓷粉末之間的空隙並不會完全消失。因此,一些缺陷104仍存留於基底102的內部和表面上。此外,即使將燒結後的基底102進行拋光研磨,以移除表面的坑洞105,基底102內的孔洞103仍將會暴露出來,而於基底102的上表面102a上產生新的坑洞105。
在一些實施例中,基底102係用於製造含有氮化鎵系(GaN-based)半導體層的半導體裝置,例如發光二極體(light-emitting diode,LED)、高頻裝置、或高壓裝置。高頻裝置或高壓裝置可以是例如,高電子遷移率電晶體(HEMT)、蕭特基二極體(schottky bipolar diode,SBD)、雙載體電晶體(bipolar junction transistor,BJT)、接面場效電晶體(junction field effect transistor,JFET)、或絕緣閘雙極電晶體(insulated gate bipolar transistor,IGBT)。
應注意的是,儘管如第1A圖所繪示的坑洞105具有弧形的剖面輪廓,然而坑洞105的型態並非以此為限。一些實施例中,坑洞105可具有不規則的剖面輪廓(未繪示)。在如第1A圖所示的剖面示意圖中,坑洞105可具有在橫向上量測的寬度W,以及在縱向上量測的深度D。在本揭露內容的一些實施例中,當坑洞105的深度D大於寬度W時,可定義坑洞105的尺寸為其深度D;反之,當坑洞105的寬度W大於深度D時,可定義坑洞105的尺寸為其寬度W。一般而言,一些實施例中,坑洞105的尺寸可以在約0.5微米(μm)至約15微米的範圍內。
請參照第1B圖,在基底102的上表面102a上形成可流動介電材料106。如第1B圖所示,實施例中,可流動介電材料106共形地形成於坑洞105中。可流動介電材料106於基底102的上表面102a上例如具有厚度T1。在一些實施例中,由於大部分的坑洞105的尺寸大於可流動介電材料106的厚度T1,所以大部分的坑洞105並未被可流動介電材料106填滿。
在本揭露內容的實施例中,可流動介電材料106在室溫下是固態的,當透過熱處理加熱可流動介電材料106後,則加熱後的可流動介電材料106便具有類似液態的可流動性,而發生回流(reflow)。換言之,可流動介電材料106是在低溫不具有可流動性、而在高溫具有可流動性的一種介電材料。在一些實施例中,可流動介電材料106可包含旋轉塗佈玻璃(spin-on glass,SOG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼矽酸鹽玻璃(borosilicate glass,BSG)、氟矽酸鹽玻璃(fluorosilicate glass,FSG)、適用的類似材料、或上述的任意組合。在一些實施例中,可透過旋轉塗佈(spin-on coating)、化學氣相沉積(CVD)、適用的類似方法、或上述的任意組合形成可流動介電材料106。
接著,請參照第1C圖,在形成可流動介電材料106之後,對可流動介電材料106形成於其上的基底102進行熱處理150,使可流動介電材料106可具有流動性,以進行回流。如第1C圖所示,在本揭露內容的實施例中,透過熱處理150使可流動介電材料106回流(reflow)至坑洞105中。實施例中,雖然大部分的坑洞105仍很可能並未被可流動介電材料106填滿,但熱處理後可以使得位於基底102的上表面102a上的可流動介電材料106具有減小的厚度T2,並使得位於坑洞105內的可流動介電材料106具有增大的厚度T3。舉例而言,厚度T3大於厚度T1,且厚度T1大於厚度T2。
根據本揭露內容之實施例,透過熱處理150使可流動介電材料106回流(reflow)至坑洞105中,可以減緩後續成長於基底102的上表面102a上的半導體材料成長於坑洞105中的程度,避免了坑洞105成為半導體裝置的致命缺陷(killer defects)的情況,進而提高半導體裝置的製造良率。並且,採用透過熱處理150便可具有流動性的可流動介電材料106來填充坑洞105,可大幅減少用於填充坑洞105的介電材料的沉積厚度和製程時間,進而降低製造成本。
在本揭露內容的一些實施例中,熱處理150的溫度例如是300℃至800℃。
在一些實施例中,可流動介電材料106例如是旋轉塗佈玻璃(SOG),熱處理150的溫度例如是在約300°C至約500°C的範圍內,例如約350°C至約450°C,並且熱處理時間可在約20分鐘至60約分鐘的範圍內。當熱處理溫度小於約300°C時,旋轉塗佈玻璃(SOG)可能無法發生回流,而當熱處理溫度大於約500°C時,旋轉塗佈玻璃(SOG)的流動性可能會太高並且膨脹,導致在降溫之後,旋轉塗佈玻璃(SOG)與基底102之間可能會出現裂痕,甚至導致基底102破裂。
在可流動介電材料106為旋轉塗佈玻璃(SOG)的一些實施例中,可流動介電材料106在基底102的上表面102a上的厚度T1相對於坑洞105的尺寸(例如是坑洞105的深度D)的比例可以是約0.15至約0.6,例如可以是在約0.15至約0.3的範圍內,在熱處理150之後,回流的可流動介電材料106在坑洞105內的厚度T3相對於坑洞105的尺寸(例如是坑洞105的深度D) 的比例可以是約0.15至約0.8,例如是約0.3至約0.8。
在一些實施例中,可流動介電材料106例如是硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)及/或氟矽酸鹽玻璃(FSG),熱處理150的溫度例如是在約600°C至約800°C的範圍內,例如約650°C至約800°C,並且熱處理時間可在約20分鐘至60約分鐘的範圍內。當熱處理溫度小於約600°C時,硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)及/或氟矽酸鹽玻璃(FSG)可能無法發生回流,而當熱處理溫度大於約800°C時,硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)及/或氟矽酸鹽玻璃(FSG)的流動性可能會太高並且膨脹,導致在降溫之後,前述之可流動介電材料106與基底102之間可能會出現裂痕,甚至導致基底102破裂。
在可流動介電材料106為硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)及/或氟矽酸鹽玻璃(FSG)的一些實施例中,可流動介電材料106在基底102的上表面102a上的厚度T1相對於坑洞105的尺寸(例如是坑洞105的深度D)的比例可以是約0.3至約0.6,例如可以是在約0.3至約0.6的範圍內,在熱處理150之後,回流的可流動介電材料106在坑洞105內的厚度T3相對於坑洞105的尺寸(例如是坑洞105的深度D)的比例可以是約0.3至約0.8。
接著,請參照第1D圖,移除可流動介電材料106在坑洞105以外的部分且暴露出基底102的上表面102a,以在坑洞105中形成可流動介電材料墊層116和126。實施例中,如第1D圖所示,可流動介電材料墊層116的上表面116a位於基底102的上表面102a之下。
一些實施例中,如第1D圖所示,可透過對可流動介電材料106進行平坦化製程160來移除可流動介電材料106在坑洞105以外的部分,以形成可流動介電材料墊層116和126。一些實施例中,平坦化製程160例如是化學機械研磨(CMP)。
一些實施例中,如第1D圖所示,可流動介電材料墊層116的上表面116a具有內凹(concave)輪廓。一些實施例中,如第1D圖所示,可流動介電材料墊層126的上表面與基底102的上表面102a大致上共平面。
一些實施例中,如第1D圖所示,可流動介電材料墊層116的厚度T3相對於坑洞105的深度D的比例例如是約0.15至約0.8。
接著,請參照第1E圖,在一些實施例中,可透過沉積製程將回流保護層107共形地沉積於基底102與可流動介電材料墊層116的上表面116a上。一些實施例中,回流保護層107亦共形地沉積於可流動介電材料墊層126上。一些實施例中,回流保護層107全面性地沉積並覆蓋住可流動介電材料墊層116和126。
在本揭露內容的實施例中,與可流動介電材料106相比,回流保護層107是在高溫具有良好熱穩定性與高品質的膜層。在一些實施例中,回流保護層107的材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。在一些實施例中,沉積回流保護層107的製程溫度例如是1000°C至1200°C。在一些實施例中,形成回流保護層107的製程可包含電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、或上述的組合。
在一些實施例中,回流保護層107例如是透過低壓化學氣相沉積(LPCVD)而由四乙氧基矽烷(tetraethoxysilane,TEOS)所製成的氧化矽膜層。在一些實施例中,回流保護層107例如是透過電漿增強化學氣相沉積(PECVD)形成的介電層,此介電層例如可包含氧化矽、氮化矽、氮氧化矽、碳化矽、適用的類似材料或前述之組合。
接著,請參照第1F圖,在一些實施例中,可透過對回流保護層107進行平坦化製程170來部分地移除回流保護層107,以形成具有平坦上表面的回流保護層108。一些實施例中,平坦化製程170例如是化學機械研磨(CMP)。至此,則在基底102、可流動介電材料墊層126與可流動介電材料墊層116的上表面116a上形成回流保護層108。
實施例中,在平坦化製程170之後,形成如第1F圖所示的基底結構100。基底結構100具有大致上平坦的上表面(也就是回流保護層108的平坦化上表面),可以提供用於將半導體裝置形成於此平坦的上表面上。
一些實施例中,如第1F圖所示,回流保護層108共形地沉積在可流動介電材料墊層116的上表面116a上,使得回流保護層108具有凸出部份108B,且凸出部份108B延伸進入並填滿坑洞105。
一些實施例中,如第1F圖所示,回流保護層108的凸出部份108B直接接觸可流動介電材料墊層116的上表面116a。一些實施例中,如第1F圖所示,回流保護層108的凸出部份108B的下表面共形於可流動介電材料墊層116的上表面116a。
根據本揭露內容的一些實施例,在採用可流動介電材料106以達到前述的降低製造成本與製程時間的優點時,可流動介電材料106受到熱處理而具有高流動性,可能導致坑洞105無法被完全填滿,則回流保護層108的凸出部份108B延伸進入並填滿坑洞105而共形地形成於可流動介電材料墊層116的上表面116a上,因此使得未被可流動介電材料106所填滿的坑洞105可以進一步被填滿,因而可以確保基底102的缺陷獲得完善的修補,進而可以提高半導體裝置的製造良率。
再者,根據本揭露內容的一些實施例,回流保護層108可以是經由高溫製程所形成的絕緣保護層,當後續半導體製程使用高於可流動介電材料106發生二次回流的溫度的製程溫度時,回流保護層108可以避免可流動介電材料106(亦即,可流動介電材料墊層116和126)因二次回流而溢流、膨脹或爆裂,進而可以防止後續半導體製程的高溫對形成於可流動介電材料106(亦即,可流動介電材料墊層116和126)之上的半導體材料產生不良的影響,例如可以避免後續半導體材料或元件的剝離(peeling)或破裂(crack)。
接著,請參照第1G圖,在回流保護層108之上形成氮化鎵系(GaN-based)半導體層109。在一些實施例中,氮化鎵系半導體層109例如包含本文以下所述的氮化鎵半導體層112、氮化鎵鋁半導體層114、其他適用的類似的氮化鎵系半導體層、或上述之任意組合。
在一些實施例中,氮化鎵系半導體層109可由磊晶成長製程形成,例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。在一些實施例中,形成氮化鎵系半導體層109的製程溫度高於可流動介電材料106的熱處理的溫度。在一些實施例中,形成氮化鎵系半導體層109的製程溫度例如是高於800℃。在一些實施例中,形成氮化鎵系半導體層109的製程溫度例如是高於1000℃。
本揭露內容的實施例中,在形成氮化鎵系半導體層109之後,則形成如第1G圖所示的基底結構100’。根據本揭露內容的實施例,基底結構100或100’具有平坦的上表面,因而可以將包含氮化鎵系半導體材料的裝置形成於基底結構100或100’上。舉例而言,包含氮化鎵系半導體材料的半導體裝置可以是例如發光二極體(LED)、高電子遷移率電晶體(HEMT)、蕭特基二極體(SBD)、雙載體電晶體(BJT)、接面場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)、或其他類似裝置。以下,以高電子遷移率電晶體(HEMT)作為範例,說明將半導體裝置形成於第1F圖的基底結構100上的實施例。
第2圖是根據本揭露內容的一些實施例,顯示使用第1F圖的基底結構所形成的高電子遷移率電晶體的剖面示意圖。本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號,且相同或相似元件的相關說明請參考前述,在此不再贅述。
一般而言,高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)主要取決於作為通道層的氮化鎵(GaN)半導體層的厚度。舉例而言,氮化鎵半導體層的厚度增加1微米可提升高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)約100伏特。在形成氮化鎵半導體層的磊晶成長製程期間,需要使用具有高熱傳導性和高機械強度的基底來沉積氮化鎵半導體材料於其上,否則可能造成基底彎曲,甚至破裂。因此,相較於矽基底,氮化鋁基底具有較高熱傳導性和較高機械強度,以形成較厚的氮化鎵半導體層在氮化鋁基底上。舉例而言,在矽基底表面上可形成的氮化鎵半導體層的厚度為約2至4微米。在氮化鋁基底表面上可形成的氮化鎵半導體層的厚度可達到5微米至15微米。
請參照第2圖,提供如第1F圖所示的基底結構100。 第2圖顯示了第1F圖之基底結構100的一部份,其中基底結構100的此部分中具有一些坑洞105,並且高電子遷移率電晶體200的其餘元件形成於基底結構100的此部分上。在第2圖所示的實施例中,基底102是氮化鋁基底。
雖然製造高電子遷移率電晶體200的其餘元件的一些製程的溫度可能高於500°C,甚至高於800°C,但根據本揭露內容的實施例,回流保護層108形成於基底102與可流動介電材料墊層116和126的上表面上且覆蓋住可流動介電材料墊層116和126,因此可以保護後續半導體製程形成的半導體材料或元件不會受到可流動介電材料的二次回流的不良影響。
在一些實施例中,高電子遷移率電晶體200可包含緩衝層110和氮化鎵半導體層112,緩衝層110形成在回流保護層108的上表面上,氮化鎵半導體層112形成在緩衝層110上。在一些實施例中,高電子遷移率電晶體200可包含氮化鎵鋁半導體層114和晶種層(未顯示),氮化鎵鋁半導體層114形成在氮化鎵半導體層112上,晶種層可形成在回流保護層108與緩衝層110之間。
在一些實施例中,晶種層的材料可以是氮化鋁(AlN)、氧化鋁(Al
2O
3)、氮化鋁鎵(AlGaN)、碳化矽(SiC)、鋁(Al)、或上述之任意組合,且晶種層可為單一或多層結構。晶種層可由磊晶成長製程形成,例如金屬有機化學氣相沉積(metal organic chemical vapor deposition,MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy,HVPE)、分子束磊晶法(molecular beam epitaxy,MBE)、適用的類似方法、或上述之任意組合。
在一些實施例中,緩衝層110可減緩後續形成於緩衝層110上方的氮化鎵半導體層112的應變(strain),以防止在上方的氮化鎵半導體層112中形成缺陷,而應變是由氮化鎵半導體層112與基底102之間的不匹配造成。在一些實施例中,緩衝層110的材料可以是AlN、GaN、Al
xGa
1-xN(其中0<x<1)、適用的類似材料、或上述之任意組合。在一些實施例中,緩衝層110可由磊晶成長製程形成,例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。儘管在如第2圖所示的實施例中,緩衝層110為單層結構,然而緩衝層110也可以是多層結構。此外,在一些實施例中,緩衝層110的材料是由晶種層的材料和磊晶製程時通入的氣體所決定。
在高電子遷移率電晶體200中,二維電子氣(two-dimensional electron gas,2DEG)(未顯示)可形成於氮化鎵半導體層112與氮化鎵鋁半導體層114之間的異質界面上。在一些實施例中,氮化鎵半導體層112和氮化鎵鋁半導體層114中沒有摻雜物。在一些其他實施例中,氮化鎵半導體層112和氮化鎵鋁半導體層114可具有摻雜物,例如n型摻雜物或p型摻雜物。氮化鎵半導體層112和氮化鎵鋁半導體層114可由磊晶成長製程形成,例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。
根據本揭露內容的一些實施例,在第2圖所示,由於基底102為具有高熱傳導性和高機械強度的氮化鋁基底,所以可沉積氮化鎵半導體層112的厚度T4在約5微米至約15微米的範圍內。
在一些實施例中,高電子遷移率電晶體200可包含隔離結構117,隔離結構117形成在氮化鎵半導體層112和氮化鎵鋁半導體層114中,以定義出主動區50。隔離結構117的材料可以是介電材料,例如氧化矽、氮化矽、氮氧化矽、適用的類似材料、或上述之任意組合。並且,可透過蝕刻製程和沉積製程形成隔離結構117。
在一些實施例中,高電子遷移率電晶體200可包含源極/汲極電極118以及介於源極/汲極電極118之間的閘極電極120,源極/汲極電極118和閘極電極120形成在主動區50中的氮化鎵鋁半導體層114上。在一些實施例中,源極/汲極電極118和閘極電極120的材料可以是導電材料,例如金屬、金屬氮化物或半導體材料。金屬可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、適用的類似材料、或上述之任意組合。半導體材料可以是多晶矽或多晶鍺。形成源極/汲極電極118和閘極電極120的步驟可以包含在氮化鎵鋁半導體層114上沉積導電材料,並且將導電材料圖案化來形成源極/汲極電極118和閘極電極120。源極/汲極電極118與閘極電極120可以在相同製程中形成,或者也可以在不同製程中各自形成。
以上概述數個實施例,以便在本發明所屬技術領域中具有通常知識者可以更理解本發明之實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解,他們能以本發明實施例為基礎,設計或修改其他製程和結構,以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到,此類等效的製程和結構並無悖離本發明的精神與範圍,且他們能在不違背本發明之精神和範圍之下,做各式各樣的改變、取代和替換。
50~主動區; 100、100’~基底結構; 102~基底; 102a、116a~上表面; 103~孔洞; 104~缺陷; 105~坑洞; 106~可流動介電材料; 107、108~回流保護層; 108B~凸出部份; 109~氮化鎵系半導體層; 110~緩衝層; 112~氮化鎵半導體層; 114~氮化鎵鋁半導體層; 116、126~可流動介電材料墊層; 117~隔離結構; 118~源極/汲極電極; 120~閘極電極; 150~熱處理; 160、170~平坦化製程; 200~高電子遷移率電晶體; D~深度; W~寬度; P~直徑; T1、T2、T3、T4~厚度。
為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉不同實施例,並配合所附圖式作詳細說明如下: 第1A至1G圖是根據本揭露內容的一些實施例,說明形成基底結構在各個不同階段的剖面示意圖。 第2圖是根據本揭露內容的一些實施例,顯示使用第1F圖的基底結構所形成的高電子遷移率電晶體的剖面示意圖。
100’~基底結構; 102~基底; 102a、116a~上表面; 103~孔洞; 104~缺陷; 105~坑洞; 108~回流保護層; 108B~凸出部份; 109~氮化鎵系半導體層; 116、126~可流動介電材料墊層; P~直徑。
Claims (20)
- 一種半導體結構,包括:一基底,具有一坑洞(pit)從該基底的一上表面暴露出來;一可流動介電材料墊層,形成於該坑洞中,該可流動介電材料墊層的一最上表面不超過該基底的該上表面;一回流保護層,形成於該基底與該可流動介電材料墊層的該上表面上;以及一氮化鎵系(GaN-based)半導體層,設置於該回流保護層之上。
- 如申請專利範圍第1項所述之半導體結構,其中該可流動介電材料墊層的該上表面具有內凹(concave)輪廓。
- 如申請專利範圍第1項所述之半導體結構,其中該可流動介電材料墊層的厚度相對於該坑洞的深度的比例係為0.15至0.8。
- 如申請專利範圍第1項所述之半導體結構,其中該回流保護層的一凸出部份係延伸進入並填滿該坑洞。
- 如申請專利範圍第4項所述之半導體結構,其中該回流保護層的該凸出部份直接接觸該可流動介電材料墊層的該上表面。
- 如申請專利範圍第4項所述之半導體結構,其中該回流保護層的該凸出部份的一下表面共形於該可流動介電材料墊層的該上表面。
- 如申請專利範圍第1項所述之半導體結構,其中該基底為氮化鋁基底、碳化矽基底、藍寶石基底或上述的任意組合。
- 如申請專利範圍第1項所述之半導體結構,其中該可流動介電材料墊層包括旋轉塗佈玻璃(SOG)、硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、氟矽酸鹽玻璃(FSG)、或上述的任意組合。
- 如申請專利範圍第1項所述之半導體結構,其中該回流保護層包括氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。
- 一種高電子遷移率電晶體(HEMT),包括: 一氮化鋁基底,具有一坑洞從該氮化鋁基底的一上表面暴露出來; 一可流動介電材料墊層,形成於該坑洞中,該可流動介電材料墊層的一上表面位於該氮化鋁基底的該上表面之下; 一回流保護層,形成於該氮化鋁基底與該可流動介電材料墊層的該上表面上; 一氮化鎵半導體層,設置於該回流保護層之上; 一氮化鎵鋁半導體層,設置於該氮化鎵半導體層之上;以及 一源極電極、一汲極電極和一閘極電極,設置於該氮化鎵鋁半導體層之上。
- 如申請專利範圍第10項所述之高電子遷移率電晶體,其中該氮化鎵半導體層的厚度係為5微米至15微米。
- 一種半導體結構的製造方法,包括: 提供一基底,該基底具有一坑洞(pit)從該基底的一上表面暴露出來; 在該基底上形成一可流動介電材料; 進行一熱處理,使該可流動具介電材料回流(reflow)至該坑洞中; 移除該可流動介電材料在該坑洞以外的部分且暴露出該基底的該上表面,以在該坑洞中形成一可流動介電材料墊層,其中該可流動介電材料墊層的一上表面位於該基底的該上表面之下; 在該基底與該可流動介電材料墊層的該上表面上形成一回流保護層;以及 在該回流保護層之上形成一氮化鎵系(GaN-based)半導體層。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中該基底為氮化鋁基底、碳化矽基底、藍寶石基底或上述的任意組合。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中該可流動介電材料包括旋轉塗佈玻璃(SOG)、硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、氟矽酸鹽玻璃(FSG)、或上述的任意組合。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中該熱處理的溫度係為300°C至800°C。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中該回流保護層包括氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中透過一沉積製程將該回流保護層共形地沉積於該基底與該可流動介電材料墊層的該上表面上。
- 如申請專利範圍第17項所述之半導體結構的製造方法,其中沉積該回流保護層的製程溫度係為1000°C至1200°C。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中形成該回流保護層的製程包括電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、或上述的組合。
- 如申請專利範圍第12項所述之半導體結構的製造方法,其中形成該氮化鎵系半導體層的製程溫度高於該熱處理的溫度。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108110198A TWI706563B (zh) | 2019-03-25 | 2019-03-25 | 半導體結構、高電子遷移率電晶體及半導體結構的製造方法 |
JP2020043826A JP7136828B2 (ja) | 2019-03-25 | 2020-03-13 | 半導体構造、高電子移動度トランジスタ、および半導体構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108110198A TWI706563B (zh) | 2019-03-25 | 2019-03-25 | 半導體結構、高電子遷移率電晶體及半導體結構的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI706563B true TWI706563B (zh) | 2020-10-01 |
TW202036900A TW202036900A (zh) | 2020-10-01 |
Family
ID=72640055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108110198A TWI706563B (zh) | 2019-03-25 | 2019-03-25 | 半導體結構、高電子遷移率電晶體及半導體結構的製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7136828B2 (zh) |
TW (1) | TWI706563B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI768801B (zh) * | 2021-03-31 | 2022-06-21 | 世界先進積體電路股份有限公司 | 半導體結構及其製作方法 |
US12027413B2 (en) | 2021-08-22 | 2024-07-02 | Vanguard International Semiconductor Corporation | Semiconductor structure and method of fabricating the same |
CN114574960B (zh) * | 2022-02-23 | 2023-03-28 | 江苏第三代半导体研究院有限公司 | 氮化物外延层结构、氮化物外延片及制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201810543A (zh) * | 2016-06-24 | 2018-03-16 | 高睿科技公司 | 多晶陶瓷基板及其製造方法 |
TW201810654A (zh) * | 2016-06-03 | 2018-03-16 | 台灣積體電路製造股份有限公司 | 半導體結構、hemt結構及其形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001097787A (ja) * | 1999-10-01 | 2001-04-10 | Murata Mfg Co Ltd | 平坦化膜の形成方法、セラミック基板、および電子部品 |
US9711633B2 (en) * | 2008-05-09 | 2017-07-18 | Cree, Inc. | Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions |
CN102763204B (zh) * | 2010-03-01 | 2015-04-08 | 富士通株式会社 | 化合物半导体装置及其制造方法 |
US10355120B2 (en) * | 2017-01-18 | 2019-07-16 | QROMIS, Inc. | Gallium nitride epitaxial structures for power devices |
-
2019
- 2019-03-25 TW TW108110198A patent/TWI706563B/zh active
-
2020
- 2020-03-13 JP JP2020043826A patent/JP7136828B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201810654A (zh) * | 2016-06-03 | 2018-03-16 | 台灣積體電路製造股份有限公司 | 半導體結構、hemt結構及其形成方法 |
TW201810543A (zh) * | 2016-06-24 | 2018-03-16 | 高睿科技公司 | 多晶陶瓷基板及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020161814A (ja) | 2020-10-01 |
TW202036900A (zh) | 2020-10-01 |
JP7136828B2 (ja) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI706563B (zh) | 半導體結構、高電子遷移率電晶體及半導體結構的製造方法 | |
US10083921B2 (en) | Power transistor die | |
TWI517383B (zh) | 在背側通孔中直接生長鑽石用於GaN高電子遷移率電晶體裝置 | |
US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
TWI705570B (zh) | 半導體裝置及其製造方法 | |
JP5888027B2 (ja) | 半導体装置の製造方法 | |
TWI692868B (zh) | 半導體結構 | |
CN104134689A (zh) | 一种hemt器件及制备方法 | |
US10886394B1 (en) | Semiconductor structure | |
US10453947B1 (en) | Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure | |
JP2017011060A (ja) | ショットキーバリアダイオード | |
US10790143B1 (en) | Semiconductor structure, high electron mobility transistor, and method for fabricating semiconductor structure | |
TWI676237B (zh) | 半導體結構、高電子遷移率電晶體及半導體結構製造方法 | |
TWI676216B (zh) | 半導體裝置及其製造方法 | |
CN111785773A (zh) | 半导体结构、高电子迁移率晶体管及半导体结构制造方法 | |
TWI693716B (zh) | 半導體裝置及其製造方法 | |
TWI673868B (zh) | 半導體裝置及其製造方法 | |
CN110473919A (zh) | 半导体结构、高电子迁移率晶体管及半导体结构制造方法 | |
TWI768270B (zh) | 半導體結構及其形成方法 | |
TWI692039B (zh) | 半導體裝置的製作方法 | |
TWI740058B (zh) | 半導體裝置及其製造方法 | |
TWI726744B (zh) | 半導體基板、半導體裝置、及半導體結構的形成方法 | |
TWI686948B (zh) | 基底結構及包含其之半導體結構的製造方法 | |
CN111863590B (zh) | 衬底结构及包含其半导体结构的制造方法 | |
TWI716848B (zh) | 半導體結構及其形成方法 |