TWI676237B

TWI676237B - 半導體結構、高電子遷移率電晶體及半導體結構製造方法

Info

Publication number: TWI676237B
Application number: TW107114860A
Authority: TW
Inventors: 林永豐; Yung Fung Lin; 周政偉; Cheng Wei Chou; 章思堯; Szu Yao Chang; 周政道; Cheng Tao Chou; 陳秀明; Hsiu Ming Chen
Original assignee: 世界先進積體電路股份有限公司; Vanguard International Semiconductor Corporation
Priority date: 2018-05-02
Filing date: 2018-05-02
Publication date: 2019-11-01
Also published as: TW201947703A

Abstract

半導體結構包含基底、可流動介電材料以及氮化鎵系(GaN-based)半導體層。基底具有坑洞(pit)從該基底的上表面暴露出來，可流動介電材料填滿坑洞，並且氮化鎵系半導體層設置於基底和可流動介電材料之上。

Description

半導體結構、高電子遷移率電晶體及半導體結構製造方法

本發明實施例是有關於半導體製造技術，且特別是有關於具有氮化鎵系半導體材料的半導體結構及其製造方法。

氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性，例如高抗熱性、寬能隙(band-gap)、高電子飽和速率。因此，氮化鎵系半導體材料適合應用於高速與高溫的操作環境。近年來，氮化鎵系半導體材料已廣泛地應用於發光二極體(light emitting diode，LED)元件、高頻率元件，例如具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor，HEMT)。

隨著氮化鎵系半導體材料的發展，這些使用氮化鎵系半導體材料的半導體結構應用於更嚴苛工作環境中，例如更高頻、更高溫或更高電壓。因此，具有氮化鎵系半導體材料的半導體結構之製程條件也面臨許多新的挑戰。

本發明的一些實施例半導體結構，半導體結構包含基底、可流動介電材料以及氮化鎵系(GaN-based)半導體層。基底具有坑洞(pit)從該基底的上表面暴露出來，可流動介電材料填滿坑洞，並且氮化鎵系半導體層設置於基底和可流動介電材料之上。

本發明的一些實施例提供高電子遷移率電晶體(HEMT)，此高電子遷移率電晶體(HEMT)包含氮化鋁基底，氮化鋁基底具有複數個坑洞從氮化鋁基底的上表面暴露出來，以及填滿這些坑洞的硼磷矽酸鹽玻璃。此高電子遷移率電晶體還包含設置於氮化鋁基底和硼磷矽酸鹽玻璃之上的氮化鎵半導體層、設置於氮化鎵半導體層之上的氮化鎵鋁半導體層，以及設置於氮化鎵鋁半導體層之上源極電極、汲極電極和閘極電極。

本發明的一些實施例提供半導體結構的製造方法，此方法包含提供基底，基底具有坑洞(pit)從基底的上表面暴露出來，在基底上形成可流動介電材料，執行熱處理，使可流動介電材料回流(reflow)至且填滿坑洞，執行平坦化製程，移除可流動介電材料在坑洞以外的部分且暴露出基底的上表面，以及在平坦化製程之後，在基底之上形成氮化鎵系半導體層。

本發明的半導體結構可應用於多種類型的半導體裝置，為讓本發明之特徵和優點能更明顯易懂，下文特舉出應用於高電子遷移率電晶體之實施例，並配合所附圖式，作詳細說明如下。

100、100’‧‧‧基底結構

102‧‧‧基底

103‧‧‧孔洞

104‧‧‧缺陷

105‧‧‧坑洞

106‧‧‧可流動介電材料

106’‧‧‧剩餘部分

108‧‧‧蓋層

110‧‧‧緩衝層

112‧‧‧氮化鎵半導體層

114‧‧‧氮化鎵鋁半導體層

116‧‧‧隔離結構

118‧‧‧源極/汲極電極

120‧‧‧閘極電極

200‧‧‧高電子遷移率電晶體

D‧‧‧深度

W‧‧‧寬度

P‧‧‧直徑

T1、T2‧‧‧厚度

藉由以下詳細描述和範例配合所附圖式，可以更加理解本發明實施例。為了使圖式清楚顯示，圖式中各個不同的元件可能未依照比例繪製，其中：

第1A至1E圖是根據本發明的一些實施例，說明形成基底結構在各個不同階段的剖面示意圖。

第2圖是根據本發明的一些實施例，顯示使用第1E圖的基底結構所形成的高電子遷移率電晶體的剖面示意圖。

以下揭露提供了許多的實施例或範例，用於實施所提供的半導體結構之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標示相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些所敘述的步驟可在該方法的其他實施例被取代或刪除。

本發明實施例提供了半導體結構和高電子遷移率電晶體(HEMT)及其製造方法。通常，包含氮化鎵系半導體材料的半導體裝置形成於陶瓷基底上。由於透過粉末冶金形成的陶瓷基底會有坑洞在陶瓷基底的表面上，所以當陶瓷基底用於半導體製程時，在基底上形成的材料層會形成於坑洞中，而降低半導體裝置的製造良率。為了提升半導體裝置的製造良率，本發明實施例提供一種半導體結構的製造方法，其包含將可流動介電材料形成於基底上，透過熱處理使可流動介電材料回流(reflow)至且填滿坑洞，接著對可流動介電材料執行平坦化製程，以暴露出基底的上表面，使得基底可提供平坦表面以用於後續的半導體製程。

第1A至1E圖是根據本發明的一些實施例，說明形成第1E圖所示的基底結構100’在各個不同階段的剖面示意圖。請參考第1A圖，提供基底102。基底102可以是圓形的，並且基底102的直徑P可以是4英吋或以上，例如6英吋、8英吋或12英吋，以適用於半導體工業的製造設備。

基底102本質上存有一些缺陷104，缺陷104包含在基底102內的孔洞103，以及從基底102上表面暴露出來的坑洞(pit)105。在一些實施例中，基底102是陶瓷基底，其透過粉末冶金將陶瓷粉末高溫燒結所形成。舉例而言，基底102是氮化鋁(AlN)基底、碳化矽(SiC)基底、藍寶石(Sapphire)基底或類似基底。在將陶瓷粉末燒結以製造基底102期間，陶瓷粉末之間的空隙逐漸縮小並且消滅。在陶瓷粉末燒結之後，陶瓷粉末之間的空隙並不會完全消失。因此，一些缺陷104仍存留於基底102內部和表面。此外，即使將燒結後的基底102進行拋光研磨，以移除表面的坑洞105，基底102內的孔洞103將會暴露出來，而產生新的坑洞105於基底102的上表面。

在一些實施例中，基底102係用於製造含有氮化鎵系(GaN-based)半導體層的半導體裝置，例如發光二極體(light-emitting diode，LED)、高頻裝置或高壓裝置。高頻裝置或高壓裝置可以是例如，高電子遷移率電晶體(HEMT)、蕭特基二極體(schottky bipolar diode，SBD)、雙載體電晶體(bipolar junction transistor，BJT)、接面場效電晶體(junction field effect transistor，JFET)、絕緣閘雙極電晶體(insulated gate bipolar transistor，IGBT)。

由於在基底102上表面上存在坑洞105，所以後續成長於基底102上表面的材料亦會成長於坑洞105中。隨著半導體元件尺寸的微縮化，基底102上表面的坑洞105成為半導體裝置的致命缺陷(killer defects)，而降低半導體裝置的製造良率。因此，需克服基底上表面的坑洞所造成之低製造良率的問題。

應注意的是，儘管如第1A圖所繪示的坑洞105具有弧形的剖面輪廓，然而坑洞105的型態並非以此為限。實際上，坑洞105可具有不規則的剖面輪廓。在第1A圖的剖面示意圖中，坑洞105可具有在橫向上量測的各自寬度W，以及在縱向上量測的各自深度D。在本發明實施例中，當坑洞105的深度D大於其寬度W時，可定義坑洞105的尺寸為其深度D。反之，當坑洞105的寬度W大於其深度D時，可定義坑洞105的尺寸為其寬度W。一般而言，坑洞105的尺寸可以在約0.5微米(μm)至約15微米的範圍內。

請參考第1B圖，在基底102的上表面上形成可流動介電材料106，並且可流動介電材料106填入坑洞105中，且順應於坑洞105的輪廓。可流動介電材料106於基底102的上表面上具有厚度T1。在一些實施例中，由於大部分的坑洞105的尺寸大於可流動介電材料106的厚度T1，所以大部分的坑洞105並未被可流動介電材料106填滿。儘管未顯示，可流動介電材料106可將一些尺寸較小的坑洞105填滿。

在本發明實施例中，形成於基底102上的可流動介電材料106在室溫下是固態的，並且可透過熱處理加熱可流動介電材料106，使其具有類似液態的可流動性，而發生回流(reflow)。換言之，可流動介電材料106是在低溫不具有可流動性，而在高溫具有可流動性的一種介電材料。在一些實施例中，可流動介電材料106可以是旋轉塗佈玻璃(spin-on glass，SOG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)類似材料或前述之組合。可透過旋轉塗佈(spin-on coating)、化學氣相沉積(CVD)、類似方法或前述之組合形成可流動介電材料106。

接著，在形成可流動介電材料106之後，對可流動介電材料106形成於其上的基底102執行熱處理150，使可流動介電材料106可具有流動性，以進行回流。如第1C圖所示，可流動介電材料回流(reflow)至坑洞105中，並且將坑洞105的填滿。通常，沉積介電材料的厚度至少要大於坑洞尺寸才能將坑洞填滿。在本發明實施例中，使用可流動介電材料106，並且透過熱處理150使可流動介電材料106回流至坑洞105中，以將坑洞105填滿，所以可流動介電材料106的厚度T1可以小於坑洞 105的尺寸。這可大幅減少用於填充坑洞的介電材料的沉積厚度和製程時間，進而降低製造成本。

在可流動介電材料106為旋轉塗佈玻璃(SOG)的實施例中，熱處理150的溫度可在約300℃至約500℃的範圍內，例如約350℃至約450℃，並且熱處理時間可在約20分鐘至60約分鐘的範圍內。當熱處理溫度小於300℃時，旋轉塗佈玻璃(SOG)可能無法發生回流，而當熱處理溫度大於500℃時，旋轉塗佈玻璃(SOG)的流動性太高，在降溫之後，旋轉塗佈玻璃(SOG)與基底102之間可能會出現裂痕，甚至導致基底102破裂。在可流動介電材料106為旋轉塗佈玻璃(SOG)的實施例中，當可流動介電材料106在基底102上表面上的厚度T1大於約坑洞105尺寸的0.15，例如為坑洞尺寸約0.15至約0.3的範圍內時，在熱處理150之後，回流的可流動介電材料106可將坑洞105填滿。

在可流動介電材料106為硼磷矽酸鹽玻璃(BPSG)的實施例中，熱處理150的溫度可在約800℃至約1000℃的範圍內，例如約850℃至約950℃，並且熱處理時間可在約20分鐘至60約分鐘的範圍內。當熱處理溫度小於800℃時，硼磷矽酸鹽玻璃(BPSG)可能無法發生回流，而當熱處理溫度大於1000℃時，硼磷矽酸鹽玻璃(BPSG)的流動性太高，在降溫之後，硼磷矽酸鹽玻璃(BPSG)與基底102之間可能會出現裂痕，甚至導致基底102破裂。在可流動介電材料106為硼磷矽酸鹽玻璃(BPSG)的實施例中，當可流動介電材料106在基底102上表面上的厚度T1大於約坑洞尺寸的0.3，例如為坑洞尺寸約0.3至約0.6的範圍內時，並且在熱處理150之後，回流的可流動介電材料106可將坑洞105填滿。

在熱處理150之後，對可流動介電材料106執行平坦化製程160，例如化學機械研磨(CMP)。如第1D圖所示，在平坦化製程160之後，移除可流動介電材料106在坑洞105以外的部分，使得基底102上表面暴露出來。可流動介電材料106在坑洞105中之剩餘部分106’的上表面與基底102的上表面大致上共平面。在一些實施例中，由於基底102的研磨選擇性大於可流動介電材料106，所以在平坦化製程之後，可流動介電材料106的剩餘部分106’的上表面可略低於基底102的上表面。

在平坦化製程160之後，形成基底結構100。相較於基底102，基底結構100具有大致上平坦的上表面，以提供半導體裝置形成於其上。

值得注意的是，在熱處理150之後，可流動介電材料106的熱穩定性會提升。例如，對於熱處理150之後的旋轉塗佈玻璃(SOG)而言，旋轉塗佈玻璃(SOG)發生二次回流的溫度需要大於約400℃，旋轉塗佈玻璃(SOG)才會再次具有可流動性。例如，對於熱處理150之後的硼磷矽酸鹽玻璃(BPSG)而言，硼磷矽酸鹽玻璃(BPSG)發生二次回流的溫度需要大於約1100℃，硼磷矽酸鹽玻璃(BPSG)才會再次具有可流動性。因此，當使用基底結構100於後續半導體製程時，製程溫度上限取決於可流動介電材料106(亦即，剩餘部分106’)發生二次回流的溫度。舉例而言，如果以硼磷矽酸鹽玻璃(BPSG)填充坑洞105，後續半導體製程的溫度上限可達到約1100℃。

在一些實施例中，如第1E圖所示，可選擇地 (optionally)在基底102的上表面和可流動介電材料106的剩餘部分106’的上表面上全面地形成蓋層108，以得到基底結構100’。

與可流動介電材料106相比，蓋層108是在高溫具有良好熱穩定性高品質的膜。在一些實施例，蓋層108是透過熱成長形成的高品質絕緣層，例如由四乙氧基矽烷(tetraethoxysilane，TEOS)製得的氧化矽。在另一些實施例中，蓋層108是透過電漿增強化學氣相沉積(PECVD)形成的介電層，例如氧化矽、氮化矽、氮氧化矽、碳化矽、類似材料或前述之組合。蓋層108可提供較高品質的表面以形成半導體裝置。此外，如果後續半導體製程使用略高於可流動介電材料106發生二次回流的溫度的製程溫度，可避免可流動介電材料106(亦即，剩餘部分106’)因二次回流而直接影響形成於其上的半導體材料。

在另一些實施例中，蓋層108是擴散阻障層，例如鈦、氮化鈦、氮化鉭、類似材料或前述之組合，並且可透過物理氣相沉積(physical vapor deposition，PVD)、濺鍍(sputter)、類似沉積方法或前述之組合形成擴散阻障層。因此，蓋層108可防止來自基底102材料的原子(例如，來自氮化鋁基底的鋁)擴散至上方的半導體材料。

在本發明實施例中，基底結構100或100’具有平坦的上表面，以形成包含氮化鎵系(GaN-based)半導體材料的裝置於其上。包含氮化鎵系(GaN-based)半導體材料的半導體裝置可以是例如發光二極體(LED)、高電子遷移率電晶體(HEMT)、蕭特基二極體(SBD)、雙載體電晶體(BJT)、接面場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)或類似裝置。以下，以高電子遷移率電晶體(HEMT)作為範例，說明形成半導體裝置於第1E圖的基底結構100’上。

請參考第2圖，第2圖是根據本發明的一些實施例，顯示使用第1E圖的基底結構100’所形成的高電子遷移率電晶體的剖面示意圖。

高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)主要取決於作為通道層的氮化鎵(GaN)半導體層的厚度。舉例而言，氮化鎵半導體層的厚度增加1微米可提升高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)約100伏特。在形成氮化鎵半導體層的磊晶成長製程期間，需要使用具有高熱傳導性和高機械強度的基底來沉積氮化鎵半導體材料於其上，否則可能造成基底彎曲，甚至破裂。因此，相較於矽基底，氮化鋁基底具有較高熱傳導性和較高機械強度，以形成較厚的氮化鎵半導體層在氮化鋁基底上。舉例而言，在矽基底表面上形成的氮化鎵半導體層的厚度為約2至4微米。在氮化鋁基底表面上形成的氮化鎵半導體層的厚度可達到5微米至15微米。

請參考第2圖，提供第1E圖的基底結構100’。第2圖顯示了第1E圖之基底結構100’的一部份，其中基底結構100’的此部分中具有一些坑洞105，並且高電子遷移率電晶體200形成於基底結構100’的此部分上。在第2圖所示的實施例中，基底102是氮化鋁基底。

由於製造高電子遷移率電晶體的一些製程的溫度可能高於500℃，所以在此實施例中，旋轉塗佈玻璃(SOG)並不適合應用於填充坑洞105。再者，相較於磷矽酸鹽玻璃(PSG)相比，硼磷矽酸鹽玻璃(BPSG)的回流性較好。換言之，相較於磷矽酸鹽玻璃(PSG)，可沉積較低厚度的硼磷矽酸鹽玻璃(BPSG)，並且以較短的熱處理時間和較低的熱處理溫度填滿坑洞105。因此，在此實施例中，可流動介電材料106是二次回流溫度可達到1100℃的硼磷矽酸鹽玻璃(BPSG)。

蓋層108的材料可以是透過使用四乙氧基矽烷(TEOS)於爐管氧化而形成的氧化矽。蓋層108覆蓋基底102的上表面和填充坑洞105之可流動介電材料106(或稱剩餘部分106’)的上表面。

接著，在蓋層108的上表面上形成緩衝層110，在緩衝層110上形成氮化鎵半導體層112。在氮化鎵半導體層112上形成氮化鎵鋁半導體層114。在一些實施例中，在蓋層108與緩衝層110之間可形成晶種層(未顯示)。

晶種層的材料可以是氮化鋁(AlN)、氧化鋁(Al₂O₃)、氮化鋁鎵(AlGaN)、碳化矽(SiC)、鋁(Al)或前述之組合所形成，且晶種層可為單一或多層結構。晶種層可由磊晶成長製程形成，例如金屬有機化學氣相沉積(metal organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、分子束磊晶法(molecular beam epitaxy，MBE)、前述之組合或類似方法。

緩衝層110可減緩後續形成於緩衝層110上方的氮化鎵半導體層112的應變(strain)，以防止缺陷形成於上方的氮化鎵半導體層112中，應變是由氮化鎵半導體層112與基底102之間的不匹配造成。在一些實施例中，緩衝層110的材料可以是AlN、GaN、Al_xGa_1-xN(其中0<x<1)、前述之組合或類似材料。緩衝層110可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、前述之組合或類似方法。儘管在如第2圖所示的實施例中，緩衝層110為單層結構，然而緩衝層110也可以是多層結構。此外，在一些實施例中，緩衝層110的材料是由晶種層的材料和磊晶製程時通入的氣體所決定。

二維電子氣(two-dimensional electron gas，2DEG)(未顯示)形成於氮化鎵半導體層112與氮化鎵鋁半導體層114之間的異質界面上。在一些實施例中，氮化鎵半導體層112和氮化鎵鋁半導體層114中沒有摻雜物。在一些其他實施例中，氮化鎵半導體層112和氮化鎵鋁半導體層114可具有摻雜物，例如n型摻雜物或p型摻雜物。氮化鎵半導體層112和氮化鎵鋁半導體層114可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、前述之組合或類似方法。

在第2圖所示的實施例中，由於基底102為具有高熱傳導性和高機械強度的氮化鋁基底，所以可沉積氮化鎵半導體層112的厚度T2在約5微米至約15微米。

接著，在氮化鎵半導體層112和氮化鎵鋁半導體層114中形成隔離結構116，以定義出主動區50。隔離結構116的材料可以是介電材料，例如氧化矽、氮化矽、氮氧化矽、類似材料或前述之組合，並且可透過蝕刻製程和沉積製程形成隔離結構116。

接著，在主動區50中於氮化鎵鋁半導體層114上形成源極/汲極電極118和介於源極/汲極電極118之間的閘極電極120，以形成高電子遷移率電晶體200。在一些實施例中，源極/汲極電極118和閘極電極120的材料可以是導電材料，例如金屬、金屬氮化物或半導體材料。金屬可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似材料、前述之組合或前述之多層。半導體材料可以是多晶矽或多晶鍺。形成源極電極118和閘極電極120的步驟可以包含在氮化鎵鋁半導體層114上沉積導電材料，並且將導電材料圖案化來形成源極/汲極電極118和閘極電極120。源極/汲極電極118與閘極電極120可以在相同製程中形成，或者也可以在不同製程中各自形成。

如第2圖所示，由於可流動介電材料106(亦即剩餘部分106’)填滿基底102上表面的坑洞105，所以形成於基底102上方的材料層不會形成於坑洞105中，因此提升高電子遷移率電晶體200的製造良率。

綜上所述，本發明實施例提供一種半導體結構的製造方法，其包含將可流動介電材料形成於基底上，透過熱處理使可流動介電材料回流(reflow)至且填滿坑洞，接著對可流動介電材料執行平坦化製程，以暴露出基底的上表面，使得基底可提供平坦表面以用於後續的半導體製程。

此外，本發明實施例利用熱處理使可流動介電材料回流至坑洞中以將坑洞填滿，使得形成可流動介電材料的厚度可以小於坑洞的尺寸。因此，可大幅減少用於填充坑洞的介電材料的沉積厚度和製程時間，進而降低製程成本。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

Claims

一種半導體結構，包括：一基底，具有一坑洞(pit)從該基底的上表面暴露出來；一可流動介電材料，填滿該坑洞，其中該可流動介電材料未覆蓋該基底的上表面；以及一氮化鎵系(GaN-based)半導體層設置於該基底與該可流動介電材料之上。
如申請專利範圍第1項所述之半導體結構，更包括：一蓋層，設置於該基底與該氮化鎵系半導體層之間，且覆蓋該可流動介電材料。
如申請專利範圍第2項所述之半導體結構，其中該蓋層的材料為絕緣材料。
如申請專利範圍第1項所述之半導體結構，其中該基底為氮化鋁基底、碳化矽基底或藍寶石基底。
如申請專利範圍第1項所述之半導體結構，其中該可流動介電材料為旋轉塗佈玻璃(SOG)、硼磷矽酸鹽玻璃(BPSG)或磷矽酸鹽玻璃(PSG)。
如申請專利範圍第1項所述之半導體結構，該半導體結構更包括一半導體裝置設置於該基底之上，該半導體裝置包含該氮化鎵系半導體層，且該半導體裝置為發光二極體(LED)、高電子遷移率電晶體(HEMT)、蕭特基二極體(SBD)、雙載體電晶體(BJT)、接面場效電晶體(JFET)或絕緣閘雙極電晶體(IGBT)。
如申請專利範圍第1項所述之半導體結構，其中該基底的尺寸大於或等於4英吋。
一種高電子遷移率電晶體(HEMT)，包括：一氮化鋁基底，具有複數個坑洞從該氮化鋁基底的上表面暴露出來；一硼磷矽酸鹽玻璃，填滿該些坑洞；一氮化鎵半導體層，設置於該氮化鋁基底與該硼磷矽酸鹽玻璃之上；一氮化鎵鋁半導體層，設置於該氮化鎵半導體層之上；以及一源極電極、一汲極電極和一閘極電極，設置於該氮化鎵鋁半導體層之上。
如申請專利範圍第8項所述之高電子遷移率電晶體，其中該氮化鎵半導體層的厚度在5微米至15微米。
一種半導體結構的製造方法，包括：提供一基底，該基底具有一坑洞(pit)從該基底的上表面暴露出來；在該基底上形成一可流動介電材料；執行一熱處理，使該可流動介電材料回流(reflow)至且填滿該坑洞；執行一平坦化製程，移除該可流動介電材料在該坑洞以外的部分且暴露出該基底的上表面；以及在該平坦化製程之後，在該基底之上形成一氮化鎵系(GaN-based)半導體層。
如申請專利範圍第10項所述之半導體結構的製造方法，在執行該熱處理之前，該可流動介電材料部分填充該坑洞。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該基底為氮化鋁基底、碳化矽基底或藍寶石基底。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該可流動介電材料為硼磷矽酸鹽玻璃(BPSG)。
如申請專利範圍第13項所述之半導體結構的製造方法，其中形成該可流動介電材料的步驟包括：沉積該可流動介電材料的厚度為該坑洞尺寸的0.3至0.6。
如申請專利範圍第13項所述之半導體結構的製造方法，其中該熱處理的溫度在800℃至1000℃。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該可流動介電材料為旋轉塗佈玻璃(SOG)。
如申請專利範圍第16項所述之半導體結構的製造方法，其中形成該可流動介電材料的步驟包括：沉積該可流動介電材料的厚度為該坑洞尺寸的0.15至0.3。
如申請專利範圍第16項所述之半導體結構的製造方法，其中該熱處理的溫度在300℃至500℃。
如申請專利範圍第10項所述之半導體結構的製造方法，更包括：在該平坦化製程之後，且在形成該氮化鎵系半導體層之前，在該基底上形成一蓋層覆蓋該可流動介電材料在該坑洞中的一剩餘部分。