JP7136828B2 - 半導体構造、高電子移動度トランジスタ、および半導体構造の製造方法 - Google Patents

Description

本発明は、半導体製造技術に関し、より詳細には、ＧａＮ系半導体材料を有する半導体構造、高電子移動度トランジスタ、およびその製造方法に関する。

窒化ガリウム系（ＧａＮ系）半導体材料は、高い熱抵抗、ワイドバンドギャップ、および高い電子飽和速度のような多数の優れた特性を有する。よって、ＧａＮ系半導体材料は高速および高温の動作環境での使用に適する。近年、ＧａＮ系半導体材料は、不均質界面構造を有する高電子移動度トランジスタ（ＨＥＭＴｓ）のような発光ダイオード（ＬＥＤ）素子および高周波素子に広く用いられている。

ＧａＮ系半導体材料の発展により、ＧａＮ系半導体材料を採用した半導体構造は、より過酷な動作環境、例えばより高い周波数、より高い温度、またはより高い電圧下において用いられるようになった。よって、ＧａＮ系半導体材料を有する半導体デバイスの製造のプロセス条件は、各種の新たな課題に面している。

本発明のいくつかの実施形態は、半導体構造を提供する。半導体構造は、 基板、流動性誘電材料パッド層、リフロー保護層、およびＧａＮ系半導体層を含む。基板はその上面からピットが露出している。流動性誘電材料パッド層はピット中に形成され、流動性誘電材料パッド層の上面は基板の上面より下に位置する。リフロー保護層は、基板および流動性誘電材料パッド層の上面上に形成される。ＧａＮ系半導体層は基板上方に配置される。

本発明のいくつかの実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）を提供する。ＨＥＭＴは、窒化アルミニウム基板、流動性誘電材料パッド層、リフロー保護層、ＧａＮ半導体層、ＡｌＧａＮ半導体層、ソース電極、ドレイン電極、およびゲート電極を含む。窒化アルミニウム基板は、その上面からピットが露出している。流動性誘電材料パッド層はピット中に形成され、流動性誘電材料パッド層の上面は窒化アルミニウム基板の上面よりも下に位置する。リフロー保護層は、窒化アルミニウム基板および流動性誘電材料パッド層の上面上に形成される。ＧａＮ半導体層はリフロー保護層上方に配置される。ＡｌＧａＮ半導体層はＧａＮ半導体層上方に配置される。ソース電極、ドレイン電極、およびゲート電極はＡｌＧａＮ半導体層上方に配置される。

本発明のいくつかの実施形態は、半導体構造の製造方法を提供する。当該方法は、その上面からピットが露出している基板を準備する工程と、基板上に流動性誘電材料を形成する工程と、熱処理を行って流動性誘電材料をピット中にリフローさせる工程と、流動性誘電材料のピット以外にある部分を除去し、基板の上面を露出させてピット中に流動性誘電材料パッド層を形成する工程であって、流動性誘電材料パッド層の上面が基板の上面より下に位置する、工程と、基板および流動性誘電材料パッド層の上面上にリフロー保護層を形成する工程と、リフロー保護層上方にＧａＮ系半導体層を形成する工程と、を含む。

本発明の半導体構造は、様々なタイプの半導体デバイスに適用可能である。本発明の特徴および利点がより容易に理解されるよう、添付の図面を参照にしながら、半導体構造がＨＥＭＴｓに適用される以下の実施形態により、本発明を詳細に説明する。

本発明の実施形態は、半導体構造の製造方法を提供する。当該方法は、その上面からピットが露出している基板上に流動性誘電材料を形成する工程、および熱処理により流動性誘電材料をピット中にリフローさせて、ピット中に流動性誘電材料パッド層を形成する工程を含む。当該方法は、リフロー保護層を流動性誘電材料パッド層上に蒸着させてピットを充填する工程をさらに含み、これにより、形成された基板構造が平坦な表面を備えて、後続の半導体プロセスに供されるようになる。加えて、リフロー保護層は、後続の高温プロセスにより引き起こされる流動性誘電材料のセカンドリフロー（second reflow）を回避することができるため、後続の半導体プロセスにおける半導体材料または構成要素が、流動性誘電材料のセカンドリフローによる悪影響を受けずにすみ、かつ半導体デバイスの製造歩留まりをさらに改善することができる。

本発明の特徴および利点がより容易に理解されるよう、添付の図面を参照にしながら、以下の各種実施形態において、本発明の詳細な説明を行う。
図１Ａは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第１の図である。 図１Ｂは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第２の図である。 図１Ｃは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第３の図である。 図１Ｄは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第４の図である。 図１Ｅは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第５の図である。 図１Ｆは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第６の図である。 図１Ｇは、本発明のいくつかの実施形態による、各中間段階における基板構造形成の断面図を示す第７の図である。 図２は、本発明のいくつかの実施形態による、図１Ｆにおける基板構造を用いて形成されたＨＥＭＴの断面説明図を示す図である。

以下の開示では、提示される対象（subject matter）の各種異なる特徴を実施するための、多数の実施形態または実施例を提供する。本開示を簡潔にすべく、以下に構成要素または配置の特定の例が記載される。これらは当然に、単なる例に過ぎず、限定されることを意図していない。例えば、以下の記載における第１の構成要素の第２の構成要素上または上方への形成には、第１の構成要素と第２の構成要素とが直接接触して形成されている実施形態が含まれていてよく、かつ第１の構成要素と第２の構成要素とが直接に接触し得ないように追加の構成要素が第１の構成要素と第２の構成要素との間に形成され得る実施形態も含まれていてよい。さらに、本開示では、各実施形態において参照番号および／または参照文字を繰り返すことがある。この繰り返しは簡潔および明確にするためのものであって、それ自体で、記載される各実施形態および／または構成間の関係を示すものではない。

いくつかの実施形態のいくつかのバリエーションを以下に記載する。各図面および例示の実施形態全体を通して、類似する要素を示すのに類似する参照番号が用いられている。本方法の前、間および後に追加の動作を実行し得ること、ならびに記載されたいくつかの動作は本方法の別の実施形態では置換または除外され得ることが、理解されなければならない。

本明細書で使用される用語“約”、“およそ”、および“実質的に”は主に、２０パーセント以内、好ましくは１０パーセント以内、より好ましくは５パーセント以内、３パーセント以内、２パーセント以内、１パーセント以内、または０．５パーセント以内の誤差または範囲の数値に言及するのに用いられる。特定の記載がない限り、述べられる数値は、“約”、“およそ”、および“実質的に”と表現された誤差または範囲である近似値と見なされる。

本発明の実施形態は、半導体構造、ＨＥＭＴｓ、および半導体構造の製造方法を提供する。一般に、ＧａＮ系半導体材料を含む半導体デバイスはセラミック基板上方に形成される。粉末冶金により形成されたセラミック基板は通常その表面にピットが形成されるため、セラミック基板が半導体プロセスに用いられると、基板上に形成された材料層がピット中に形成されてしまい、形成された半導体デバイスに悪影響が生じる。本発明の実施形態は、半導体構造の製造方法を提供する。当該方法は、その上面からピットが露出している基板上に流動性誘電材料を形成する工程、および熱処理により流動性誘電材料をピット中にリフローさせて、ピット中に流動性誘電材料パッド層を形成する工程を含む。当該方法は、リフロー保護層を流動性誘電材料パッド層上に蒸着させてピットを充填する工程をさらに含み、これにより、形成された基板構造が、平坦な表面を備えて、後続の半導体プロセスに供されるようになる。加えて、リフロー保護層は、後続の高温プロセスにより引き起こされる流動性誘電材料のセカンドリフロー（second reflow）を回避することができるため、後続の半導体プロセスにおける半導体材料または構成要素が、流動性誘電材料のセカンドリフローによる悪影響を受けずにすみ、かつ半導体デバイスの製造歩留まりをさらに改善することができる。

図１Ａ～１Ｇは、本発明のいくつかの実施形態による、各中間段階における基板構造１００’（図１Ｇで示される）の形成の断面図を示している。図１Ａを参照されたい。基板１０２を準備する。基板１０２は円形であってよく、かつ４インチ以上、例えば６インチ、８インチ、または１２インチであり得る直径Ｐを有するもので、半導体産業で使用される製造設備に用いるのに適するものとする。

基板１０２には本質的に欠陥１０４がある。欠陥１０４には基板１０２内の孔１０３と、基板１０２の上面１０２ａに露出しているピット１０５とが含まれる。いくつかの実施形態において、基板１０２は、セラミック粉末を高温で焼結する粉末冶金により形成されたセラミック基板である。例えば、基板１０２は、窒化アルミニウム（ＡｌＮ）基板、シリコンカーバイド（ＳｉＣ）基板、サファイア基板、その他の適した類似の基板、またはこれらの組み合わせである。いくつかの実施形態において、セラミック粉末を焼結して基板１０２に形成している間、セラミック粉末間の空隙は徐々に縮小するが、これらの空隙はセラミック粉末の焼結が完了した後も完全には無くならない。よって、基板１０２の内部、および基板１０２の表面に、欠陥１０４がいくらか残ってしまう。加えて、焼結した基板１０２を研磨および研削して表面のピット１０５を除去しても、基板１０２内の孔１０３は依然として露出されることになり、新たなピット１０５が基板１０２の上面１０２ａに生じる。

いくつかの実施形態において、基板１０２を用い、発光ダイオード（ＬＥＤ）、高周波素子、または高電圧素子などのようなＧａＮ系半導体層を含む半導体デバイスを作製する。高周波素子または高電圧素子は、例えば高電子移動度トランジスタ（ＨＥＭＴ）、ショットキーバイポーラダイオード（Schottky bipolar diode, ＳＢＤ）、バイポーラ接合トランジスタ（ＢＪＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であり得る。

図１Ａに示されるピット１０５は曲線状の断面プロファイルを有するが、ピット１０５の形状はこれに限定されないという点に留意すべきである。いくつかの実施形態において、ピット１０５は不規則な（irregular）断面プロファイル（図示せず）を有し得る。図１Ａに示される断面図において、ピット１０５は、横方向に測定される幅Ｗと、縦方向に測定される深さＤとを有し得る。本発明のいくつかの実施形態において、ピット１０５の深さＤが幅Ｗよりも大きいとき、ピット１０５のサイズは、その深さＤで定義することができる。また、ピット１０５の幅Ｗが深さＤよりも大きいとき、ピット１０５のサイズは、その幅Ｗで定義することができる。一般に、いくつかの実施形態において、ピット１０５のサイズは、約０．５μｍから約１５μｍの範囲とすることができる。

図１Ｂを参照されたい。流動性誘電材料１０６を基板１０２の上面１０２ａに形成する。図１Ｂに示されるように、流動性誘電材料１０６はピット１０５中にコンフォーマルに形成される。流動性誘電材料１０６は、基板１０２の上面１０２ａにおいて厚さＴ１を有する。いくつかの実施形態において、ピット１０５のうち大部分が流動性誘電材料１０６の厚さＴ１よりもサイズが大きいため、ピット１０５の大部分は流動性誘電材料１０６で完全に満たされない。

本発明のいくつかの実施形態において、流動性誘電材料１０６は室温で固体である。流動性誘電材料１０６が熱処理により加熱されると、加熱された流動性誘電材料１０６は液体のような流動性を示すようになる。言い換えると、流動性誘電材料１０６は、比較的低温では流動性を備えないが、比較的高温では流動性を備える誘電材料である。いくつかの実施形態において、流動性誘電材料１０６には、スピンオンガラス（ＳＯＧ）、ほうりんけい酸ガラス(borophosphosilicate glass, ＢＰＳＧ）、りんけい酸ガラス(phosphosilicate glass, ＰＳＧ）、ほうけい酸ガラス(borosilicate glass, ＢＳＧ）、フルオロケイ酸塩ガラス(fluorosilicate glass, ＦＳＧ）またはこれらの組み合わせが含まれ得る。いくつかの実施形態において、流動性誘電材料１０６は、スピンオンコーティング、化学気相成長、適したその他の方法、またはこれらの組み合わせにより形成することができる。

次いで、図１Ｃに示されるように、流動性誘電材料１０６を形成した後、流動性誘電材料１０６がその上に形成された基板１０２に熱処理１５０を行い、流動性誘電材料１０６が流動性を有しリフローが生じるようにすることができる。図１Ｃに示されるように、本発明の実施形態において、流動性誘電材料１０６は熱処理１５０によりピット１０５中にリフローする。この実施形態では、ピット１０５の大部分が流動性誘電材料１０６で完全に満たされないにもかかわらず、熱処理後、基板１０２の上面１０２ａに位置する流動性誘電材料１０６は減少した厚さＴ２を有し、ピット１０５中に位置する流動性誘電材料１０６は増加した厚さＴ３を有し得る。例えば、厚さＴ３は厚さＴ１より大きく、かつ厚さＴ１は厚さＴ２より大きい。

本発明の実施形態によれば、熱処理１５０は流動性誘電材料１０６をピット１０５中にリフローさせることができる。結果として、基板１０２の上面１０２ａ上に成長することになる半導体材料のピット１０５中に成長する量が減少し得る。よって、ピット１０５が半導体デバイスにとって致命的な欠陥（killer defects）となる状況を回避することができると共に、半導体デバイスの製造歩留まりがより改善され得る。加えて、熱処理１５０されると流動性を持つようになる流動性誘電材料１０６でピット１０５を満たすことで、ピット１０５を充填するのに用いる誘電材料の蒸着の厚さ、および製造時間を大幅に減らすことができ、かつ製造コストのさらなる低減が可能となる。

本発明のいくつかの実施形態において、熱処理１５０は３００℃から８００℃の範囲の温度で行われる。

いくつかの実施形態において、流動性誘電材料１０６は例えばスピンオンガラス（ＳＯＧ）であり、熱処理１５０の温度は約３００℃から約５００℃、例えば約３５０℃から約４５０℃の範囲である。熱処理１５０の時間は約２０分から約６０分の範囲である。熱処理１５０の温度が３００℃未満であると、ＳＯＧがリフローできない。熱処理１５０の温度が５００℃よりも高いと、ＳＯＧの流動性が高くなりすぎてＳＯＧが膨張するため、温度が下がった後にＳＯＧと基板１０２との間にクラックができる可能性があり、ひいては基板１０２が損壊する恐れもある。

流動性誘電材料１０６がＳＯＧであるいくつかの実施形態において、流動性誘電材料１０６の基板１０２の上面１０２ａにおける厚さＴ１の、ピット１０５のサイズ（例えばピット１０５の深さＤ）に対する比率は、約０．１５から約０．６の範囲、例えば約０．１５から約０．３の範囲であり得る。熱処理１０５を行った後、ピット１０５中のリフローされた流動性誘電材料１０６の厚さＴ３の、ピット１０５のサイズ（例えばピット１０５の深さＤ）に対する比率は、約０．１５から約０．８の範囲、例えば約０．３から約０．８の範囲であり得る。

いくつかの実施形態において、流動性誘電材料１０６は例えばＢＰＳＧ、ＰＳＧ、ＢＳＧ、および／またはＦＳＧであり、熱処理１５０の温度は約６００℃から約８００℃の範囲、例えば約６５０℃から約８００℃の範囲であり得る。熱処理１５０の時間は約２０分から６０分の範囲であり得る。熱処理１５０の温度が６００℃よりも低いと、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、および／またはＦＳＧがリフローできない。熱処理１５０の温度が８００℃より高いと、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、および／またはＦＳＧの流動性が高くなりすぎて、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、および／またはＦＳＧが膨張してしまう。その結果、温度が低下した後に、前述した流動性誘電材料１０６と基板１０２との間にクラックが形成される可能性があり、ひいては基板１０２が損壊する恐れもある。

流動性誘電材料１０６がほうりんけい酸ガラス（ＢＰＳＧ）、りんけい酸ガラス（ＰＳＧ）、ほうけい酸ガラス（ＢＳＧ）、および／またはフルオロケイ酸塩ガラス（ＦＳＧ）であるいくつかの実施形態において、流動性誘電材料１０６の基板１０２の上面１０２における厚さＴ１の、ピット１０５のサイズ（例えばピット１０５の深さＤ）に対する比率は、約０．３から約０．６の範囲であり得る。熱処理１０５を行った後、ピット１０５中のリフローされた流動性誘電材料１０６の厚さＴ３の、ピット１０５のサイズ（例えばピット１０５の深さＤ）に対する比率は、約０．３から約０．８の範囲であり得る。

次に、図１Ｄに示されるように、流動性誘電材料１０６のピット１０５以外の部分を除去し、基板１０２の上面１０２ａを露出させて、流動性誘電材料パッド層１１６および１２６をピット１０５中に形成する。本実施形態では、図１Ｄに示されるように、流動性誘電材料パッド層１１６の上面１１６ａは基板１０２の上面１０２ａよりも下に位置する。

いくつかの実施形態において、図１Ｄに示されるように、平坦化プロセス１６０を流動性誘電材料１０６に行って、流動性誘電材料１０６のピット１０５以外の部分を除去し、流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６を形成することができる。いくつかの実施形態において、平坦化プロセス１６０は例えば化学機械研磨（ＣＭＰ）である。

いくつかの実施形態において、図１Ｄに示されるように、流動性誘電材料パッド層１１６の上面１１６ａは凹形のプロファイルを有する。いくつかの実施形態において、図１Ｄに示されるように、流動性誘電材料パッド層１２６の上面は基板１０２の上面１０２ａと実質的に同一平面上にある。

いくつかの実施形態において、図１Ｄに示されるように、流動性誘電材料パッド層１１６の厚さＴ５のピット１０５の深さＤに対する比率は約０．１５から約０．８の範囲である。

次に、図１Ｅを参照されたい。いくつかの実施形態において、リフロー保護層１０７を蒸着プロセスにより、基板１０２および流動性誘電材料パッド層１１６の上面１１６ａ上にコンフォーマルに蒸着させる。いくつかの実施形態では、リフロー保護層１０７も同様に流動性誘電材料パッド層１２６上にコンフォーマルに蒸着させる。いくつかの実施形態において、リフロー保護層１０７を流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６を全面に覆うように蒸着させてこれらを覆う。

本発明の実施形態では、流動性誘電材料１０６に比して、リフロー保護層１０７は、高温で熱安定性に優れる高品質フィルムである。いくつかの実施形態において、リフロー保護層１０７には酸化シリコン、窒化シリコン、酸窒化シリコン、シリコンカーバイド、またはこれらの組み合わせが含まれ得る。いくつかの実施形態において、リフロー保護層１０７を１０００℃から１２００℃の範囲のプロセス温度で蒸着する。いくつかの実施形態において、リフロー保護層１０７は、プラズマ化学気相成長（ＰＥＣＶＤ）、低温化学気相成長（ＬＰＣＶＤ）、またはこれらの組み合わせが含まれ得るプロセスにより形成される。

いくつかの実施形態において、リフロー保護層１０７は例えば、低温化学気相成長（ＬＰＣＶＤ）によりテトラエトキシシラン（ＴＥＯＳ）で作製された酸化シリコンフィルムである。いくつかの実施形態において、リフロー保護層１０７は例えば、プラズマ化学気相成長（ＰＥＣＶＤ）により形成された誘電体層であり、かつこの誘電体層には、酸化シリコン、窒化シリコン、酸窒化シリコン、シリコンカーバイド、適した類似の材料、またはこれらの組み合わせが含まれ得る。

次に、図１Ｆに示されるように、いくつかの実施形態において、平坦化プロセス１７０をリフロー保護層１０７に行ってリフロー保護層１０７を部分的に除去することで、平坦な上面を備えたリフロー保護層１０８を形成することができる。いくつかの実施形態において、平坦化プロセス１７０は例えばＣＭＰプロセスである。これにより、リフロー保護層１０８が基板１０２、流動性誘電材料パッド層１２６、および流動性誘電材料パッド層１１６の上面１１６ａ上に形成される。

いくつかの実施形態において、平坦化プロセス１７０の後、図１Ｆに示される基板構造１００が形成される。基板構造１００は実質的に平坦な上面（つまり、平坦化されたリフロー保護層１０８の上面）を有し、半導体デバイスをその上に形成させるようになる。

いくつかの実施形態において、図１Ｆに示されるように、リフロー保護層１０８を流動性誘電材料パッド層１１６の上面１１６ａにコンフォーマルに蒸着する。これにより、リフロー保護層１０８は、ピット１０５中に延伸してこれを満たす突出部１０８Ｂを有するようになる。

いくつかの実施形態において、図１Ｆに示されるように、リフロー保護層１０８の突出部１０８Ｂは、流動性誘電材料パッド層１１６の上面１１６ａと直接接触する。いくつかの実施形態において、図１Ｆに示されるように、リフロー保護層１０８の突出部１０８Ｂの下面１０８Ａは流動性誘電材料パッド層１１６の上面１１６ａにコンフォーマルになる。

本発明のいくつかの実施形態によれば、製造コストの低減および製造時間の短縮という上述の利点を達成するために流動性誘電材料１０６を用いた場合、熱処理を施したときに流動性誘電材料１０６には高い流動性が備わるため、ピット１０５が完全に充填され得なくなる可能性がある。この点に関し、リフロー保護層１０８の突出部１０８Ｂはピット１０５中に延伸してこれを充填するため、流動性誘電材料パッド層１１６の上面１１６ａにコンフォーマルに形成される。よって、流動性誘電材料１０６で完全に満たされていないピット１０５が、より完全に満たされ得るようになり、これにより基板１０２の欠陥が完ぺきに修復され得ると共に、半導体デバイスの製造歩留まりがさらに改善され得るようになる。

また、本発明のいくつかの実施形態によれば、リフロー保護層１０８は高温プロセスにより形成された絶縁保護層であってよい。１つまたはそれ以上の後続の半導体製造プロセスのプロセス温度が流動性誘電材料１０６のセカンドリフローが起こるプロセス温度よりも高いとき、リフロー保護層１０８は、流動性誘電材料１０６（つまり流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６）が、セカンドリフローの発生によるオーバーフロー、膨張、または破裂を生じるのを回避することができる。さらに、後続する１つまたはそれ以上の半導体製造プロセスの高温によって引き起こされ得る、流動性誘電材料１０６（つまり流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６）上に形成された半導体材料に対する悪影響が、さらに回避できるようになる。例えば、半導体材料または構成要素の剥離やクラックが回避され得る。

次に、図１Ｇを参照する。ＧａＮ系半導体層１０９をリフロー保護層１０８の上方に形成する。いくつかの実施形態において、ＧａＮ系半導体層１０９には、例えば後述するＧａＮ半導体層１１２、ＡｌＧａＮ半導体層１１４、その他の適した類似するＧａＮ系半導体層、またはこれらの組み合わせが含まれる。

いくつかの実施形態において、ＧａＮ系半導体層１０９は、エピタキシャル成長法、例えば有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、適した類似の方法、またはこれらの組み合わせを用いて形成することができる。いくつかの実施形態において、ＧａＮ系半導体層１０９は、流動性誘電材料１０６の熱処理の温度よりも高いプロセス温度で形成することができる。いくつかの実施形態において、ＧａＮ系半導体層１０９を形成するためのプロセス温度は８００℃よりも高くてよい。いくつかの実施形態では、ＧａＮ系半導体層１０９を形成するためのプロセス温度は１０００℃よりも高くてよい。

本発明の実施形態において、ＧａＮ系半導体層１０９の形成後、図１Ｇに示される基板構造１００’が形成される。本発明の実施形態によれば、基板構造１００または基板構造１００’は、ＧａＮ系半導体材料を含むデバイスを形成させる平坦な上面を有する。ＧａＮ系半導体材料を含む半導体デバイスは、発光ダイオード（ＬＥＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ショットキーバイポーラダイオード（ＳＢＤ）、バイポーラ接合トランジスタ（ＢＪＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、または類似のものであってよい。図１Ｆに示される基板構造１００上方に半導体デバイスを形成するための方法を以下に説明する。ＨＥＭＴを例に用いる。

図２は、本発明のいくつかの実施形態による、図１Ｆに示される基板構造を用いて形成された高電子移動度トランジスタ（ＨＥＭＴ）の断面図を示している。前述の実施形態におけるものと類似または同一の符号を共用している本実施形態の構成要素は、類似または同一の構成要素であり、それらの説明は省く。

一般に、ＨＥＭＴのブレークダウン電圧（breakdown voltage）は主にチャネル層として機能するＧａＮ半導体層の厚さに依存する。例えば、ＧａＮ半導体層の厚さが１μｍ増すと、ＨＥＭＴのブレークダウン電圧は約１００ボルト高まり得る。ＧａＮ半導体層を形成するためのエピタキシャル成長プロセス時において、ＧａＮ半導体材料をその上に蒸着させるためには、高い熱伝導性および高い機械強度を有する基板を用いることが要される。このような基板でないと、そり、ひいては亀裂が生じる恐れがある。よって、Ｓｉ基板に比して、窒化アルミニウム（ＡｌＮ）基板はより高い熱伝導性およびより高い機械強度を備えることから、比較的厚いＧａＮ半導体層を窒化アルミニウム（ＡｌＮ）基板上に形成させることができる。例えば、Ｓｉ基板の表面に形成されるＧａＮ半導体層の厚さは約２μｍから約４μｍであり、また、窒化アルミニウム（ＡｌＮ）基板の表面に形成されるＧａＮ半導体層の厚さは約５μｍから約１５μｍである。

図２を参照する。図１Ｆに示される基板構造１００を準備する。図２は、図１Ｆに示される基板構造１００の一部を示している。この部分にはいくつかのピット１０５があり、かつＨＥＭＴ２００の他の構成要素が基板構造１００のこの部分の上方に形成されている。図２に示される実施形態において、基板１０２は窒化アルミニウム（ＡｌＮ）基板である。

これらＨＥＭＴ２００の他の構成要素を形成するためのプロセス温度は５００℃より、ひいては８００℃よりも高い可能性があるが、本発明の実施形態によれば、リフロー保護層１０８が基板１０２ならびに流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６の上面上に形成されて流動性誘電材料パッド層１１６および流動性誘電材料パッド層１２６を覆うため、後続の製造プロセスにて形成される半導体材料または構成要素を、流動性誘電材料のセカンドリフローによる悪影響から保護することができる。

いくつかの実施形態において、ＨＥＭＴ２００はバッファー層１１０およびＧａＮ半導体層１１２を含み得る。バッファー層１１０はリフロー保護層１０８の上面上に形成され、ＧａＮ半導体層１１２はバッファー層１１０上に形成される。いくつかの実施形態において、ＨＥＭＴ２００はＡｌＧａＮ半導体層１１４およびシード層（図示せず）を含んでいてよい。ＡｌＧａＮ半導体層１１４はＧａＮ半導体層１１２上に形成され、シード層はリフロー保護層１０８とバッファー層１１０との間に形成され得る。

いくつかの実施形態において、シード層の材料は、ＡｌＮ、Ａｌ_２Ｏ_３、ＡｌＧａＮ、ＳｉＣ、Ａｌ、またはこれらの組み合わせであってよい。シード層は単層または多層構造であり得る。シード層は、エピタキシャル成長法、例えば有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、適した類似の方法、またはこれらの組み合わせを用いて形成することができる。

いくつかの実施形態において、バッファー層１１０は、続いてバッファー層１１０上方に形成されるＧａＮ半導体層１１２のひずみを軽減するのに有用であり、これにより上方のＧａＮ半導体層１１２中に欠陥が形成されるのを防ぐことができる。ひずみはＧａＮ半導体層１１２と基板１０２とのミスマッチにより引き起こされる。いくつかの実施形態において、バッファー層１１０の材料は、ＡｌＮ、ＧａＮ、Ａｌ_ｘＧａ_１－ｘＮ（ただし０＜ｘ＜１）、適した類似の材料、またはこれらの組み合わせであり得る。いくつかの実施形態において、バッファー層１１０は、エピタキシャル成長法、例えば有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、適した類似の方法、またはこれらの組み合わせを用いて形成することができる。図２に示される実施形態ではバッファー層１１０は単層であるが、バッファー層１１０は多層構造であってもよい。加えて、いくつかの実施形態において、バッファー層１１０を形成するのに用いる材料は、シード層の材料、およびエピタキシャルプロセスにおいて導入されるガスによって決める。

二次元電子ガス（２ＤＥＧ、図示せず）がＧａＮ半導体層１１２とＡｌＧａＮ半導体層１１４との間の不均質界面（heterogeneous interface）に形成される。いくつかの実施形態において、ＧａＮ半導体層１１２およびＡｌＧａＮ半導体層１１４中にはドーパントが含まれていなくてよい。いくつかの他の実施形態では、ＧａＮ半導体層１１２およびＡｌＧａＮ半導体層１１４は、例えばｎ型ドーパントまたはｐ型ドーパントでドープされていてよい。ＧａＮ半導体層１１２およびＡｌＧａＮ半導体層１１４はエピタキシャル成長法、例えば有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、適した類似の方法、またはこれらの組み合わせを用いて形成することができる。

本発明のいくつかの実施形態によれば、図２に示されるように、基板１０２が高い熱伝導性および高い機械強度を有する窒化アルミニウム（ＡｌＮ）基板であるため、約５μｍから約１５μｍである厚さＴ４を有するようにＧａＮ半導体層１１２を蒸着させることができる。

いくつかの実施形態において、ＨＥＭＴ２００は分離構造１１７を含んでいてよく、分離構造１１７がＧａＮ半導体層１１２およびＡｌＧａＮ半導体層１１４中に形成されて、能動領域５０を画定する。分離構造１１７を形成するのに用いられる材料は誘電材料、例えば酸化シリコン、窒化シリコン、酸窒化シリコン、適した類似の材料、またはこれらの組み合わせであってよい。分離構造１１７はエッチングプロセスおよび蒸着プロセスにより形成することができる。

いくつかの実施形態において、ＨＥＭＴ２００はソース／ドレイン電極１１８、およびソース／ドレイン電極１１８間にあるゲート電極１２０を含んでいてよく、ソース／ドレイン電極１１８およびゲート電極１２０は、能動領域５０におけるＡｌＧａＮ半導体層１１４上に形成される。いくつかの実施形態において、ソース／ドレイン電極１１８およびゲート電極１２０の材料は、金属、金属窒化物のような導電材料、または半導体材料であり得る。金属は、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、適した類似の材料、またはこれらの組み合わせであってよい。半導体材料は多結晶シリコンまたは多結晶ゲルマニウムであってよい。ソース／ドレイン電極１１８およびゲート電極１２０を形成するステップは、ＡｌＧａＮ半導体層１１４上に導電材料を蒸着させるステップと、次いでその導電材料をパターニングしてソース／ドレイン電極１１８およびゲート電極１２０を形成するステップとを含み得る。ソース／ドレイン電極１１８およびゲート電極１２０は同一のプロセスで形成することもできるし、または異なるプロセスで別々に形成することもできる。

以上、当業者が本発明の態様をより理解できるように、いくつかの実施形態の特徴を概説した。本明細書において開示した実施形態と同じ目的を実現するため、および／または同じ利点を達成するために、他のプロセスおよび構造の設計または変更を行う基礎として、本開示を容易に利用できるということを、当業者は理解するはずである。かかる均等な構成が本発明の精神および範囲を逸脱しないこと、ならびに本発明の精神および範囲を逸脱することなくその中で各種の変化、置換および改変を加え得ることも、当業者は理解するはずである。

５０…能動領域
１００、１００’…基板構造
１０２…基板
１０２ａ、１１６ａ…上面
１０３…孔
１０４…欠陥
１０５…ピット
１０６…流動性誘電材料
１０７、１０８…リフロー保護層
１０８Ｂ…突出部
１０９…、ＧａＮ系半導体層
１１０…バッファー層
１１２…ＧａＮ半導体層
１１４…ＡｌＧａＮ半導体層
１１６、１２６…流動性誘電材料パッド層
１１７…分離構造
１１８…ソース／ドレイン電極；
１２０…ゲート電極
１５０…熱処理
１６０、１７０…平坦化プロセス
２００…ＨＥＭＴ
Ｄ…深さ
Ｗ…幅
Ｐ…直径
Ｔ１、Ｔ２、Ｔ３、Ｔ４…厚さ

Claims (20)

1. 上面からピットが露出している基板と、
   前記ピット中に形成された流動性誘電材料パッド層であって、当該流動性誘電材料パッド層の上面が前記基板の前記上面よりも下に位置する第１部分と、当該流動性誘電材料パッド層の上面が前記基板の前記上面と同一平面上にある第２部分とを含む流動性誘電材料パッド層と、
   前記基板および前記流動性誘電材料パッド層の前記上面上に形成されたリフロー保護層と、
   前記基板上方に配置されたＧａＮ系半導体層と、
   を含む半導体構造。
2. 前記流動性誘電材料パッド層の前記上面が凹形のプロファイルを有する請求項１に記載の半導体構造。
3. 前記流動性誘電材料パッド層の厚さの前記ピットの深さに対する比率が０．１５から０．８の範囲である請求項１に記載の半導体構造。
4. 前記リフロー保護層の突出部が前記ピット中に延伸して前記ピットを充填する請求項１に記載の半導体構造。
5. 前記リフロー保護層の前記突出部が前記流動性誘電材料パッド層の前記上面に直接に接触する請求項４に記載の半導体構造。
6. 前記リフロー保護層の前記突出部の下面が前記流動性誘電材料パッド層の前記上面にコンフォーマルである請求項４に記載の半導体構造。
7. 前記基板が、窒化アルミニウム基板、シリコンカーバイド基板、サファイア基板、またはこれらの組み合わせである請求項１に記載の半導体構造。
8. 前記流動性誘電材料パッド層が、スピンオンガラス（ＳＯＧ）、ほうりんけい酸ガラス（ＢＰＳＧ）、りんけい酸ガラス（ＰＳＧ）、ほうけい酸ガラス（ＢＳＧ）、フルオロケイ酸塩ガラス（ＦＳＧ）、またはこれらの組み合わせを含む請求項１に記載の半導体構造。
9. 前記リフロー保護層が酸化シリコン、窒化シリコン、酸窒化シリコン、シリコンカーバイド、またはこれらの組み合わせを含む請求項１に記載の半導体構造。
10. 上面からピットが露出している窒化アルミニウム基板と、
    前記ピット中に形成された流動性誘電材料パッド層であって、当該流動性誘電材料パッド層の上面が前記窒化アルミニウム基板の前記上面より下に位置する第１部分と、当該流動性誘電材料パッド層の上面が前記窒化アルミニウム基板の前記上面と同一平面上にある第２部分とを含む流動性誘電材料パッド層と、
    前記窒化アルミニウム基板および前記流動性誘電材料パッド層の前記上面上に形成されたリフロー保護層と、
    前記リフロー保護層上方に配置されたＧａＮ半導体層と、
    前記ＧａＮ半導体層上方に配置されたＡｌＧａＮ半導体層と、
    前記ＡｌＧａＮ半導体層上方に配置されたソース電極、ドレイン電極、およびゲート電極と、
    を含む高電子移動度トランジスタ。
11. 前記ＧａＮ半導体層の厚さが５μｍから１５μｍの範囲である請求項１０に記載の高電子移動度トランジスタ。
12. 上面からピットが露出している基板を準備する工程と、
    前記基板上に流動性誘電材料をコンフォーマルに形成する工程と、
    熱処理を行って前記流動性誘電材料をピット中にリフローさせる工程と、
    前記ピット以外の前記流動性誘電材料の部分を除去し、前記基板の前記上面を露出させて前記ピット中に流動性誘電材料パッド層を形成する工程であって、前記流動性誘電材料パッド層の上面が前記基板の前記上面よりも下に位置する、工程と、
    前記基板および前記流動性誘電材料パッド層の前記上面上にリフロー保護層を形成する工程と、
    ＧａＮ系半導体層を前記リフロー保護層上方に形成する工程と、
    を含む半導体構造の製造方法。
13. 前記基板が、窒化アルミニウム基板、シリコンカーバイド基板、サファイア基板、またはこれらの組み合わせである請求項１２に記載の半導体構造の製造方法。
14. 前記流動性誘電材料が、スピンオンガラス（ＳＯＧ）、ほうりんけい酸ガラス（ＢＰＳＧ）、りんけい酸ガラス（ＰＳＧ）、ほうけい酸ガラス（ＢＳＧ）、フルオロケイ酸塩ガラス（ＦＳＧ）、またはこれらの組み合わせを含む請求項１２に記載の半導体構造の製造方法。
15. 前記熱処理が３００℃から８００℃の範囲の温度で行われる請求項１２に記載の半導体構造の製造方法。
16. 前記リフロー保護層が酸化シリコン、窒化シリコン、酸窒化シリコン、シリコンカーバイド、またはこれらの組み合わせを含む請求項１２に記載の半導体構造の製造方法。
17. 前記リフロー保護層が、前記基板および前記流動性誘電材料パッド層の前記上面上に蒸着プロセスにコンフォーマルに蒸着される請求項１２に記載の半導体構造の製造方法。
18. 前記リフロー保護層が１０００℃から１２００℃の範囲のプロセス温度で蒸着される請求項１７に記載の半導体構造の製造方法。
19. 前記リフロー保護層を形成する工程が、プラズマ化学気相成長（ＰＥＣＶＤ）、低温化学気相成長（ＬＰＣＶＤ）、またはこれらの組み合わせを含むプロセスによるものである請求項１２に記載の半導体構造の製造方法。
20. 前記ＧａＮ系半導体層が、前記熱処理の温度よりも高いプロセス温度で形成される請求項１２に記載の半導体構造の製造方法。
    
    

Images