TWI686948B - 基底結構及包含其之半導體結構的製造方法 - Google Patents

Abstract

本揭露內容的實施例提供一種基底結構及包含其之半導體結構的製造方法。基底結構包含基底、彎曲度調節層以及矽層。彎曲度調節層位於基底的上表面上。矽層位於彎曲度調節層上。基底結構具有總彎曲度值，此總彎曲度值位於-20微米至-40微米的範圍內。

Description

基底結構及包含其之半導體結構的製造方法

本揭露內容是有關於半導體製造技術，且特別是有關於用於成長氮化鎵系半導體材料的基底結構及包含其之半導體結構的製造方法。

氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性，例如高抗熱性、寬能隙(band-gap)、與高電子飽和速率。因此，氮化鎵系半導體材料適合應用於高速與高溫的操作環境。近年來，氮化鎵系半導體材料已廣泛地應用於發光二極體(light emitting diode，LED)元件、高頻率元件，例如具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor，HEMT)。

隨著氮化鎵系半導體材料的發展，這些使用氮化鎵系半導體材料的半導體結構應用於更嚴苛的工作環境中，例如更高頻、更高溫或更高電壓的工作環境。因此，具有氮化鎵系半導體材料的半導體結構之製程條件也面臨許多新的挑戰。

本揭露內容的一些實施例提供基底結構，此基底結構包含基底、彎曲度(bow)調節層以及矽層。彎曲度調節層位於基底的上表面上。矽層位於彎曲度調節層上。基底結構具有總彎曲度值(bow value)，此總彎曲度值位於-20微米(μm)至-40微米的範圍內。

本揭露內容的一些實施例提供半導體結構的製造方法，此方法包含：形成基底結構，以及在基底結構之上形成氮化鎵系(GaN-based)半導體層。形成基底結構包含：提供基底，及在該基底的上表面上形成彎曲度調節層，以將基底結構的總彎曲度值調節成為小於50微米。

本揭露內容的半導體結構可應用於多種類型的半導體裝置，為讓本揭露內容之特徵和優點能更明顯易懂，下文特舉出應用於高電子遷移率電晶體之實施例，並配合所附圖式，作詳細說明如下。

以下的揭露內容提供了許多的實施例或範例，用於實施所提供的半導體結構之不同元件。各元件和其配置的具體範例描述如下，以簡化本揭露內容之實施例之說明。當然，這些僅僅是範例，並非用以限定本揭露內容之實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，同樣或相似的元件標號可能會在本揭露內容實施例之不同的範例中重複使用。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標示相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些所敘述的步驟可在所述方法的其他實施例被取代或刪除。

本揭露內容的實施例提供了基底結構及包含其之半導體結構的製造方法。本揭露內容的實施例中，半導體結構的製造方法包含採用彎曲度調節層交基底結構的總彎曲度值調節成為小於約50微米，使得沉積氮化鎵系半導體層後所形成的半導體結構的總彎曲度值小於約80微米，因而可以達到防止後續成長於其上的膜層的破片，而可以提高半導體結構的良率與品質。

第1A至1F圖是根據本揭露內容的一些實施例，說明形成半導體結構在各個不同階段的剖面示意圖。請參照第1A至1B圖，提供基底102。

根據本揭露內容的一些實施例，基底102是透過粉末冶金進行高溫燒結所形成。請參照第1A圖，一些實施例中，先提供複數個基底材料粉體(未繪示)，接著對這些基底材料粉體進行高溫製程，以將基底材料粉體燒結而形成如第1A圖所示的基底101。進行高溫製程後所形成的基底101通常會產生彎曲(bow)，例如可能具有約50微米(μm)至約-50微米的彎曲度值B1。並且，此時的基底101的兩個相對的表面可具有實質上相同的曲率。

在一些實施例中，基底材料粉體包含陶瓷材料粉體，例如包含氮化鋁、碳化矽、氧化鋁、或上述的任意組合。在一些實施例中，高溫製程的溫度例如是約1500°C至約1900°C。

接著，請參照第1B圖，可進行研磨步驟150，以研磨基底101的上表面，使得研磨後的基底102的上表面102a的曲率小於基底102的下表面102b的曲率，也就是研磨後的上表面102a比未研磨的下表面102b更為平坦。如第1B圖所示，基底102的下表面102b相對於基底102的上表面102a。根據本揭露內容的一些實施例，研磨後而較為平坦的上表面102a有助於讓後續的膜層能夠更均勻地成長，且具有較良好的附著性。

在一些實施例中，如第1B圖所示，基底102的彎曲度值B1可以是負值，使得基底102的上表面102a具有內凹輪廓。在研磨基底102的上表面102a之後，基底102的上表面102a可仍然具有內凹輪廓，但內凹的程度被研磨步驟所減低。在一些其他實施例中，基底102的彎曲度值B1亦可以是正值(未繪示於第1B圖中)，使得基底102的上表面102a可具有外凸輪廓。

在一些實施例中，在研磨基底101之前，可對基底101進行彎曲度檢測(bow measurement)，而得到一個彎曲度值。此數值會依據基板的設置方式而呈現正值或負值。接著，以基底101的彎曲度值為負值做為基準，以定義出基底101的上表面(也就是後續預備進行研磨步驟的表面)與下表面。換言之，在彎曲度檢測的步驟之後，決定了將基底101以具有負值彎曲度值的方式設置。因此，如第1A圖所示，基底101的上表面具有內凹輪廓，下表面具有外凸輪廓，且基底101的彎曲度值B1為負值。

在本揭露內容的一些實施例中，在後續步驟中會透過彎曲度調節層104來調節基底結構的總彎曲度值，然後會在基底結構上形成具有正值彎曲度值的氮化鎵系半導體層，當基底結構具有負值彎曲度值，則有利於補償調氮化鎵系半導體層的正值彎曲度值。因此，根據本揭露內容的一些實施例，先對基底101進行彎曲度檢測，而將基底101設置為已經具有負值彎曲度值，因此可以減低後續彎曲度的調整程度，進而可以降低後續形成的彎曲度調節層104所需要的厚度，進而降低整個裝置結構的厚度。並且，此設計依然能夠有效地利用基底結構的負值總彎曲度值補償氮化鎵系半導體層的正值彎曲度值，而使得所形成的具有氮化鎵系半導體層的結構具有相對平整的結構與平坦的上表面，有利於進行後續膜層成長的製程。

在一些實施例中，如第1B圖所示，在對基底101進行彎曲度檢測並定義出基底101的上表面與下表面之後，可在基底101的下表面上形成標記108。一些實施例中，標記108是雷射標記。在一些實施例中，形成標記108的步驟可在研磨步驟150之前進行，因為先形成標記108在基底101的下表面上，有助於有效率地選取出預備進行研磨的上表面，可提高半導體結構的製程步驟的效率。

在一些實施例中，基底102可以是圓形的，並且基底102的直徑P可以是4英吋或以上，例如6英吋、8英吋或12英吋，以適用於半導體工業的製造設備。在一些實施例中，基底102的厚度T1為約750毫米(mm)至約1000毫米。在一些實施例中，基底102的厚度T1為約750毫米。

在一些實施例中，基底102是陶瓷基底。舉例而言，基底102可以是氮化鋁(AlN)基底、碳化矽(SiC)基底、藍寶石(Sapphire)基底、適用的類似基底、或上述的任意組合。在一些實施例中，基底102是氮化鋁基底。

在一些實施例中，基底102可用於製造含有氮化鎵系(GaN-based)半導體層的半導體裝置，例如發光二極體(light-emitting diode，LED)、高頻裝置、或高壓裝置。高頻裝置或高壓裝置可以是例如，高電子遷移率電晶體(HEMT)、蕭特基二極體(schottky bipolar diode，SBD)、雙載體電晶體(bipolar junction transistor，BJT)、接面場效電晶體(junction field effect transistor，JFET)、或絕緣閘雙極電晶體(insulated gate bipolar transistor，IGBT)。

接著，請參照第1C圖，在基底102的上表面102a上形成彎曲度(bow)調節層104，以將基底結構的總彎曲度值(total bow value)調節成為小於約50微米。在一些實施例中，如第1C圖所示，基底結構100的總彎曲度值B2被調節為負值，例如是位於小於0微米至約-50微米的範圍內。在一些實施例中，在基底102的上表面102a上形成彎曲度調節層104，以將基底結構100的總彎曲度值調節成為約-20微米至約-40微米。

在一些實施例中，可以透過沉積製程將彎曲度調節層104沉積在基底102的上表面102a上。在一些實施例中，沉積製程包含電漿增強化學氣相沉積(PECVD)、次大氣壓化學氣相沉積(SACVD)、或上述的組合。

在一些實施例中，彎曲度調節層104包含氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。在一些實施例中，彎曲度調節層104的厚度T2為約0.3微米至約2.5微米。在一些實施例中，彎曲度調節層104的厚度T2為約0.5微米至約1.5微米。

在一些實施例中，可以採用甲矽烷(SiH ₄)與氧氣作為前驅物與反應氣體、並透過電漿增強化學氣相沉積(PECVD)，在基底102的上表面102a沉積氧化矽層作為彎曲度調節層104。在此條件下，當沉積厚度為約0.5微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約5微米至約10微米；當沉積厚度為約1微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約25微米至約30微米；當沉積厚度為約1.5微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約35微米至約40微米。

在一些其他實施例中，可以採用甲矽烷(SiH ₄)與氧氣作為前驅物與反應氣體、並透過次大氣壓化學氣相沉積(SACVD)，在基底102的上表面102a沉積氧化矽層作為彎曲度調節層104。在此條件下，當沉積厚度為約0.5微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約0微米至約-5微米；當沉積厚度為約1微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約-18微米至約-23微米；當沉積厚度為約1.5微米時，氧化矽層(彎曲度調節層104)的彎曲度值為約-26微米至約-31微米。

如上所示，根據本揭露內容的一些實施例，可以根據基底102的彎曲度值，選擇將具有適合且匹配的彎曲度值的彎曲度調節層104形成在基底102的上表面102a上，而夠達到將基底結構的總彎曲度值調節成為小於50微米。舉例而言，當基底102的彎曲度值為約-50微米時，將具有約20微米的彎曲度調節層104形成在基底102的上表面102a上，而可以將基底102與彎曲度調節層104的整體結構的總彎曲度值(也就是基底結構100的總彎曲度值B2)調節為實質上約-30微米，而具有負值的總彎曲度的整體結構具有內凹的上表面。

需注意的是，上述的一些實施例僅是範例，並非用於限定本揭露內容的範圍。本揭露內容的彎曲度調節層104並不限定於以上實施例列舉的製作方式、材料、厚度…等條件。所屬技術領域中具有通常知識者可以基於本揭露內容的精神與範圍選用其他適用的製作方式、材料、厚度…等條件，將彎曲度調節層104製作在基底102的上表面102a上。

根據本揭露內容的一些實施例，如第1C圖所示，基底結構100可包含基底102和彎曲度調節層104，基底結構100的總彎曲度值B2則實質上等於基底102的彎曲度值與彎曲度調節層104的彎曲度值的總和。在一些實施例中，基底結構100的直徑實質上等於基底102的直徑P，且基底結構100的直徑為約6吋至約8吋。

接著，在一些實施例中，請參照第1D圖，形成基底結構的步驟可更包含在彎曲度調節層104上形成矽層106。在一些實施例中，矽層106可由沉積製程形成。

在一些實施例中，矽層106的厚度T3為約0.1微米至約0.6微米。在一些實施例中，矽層106的厚度T3為約0.2微米至約0.5微米。在一些實施例中，矽層106的厚度T3為約0.35微米。

根據本揭露內容的一些實施例，如第1D圖所示，基底結構100’可包含基底102、彎曲度調節層104、和矽層106，基底結構100’的總彎曲度值B3則實質上等於基底102的彎曲度值、彎曲度調節層104的彎曲度值、與矽層106的彎曲度值的總和。在一些實施例中，基底結構100’的直徑實質上等於基底102的直徑P，且基底結構100’的直徑為約6吋至約8吋。

接著，在一些實施例中，請參照第1E圖，形成基底結構的步驟可更包含在矽層106上形成緩衝層110。在一些實施例中，緩衝層110的厚度T4為約0.2微米至約0.5微米。在一些實施例中，緩衝層110的材料可以是氮化鋁(AlN)、氮化鎵(GaN)、氮化鎵鋁(Al _xGa _1-xN(其中0＜x＜1))、適用的類似材料、或上述之任意組合。在一些實施例中，緩衝層110可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。儘管在如第1E圖所示的實施例中，緩衝層110為單層結構，然而緩衝層110也可以是多層結構。

根據本揭露內容的一些實施例，如第1E圖所示，基底結構100’’可包含基底102、彎曲度調節層104、矽層106、和緩衝層110，基底結構100’’的總彎曲度值B4則實質上等於基底102的彎曲度值、彎曲度調節層104的彎曲度值、矽層106的彎曲度值、與緩衝層110的彎曲度值的總和。在一些實施例中，基底結構100’’的直徑實質上等於基底102的直徑P，且基底結構100’’的直徑為約6吋至約8吋。

接著，根據本揭露內容的一些實施例，在基底結構上形成氮化鎵系(GaN-based)半導體層。在一些實施例中，氮化鎵系半導體層例如是如第1F圖所示的氮化鎵半導體層112或氮化鎵鋁半導體層。在一些實施例中，氮化鎵系半導體層可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。在一些實施例中，請參照第1F圖，例如是在基底結構上100’’形成氮化鎵半導體層112，則形成如第1F圖所示的半導體結構100G。

在一些實施例中，成長氮化鎵半導體層112的製程溫度可以是約800°C至約1000°C。由於氮化鎵半導體層112是經由高溫製程而製作而成，因此氮化鎵半導體層112通常具有正值的彎曲度值。在一些實施例中，氮化鎵半導體層112的厚度T5為約5微米至約15微米。在一些實施例中，當氮化鎵半導體層112的厚度T5為約5微米時，其彎曲度值為約30微米至約40微米。

在一些實施例中，基底結構的總彎曲度值調節成為小於約50微米，使得沉積氮化鎵系半導體層後所形成的半導體結構的總彎曲度值小於約80微米，因而可以達到防止後續成長於其上的膜層的破片，而可以提高半導體結構的良率與品質。

在一些實施例中，當基底結構100的總彎曲度值B2、基底結構100’的總彎曲度值B3、或基底結構100’’的總彎曲度值B4透過彎曲度調節層104的調節而落在-20微米(μm)至-40微米的範圍內，接著在基底結構上形成具有彎曲度值為約30微米至約40微米的氮化鎵半導體層112之後，此時的整體結構的總彎曲度值便可以經由各別彎曲度值的彼此補償而達到落在約-10微米至20微米的範圍內，因此具有相對平坦的上表面。如此一來，不僅可以防止因為彎曲度過大而造成後續成長於其上的膜層的破片，因此有利於後續在氮化鎵半導體層112之上進一步進行膜層的沉積製程，並且可以提高膜層的均勻度與附著力，可進一步提高半導體結構的良率與品質。

第2A至2D圖是根據本揭露內容的一些實施例，說明形成基底結構在各個不同階段的剖面示意圖。本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號，且相同或相似元件的相關說明請參考前述，在此不再贅述。

請參照第2A圖，對基底材料粉體進行高溫製程，以將基底材料粉體燒結而形成如第2A圖所示的基底101，基底101可具有約50微米至約-50微米的彎曲度值B1。並且，此時的基底101的兩個相對的表面具有實質上相同的曲率。

接著，如第2A圖，可在基底101的選定的下表面上形成標記108。

接著，請參照第2B圖，可進行研磨步驟150，以研磨基底101的上表面，使得研磨後所形成的基底202的上表面202a的曲率小於基底202的下表面202b的曲率，也就是研磨後的上表面202a比未研磨的下表面202b更為平坦。如第2B圖所示，基底202的下表面202b相對於基底202的上表面202a，標記108位於基底202的下表面202b上。

在一些實施例中，如第2B圖所示，基底202的彎曲度值B5可以是正值，使得基底202的上表面202a具有外凸輪廓，基底202的下表面202b具有內凹輪廓。在研磨基底202的上表面202a之後，基底202的上表面202a可仍然具有外凸輪廓，但外凸的程度被研磨步驟所減低。

接著，請參照第2C圖，在基底202的上表面202a上形成彎曲度調節層204，以將基底結構的總彎曲度值調節成為小於約50微米。在一些實施例中，如第2C圖所示，基底結構200的總彎曲度值B6被調節為負值，例如是位於小於0微米至約-50微米的範圍內。在一些實施例中，在基底202的上表面202a上形成彎曲度調節層204，以將基底結構200的總彎曲度值調節成為約-20微米至約-40微米。

如上所示，根據本揭露內容的一些實施例，可以根據基底202的彎曲度值，選擇將具有適合且匹配的彎曲度值的彎曲度調節層204形成在基底202的上表面202a上，而夠達到將基底結構的總彎曲度值調節成為小於50微米。舉例而言，當基底202的彎曲度值B5為約10微米時，將具有約-30微米的彎曲度調節層204形成在基底202的上表面202a上，而可以使得基底202與彎曲度調節層204的整體結構的總彎曲度值(也就是基底結構200的總彎曲度值B6)達到實質上為約-20微米，如第2C圖所示，而具有負值的總彎曲度的整體結構具有內凹的上表面。

接著，在一些實施例中，請參照第2D圖，形成基底 結構的步驟可更包含在彎曲度調節層204上形成矽層106。接著，在一些實施例中，請參照第2D圖，形成基底結構的步驟可更包含在矽層106上形成緩衝層110，而形成基底結構200’。

接著，根據本揭露內容的一些實施例，在基底結構上形成氮化鎵系半導體層。一些實施例中，請參照第2D圖，例如是在基底結構上200’形成如第1F圖所示的氮化鎵半導體層112。

在一些實施例中，當基底結構的總彎曲度值B6透過彎曲度調節層204的調節而落在-20微米(μm)至-40微米的範圍內，接著在基底結構上形成具有彎曲度值為約30微米至約40微米的氮化鎵半導體層112之後，此時的整體結構的總彎曲度值便可以經由各別彎曲度值的補償而達到落在約-10微米至20微米的範圍內，因此具有相對平坦的上表面。如此一來，不僅可以防止因為彎曲度過大而造成後續成長於其上的膜層的破片，因此有利於後續在氮化鎵半導體層112之上進一步進行膜層的沉積製程，並且可以提高膜層的均勻度與附著力，可進一步提高半導體結構的良率與品質。

第3圖是根據本揭露內容的一些實施例，顯示使用第1E圖的基底結構100”所形成的高電子遷移率電晶體的剖面示意圖。如第3圖所示的高電子遷移率電晶體亦可以使用如第1C圖所示的基底結構100、如第1D圖所示的基底結構100’、如第2C圖所示的基底結構200、及如第2D圖所示的基底結構200’所形成，製作步驟類似於以下實施例所述，在此不再重述。此外，本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號，且相同或相似元件的相關說明請參考前述，在此亦不再贅述。

一般而言，高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)主要取決於作為通道層的氮化鎵(GaN)半導體層的厚度。舉例而言，氮化鎵半導體層的厚度增加1微米可提升高電子遷移率電晶體(HEMT)的崩潰電壓(breakdown voltage)約100伏特。在形成氮化鎵半導體層的磊晶成長製程期間，需要使用具有高熱傳導性和高機械強度的基底來沉積氮化鎵半導體材料於其上，否則可能造成基底彎曲，甚至破裂。因此，相較於矽基底，氮化鋁基底具有較高熱傳導性和較高機械強度，以形成較厚的氮化鎵半導體層在氮化鋁基底上。舉例而言，在矽基底表面上可形成的氮化鎵半導體層的厚度為約2至4微米。在氮化鋁基底表面上可形成的氮化鎵半導體層的厚度可達到5微米至15微米。

請參照第3圖，提供如第1E圖所示的基底結構100’’。第3圖顯示了第1E圖之基底結構100’’的一部份，其中基底結構100’’的此部分中具有彎曲度調節層104，並且高電子遷移率電晶體300的其餘元件形成於基底結構100’’的此部分上。在第3圖所示的實施例中，基底102是氮化鋁基底。

在一些實施例中，高電子遷移率電晶體300可包含氮化鎵半導體層112，氮化鎵半導體層112形成在緩衝層110上。在一些實施例中，高電子遷移率電晶體300可包含氮化鎵鋁半導體層114，氮化鎵鋁半導體層114形成在氮化鎵半導體層112上。

在高電子遷移率電晶體300中，二維電子氣(two-dimensional electron gas，2DEG)(未顯示)可形成於氮化鎵半導體層112與氮化鎵鋁半導體層114之間的異質界面上。在一些實施例中，氮化鎵半導體層112和氮化鎵鋁半導體層114中沒有摻雜物。在一些其他實施例中，氮化鎵半導體層112和氮化鎵鋁半導體層114可具有摻雜物，例如n型摻雜物或p型摻雜物。氮化鎵半導體層112和氮化鎵鋁半導體層114可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、適用的類似方法、或上述之任意組合。

根據本揭露內容的一些實施例，在第3圖所示，由於基底102為具有高熱傳導性和高機械強度的氮化鋁基底，所以可沉積氮化鎵半導體層112的厚度T5在約5微米至約15微米的範圍內。

在一些實施例中，高電子遷移率電晶體300可包含隔離結構117，隔離結構117形成在氮化鎵半導體層112和氮化鎵鋁半導體層114中，以定義出主動區50。隔離結構117的材料可以是介電材料，例如氧化矽、氮化矽、氮氧化矽、適用的類似材料、或上述之任意組合。並且，可透過蝕刻製程和沉積製程形成隔離結構117。

在一些實施例中，高電子遷移率電晶體300可包含源極/汲極電極118以及介於源極/汲極電極118之間的閘極電極120，源極/汲極電極118和閘極電極120形成在主動區50中的氮化鎵鋁半導體層114上。在一些實施例中，源極/汲極電極118和閘極電極120的材料可以是導電材料，例如金屬、金屬氮化物或半導體材料。金屬可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、適用的類似材料、或上述之任意組合。半導體材料可以是多晶矽或多晶鍺。形成源極/汲極電極118和閘極電極120的步驟可以包含在氮化鎵鋁半導體層114上沉積導電材料，並且將導電材料圖案化來形成源極/汲極電極118和閘極電極120。源極/汲極電極118與閘極電極120可以在相同製程中形成，或者也可以在不同製程中各自形成。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明之實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

50:主動區

100、100’、100’’、200、200’:基底結構

101、102、202:基底

102a、202a:上表面

102b、202b:下表面

104:彎曲度調節層

106:矽層

108:標記

110:緩衝層

112:氮化鎵半導體層

114:氮化鎵鋁半導體層

116、126:可流動介電材料墊層

117:隔離結構

118:源極/汲極電極

120:閘極電極

150:研磨步驟

300:高電子遷移率電晶體

B1、B5:彎曲度值

B2、B3、B4、B6:總彎曲度值

P:直徑

T1、T2、T3、T4、T5:厚度

為讓本揭露內容之特徵和優點能更明顯易懂，下文特舉不同實施例，並配合所附圖式作詳細說明如下： 第1A至1F圖是根據本揭露內容的一些實施例，說明形成半導體結構在各個不同階段的剖面示意圖。 第2A至2D圖是根據本揭露內容的一些實施例，說明形成基底結構在各個不同階段的剖面示意圖。 第3圖是根據本揭露內容的一些實施例，顯示使用第1E圖的基底結構所形成的高電子遷移率電晶體的剖面示意圖。

100:基底結構

102:基底

102a:上表面

102b:下表面

104:彎曲度調節層

108:標記

B2:總彎曲度值

P:直徑

T1、T2:厚度

Claims (16)

1. 一種基底結構，包括：一基底；一彎曲度(bow)調節層，位於該基底的一上表面上；一矽層，位於該彎曲度調節層上，其中該基底結構具有一總彎曲度值(bow value)，該總彎曲度值位於-20微米(μm)至-40微米的範圍內；以及一緩衝層，位於該矽層上，該緩衝層包括氮化鋁、氮化鎵、氮化鎵鋁、或上述的任意組合，且該緩衝層的厚度為0.2微米至0.5微米。
2. 如申請專利範圍第1項所述之基底結構，其中該基底為氮化鋁基底。
3. 如申請專利範圍第1項所述之基底結構，其中該基底更具有相對於該上表面的一下表面，且該下表面上具有一標記。
4. 如申請專利範圍第1項所述之基底結構，其中該彎曲度調節層包括氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。
5. 如申請專利範圍第1項所述之基底結構，其中該基底結構的直徑為6吋至8吋。
6. 如申請專利範圍第1項所述之基底結構，其中該基底的厚度為750毫米(mm)至1000毫米，該彎曲度調節層的厚度為0.3微米至2.5微米，該矽層的厚度為0.1微米至0.6微米。
7. 一種半導體結構的製造方法，包括：形成一基底結構，包括： 提供一基底；及在該基底的一上表面上形成一彎曲度調節層，以將該基底結構的一總彎曲度值調節成為小於50微米；在該彎曲度調節層上形成一矽層；在該矽層上形成一緩衝層，其中該基底結構的該總彎曲度值等於該基底的一彎曲度值、該彎曲度調節層的一彎曲度值、該矽層的一彎曲度值、與該緩衝層的一彎曲度值的總和；以及在該緩衝層之上形成一氮化鎵系(GaN-based)半導體層。
8. 如申請專利範圍第7項所述之半導體結構的製造方法，其中在該基底的該上表面上形成該彎曲度調節層，以將該基底結構的該總彎曲度值調節成為-20微米至-40微米。
9. 如申請專利範圍第7項所述之半導體結構的製造方法，其中提供該基底包括：提供複數個基底材料粉體；對該些基底材料粉體進行一高溫製程，以形成該基底，其中該高溫製程的溫度係為1500℃至1900℃；以及研磨該基底的該上表面，使得該基底的該上表面的曲率小於該基底的一下表面的曲率，其中該下表面相對於該上表面。
10. 如申請專利範圍第9項所述之半導體結構的製造方法，其中提供該基底更包括：在研磨該基底之前，對該基底進行一彎曲度檢測(bow measurement)；以及以該基底的一彎曲度值為負值做為基準，以定義出該基底的該上表面與該下表面。
11. 如申請專利範圍第10項所述之半導體結構的製造方法，其中提供該基底更包括：在定義出該基底的該上表面與該下表面之後，在該基底的該下表面上形成一標記。
12. 如申請專利範圍第9項所述之半導體結構的製造方法，其中該些基底材料粉體包括氮化鋁、碳化矽、氧化鋁、或上述的任意組合。
13. 如申請專利範圍第7項所述之半導體結構的製造方法，其中透過一沉積製程將該彎曲度調節層沉積在該基底的該上表面上。
14. 如申請專利範圍第13項所述之半導體結構的製造方法，其中該沉積製程包括電漿增強化學氣相沉積(PECVD)、次大氣壓化學氣相沉積(SACVD)、或上述的組合。
15. 如申請專利範圍第7項所述之半導體結構的製造方法，其中該基底為氮化鋁基底。
16. 如申請專利範圍第7項所述之半導體結構的製造方法，其中該彎曲度調節層包括氧化矽、氮化矽、氮氧化矽、碳化矽、或上述的任意組合。

Images